1、,考試時間:18周一(6月23日)10:00-12:00 課程課序號：30334440-0 考試地點:綜合樓C203(制造學(xué)院) 綜合樓C105左(電氣學(xué)院等) 課程課序號：30334440-1 考試地點:綜合樓C204(其他) 綜合樓C105右(11班）,答疑時間：17周四（梁、張) 17周五（賈） 17周日（陳） 9:00-11:00 14:00-16:00 答疑地點：N1-A4樓休息室,考試注意事項： 1、遵守考試紀(jì)律 2、帶有效證件 3、全部答案寫在答題紙上；到正確的考室； 任課教師：陳彬兵,高等教育出版社 康華光,數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)大綱,1.研究對象：輸入-輸出間的邏輯關(guān)系。 2.

2、采用二進(jìn)制：二元函數(shù)，兩種狀態(tài)，用0、1表示 3.分析工具：邏輯代數(shù) 4.表達(dá)方式：真值表、邏輯表達(dá)式、邏輯圖、卡諾圖、時序圖（波形圖）、狀態(tài)圖等。 5.分類：組合邏輯電路-邏輯門電路 時序邏輯電路-鎖存器和觸發(fā)器,數(shù)字電路特點：,主要內(nèi)容：,一、數(shù)字邏輯基礎(chǔ)（第1章，第2章) 二、組合邏輯電路（第3、4章） 三、時序邏輯電路（第5、6章） 四、半導(dǎo)體存儲器和可編程邏輯器件（第7章） 五、脈沖波形的產(chǎn)生與變換（第8章） 六、A/D、D/A轉(zhuǎn)換（第9章）,一、數(shù)字邏輯基礎(chǔ),1、數(shù)制與碼 數(shù)制：以R為基數(shù)的計數(shù)體制 R=2、8、10、16 位權(quán)：Rn-1R2R1R0.R-1R-2R-m 一般表達(dá)式

3、：,n- 整數(shù)位數(shù) m- 小數(shù)位數(shù) Ki- 各位系數(shù) R- 基數(shù),處于不同位置的數(shù)碼 Ki 所代表的數(shù)值是不同的，每一位的權(quán)數(shù)（位權(quán)）是 Ri 。,數(shù)制間的轉(zhuǎn)換,二進(jìn)制與十六進(jìn)制數(shù)、八進(jìn)制數(shù)之間的轉(zhuǎn)換 24=16，四位二進(jìn)制數(shù)對應(yīng)一位十六進(jìn)制數(shù)。 23=8， 三位二進(jìn)制數(shù)對應(yīng)一位八進(jìn)制數(shù)。 舉例：,3AF.2H = 0011 1010 1111.0010 = 1110101111.001B 3 A F 2 1111101.11B = 0111 1101.1100 = 7D.CH 7 D C 十六進(jìn)制和八進(jìn)制是二進(jìn)制的另一種表達(dá)形式，一一對應(yīng)，能簡單互換。,二進(jìn)制數(shù)（B、O、H）,取不同R按展開

4、式展開，然后按照十進(jìn)制運(yùn)算法則求和。,1011.1010B=（123+121+120+12-1+12-3）D=11.625D DFC.8H =（13162+15161+12160+816-1）D = 3580.5D,十進(jìn)制數(shù)（D）,十進(jìn)制數(shù)（D）,二進(jìn)制數(shù)（B、O、H）,碼,編碼：把若干個0和1按一定規(guī)律編排在一起，組成不同的代碼，并且賦予每個代碼以固定的含義（十進(jìn)制數(shù)值、字母、符號等）。編碼器能自動實現(xiàn)編碼操作。 用n位二進(jìn)制代碼可以表達(dá)2n個不同的信號 需要編碼的信息有N項，則2n N A.每一組代碼都可以看作是一個包含特定含義的符號，各組代碼之間以及每組代碼內(nèi)部各位之間沒有一定的數(shù)值進(jìn)位

5、關(guān)系。 B.信息與代碼間的對應(yīng)關(guān)系完全是人為規(guī)定的，可以任意編，但在制定編碼時，應(yīng)該使編碼順序有一定的規(guī)律可循。,幾種常見編碼 A.自然二進(jìn)制碼（8421碼）：在數(shù)值上與對應(yīng)的十進(jìn)制 恰好相等位數(shù)n由N決定。 B.二-十進(jìn)制碼（BCD碼） 固定4位二進(jìn)制編碼表示十進(jìn)制的0-9十個數(shù)碼。 由于4位二進(jìn)制碼可以表示24=16種信號，所以在表示0-9這十個數(shù)碼時就有不同的組合，即不同的編碼方式： 8421BCD碼 2421BCD碼 5421BCD碼 余3碼：8421BCD碼+0011,判斷及填空：,1.四位二進(jìn)制代碼有16種組合，表示0-9十個十進(jìn)制數(shù)時要去掉其中6種。 2.二進(jìn)制數(shù)1001和二進(jìn)制

6、代碼1001都表示十進(jìn)制數(shù)9。 3.二進(jìn)制代碼1000和1001都可以表示十進(jìn)制數(shù)9 。 4.（1001 1101 1111 0001）B=（9DF1）H,5. 10.10B=（ ）D 6. 16D=（ ）8421=（ ）8421BCD 7. FFH=（ ）B=（ ）O=（ ）D =（ ）8421BCD,2.5,10000,00010110,11111111,377,255,001001010101,2、基本邏輯運(yùn)算及表達(dá)方式,邏輯代數(shù)是研究數(shù)字邏輯電路的數(shù)學(xué)工具。 邏輯代數(shù)是按一定邏輯規(guī)律進(jìn)行運(yùn)算的代數(shù)，與普通代數(shù)一樣也是用字母表示變量，區(qū)別在于： 1.變量值只有0和1，且只表示兩種對立的邏

7、輯狀態(tài)，不表示數(shù)量的大小。 2.表達(dá)方式：真值表-將輸入變量的各種可能取值和相應(yīng)函數(shù) 值排列在一起而組成的表格。 邏輯符號-規(guī)定的圖形符號。 邏輯函數(shù)表達(dá)式-L=f（A、B） 語句表、梯形圖等。,3.邏輯變量有原變量和反變量兩類，普通代數(shù)中沒有反變量。 4.邏輯代數(shù)中的基本運(yùn)算有邏輯乘、邏輯加、邏輯非，而普通代數(shù)有加、減、乘、除四種運(yùn)算。,異或： 同或：L=AB=,常見邏輯運(yùn)算：P24,基本邏輯運(yùn)算：與、或、非,3.邏輯關(guān)系表達(dá)方式間的轉(zhuǎn)換： 真值表 表達(dá)式 邏輯圖,表達(dá)式 真值表 邏輯運(yùn)算,4、邏輯函數(shù)的變換和化簡,公式法,圖形法,變換 化簡,化簡：變量數(shù)在5以內(nèi),與非-與非 或非-或非,注

8、意公式的擴(kuò)展應(yīng)用如：,常用公式：,公式法變換和化簡邏輯函數(shù), 邏輯函數(shù)的變換,根據(jù)邏輯表達(dá)式，可以畫出相應(yīng)的邏輯圖，表達(dá)式的形式?jīng)Q定門電路的個數(shù)和種類，因此實際中需要對表達(dá)式進(jìn)行變換。 常用的表達(dá)方式：與或、與非-與非 常見變換：與或 與非-與非 與或 或非-或非 方法： 與或表達(dá)式摩根定律（ 用與非門實現(xiàn)） 與或表達(dá)式或與表達(dá)式摩根定律（用或非門實現(xiàn)）,用與非門實現(xiàn),A,B,B,L,A,B,A,L,無反變量輸入,L,邏輯函數(shù)的化簡,邏輯函數(shù)化簡的意義：邏輯表達(dá)式越簡單，實現(xiàn)它的電路越簡單，電路工作越穩(wěn)定可靠。,最簡與或表達(dá)式,乘積項最少、并且每個乘積項中的變量也最少的與或表達(dá)式。,（1）卡諾

9、圖：由最小項構(gòu)成的按相鄰性規(guī)律排列的方格圖。,（2）卡諾圖化簡邏輯函數(shù)的依據(jù)：,任何2n個標(biāo)1的相鄰最小項，可以合并為一項，并消去n個變量（消去互為反變量的因子，保留公因子）。,卡諾圖化簡邏輯函數(shù),（3）卡諾圖化簡邏輯函數(shù)的步驟： 1.用卡諾圖 表示邏輯函數(shù)。 2.合并最小項。 包含2n個方格：2、4、8 包圍的方格為矩形塊 包圍圈越大越好，越少越好 方格可以被重復(fù)包圍，但每個包圍圈內(nèi)必需有新的方格 所有的1都要被包圍住 充分考慮隨意項 3.合并后的最小項之和即為最簡與或表達(dá)式。,P37 習(xí)題1.2.2 1.4.2 1.6.1 P64 習(xí)題2.1.4 2.2.3 2.2.4,TTL和CMOS邏

10、輯門電路,半導(dǎo)體器件的開關(guān)特性,二、組合邏輯電路,1、邏輯門電路,門電路負(fù)載電流計算參數(shù)：IOL、IOH、IIL、IIH,其他邏輯門電路：OC門、TSL門、TG門,線與：靠線的連接實現(xiàn)與的邏輯功能。普通TTL輸出端不允許直接相連。,集電極開路門（OC門）,三態(tài)與非門（TSL門）,電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。,傳輸門TG：傳送模擬信號的模擬開關(guān),正負(fù)邏輯問題 門電路多余輸入端的處理,P122 習(xí)題3.1.5 3.2.2 3.1.7 3.1.9 3.1.13,2、組合邏輯電路的分析和設(shè)計,分析：已知邏輯電路，通過數(shù)字邏輯的方法，推斷電路的邏輯功能。,邏輯圖,邏輯表達(dá)式,（最簡）與或

11、表達(dá)式,真值表,電路的邏輯功能,設(shè)計：根據(jù)實際邏輯問題（控制要求），設(shè)計出滿足要求的最簡的邏輯電路圖。,真值表,電路功能描述,邏輯表達(dá)式或卡諾圖,最簡與或表達(dá)式,邏輯變換,邏輯電路圖,3、常用組合邏輯功能器件,實現(xiàn)編碼操作的電路稱為編碼器。,N個需編碼的信息,n位二進(jìn)制碼（2nN）,編碼器,優(yōu)先編碼器CD4532,譯碼器,把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實現(xiàn)譯碼操作的電路稱為譯碼器。,n位二進(jìn)制碼,N個譯碼出的信息N 2n,二進(jìn)制譯碼器：74LS138（3/8譯碼器） 二-十進(jìn)制譯碼器：4/10線 顯示譯碼器：驅(qū)動顯示器件如數(shù)碼管,共陰、共陽？,應(yīng)用：實現(xiàn)邏輯函數(shù)、作數(shù)據(jù)分配器,數(shù)

12、據(jù)選擇器,按要求從多路輸入中選擇一路輸出。,D0 D1 D2 D2n-1,Y,n位通道選擇信號,數(shù)據(jù)選擇器,用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù) 實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換,比較器,算術(shù)運(yùn)算電路：加法器,超前進(jìn)位加法器,P192 習(xí)題4.1.1 4.2.3 習(xí)題4.4.1 4.4.6 4.4.19 4.4.20 4.4.21 4.4.25 4.4.31,三、時序邏輯電路,1、鎖存器和觸發(fā)器,觸發(fā)方式、邏輯功能,觸發(fā)方式：,電平觸發(fā)：對脈沖電平敏感(鎖存器),脈沖觸發(fā)：對脈沖邊沿敏感(觸發(fā)器),邏輯功能：,SR：Qn+1=S+RQn，其約束條件為：SR0 JK： Qn+1=JQn+KQn D： Qn+

13、1=D T： Qn+1=TQn+TQn T： Qn+1=Qn,鎖存器和觸發(fā)器的邏輯功能可以用特性方程、特性表（真值表）、激勵表（驅(qū)動表）、狀態(tài)圖和時序圖等方式來描述。其邏輯功能可以相互轉(zhuǎn)換。,置0、置1和保持,置0、置1、保持、翻轉(zhuǎn),置0、置1,P238 習(xí)題5.2.4 5.4.1 5.4.5 5.4.6 5.4.8 5.4.9, 時序電路邏輯功能的表示方法,時序電路的邏輯功能可用邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)圖、時序圖和邏輯圖6種方式表示，這些表示方法在本質(zhì)上是相同的，可以互相轉(zhuǎn)換。,1）邏輯方程組：,特性方程：描述觸發(fā)器邏輯功能的邏輯表達(dá)式。 激勵方程：（驅(qū)動方程）觸發(fā)器輸入信號的邏輯表

14、達(dá)式。 時鐘方程：控制時鐘CP的邏輯表達(dá)式。 狀態(tài)方程：（次態(tài)方程）次態(tài)輸出的邏輯表達(dá)式。 激勵方程代入特性方程得狀態(tài)方程。 輸出方程：輸出變量的邏輯表達(dá)式。,2、時序電路的分析和設(shè)計方法,2）狀態(tài)（真值）表：,表明輸出Y、次態(tài)Qn+1與輸入X、現(xiàn)態(tài)Qn邏輯關(guān)系的表格。,3）狀態(tài)圖：,4）時序（波形）圖,表明狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值關(guān)系的圖形。, 時序電路邏輯功能的分類,同步時序電路中，各個觸發(fā)器的時鐘脈沖相同，即電路中有一個統(tǒng)一的時鐘脈沖，每來一個時鐘脈沖，電路的狀態(tài)只改變一次。 異步時序電路中，各個觸發(fā)器的時鐘脈沖不同，即電路中沒有統(tǒng)一的時鐘脈沖來控制電路狀態(tài)的變化，電路狀態(tài)改變時

15、，電路中要更新狀態(tài)的觸發(fā)器的翻轉(zhuǎn)有先有后，是異步進(jìn)行的。在分析時必須注意，觸發(fā)器只有在其CP端的信號有效時，狀態(tài)才可能改變，否則狀態(tài)保持不變，因此必須確定各CP端是否有觸發(fā)信號作用。, 時序電路邏輯電路的分析方法,電路圖,特性方程、時鐘方程、驅(qū)動方程、輸出方程。,狀態(tài)方程,狀態(tài)圖,判斷電路邏輯功能,1,2,3,5,4,狀態(tài)表或 時序圖,時序電路邏輯電路的設(shè)計方法,設(shè)計要求,原始狀態(tài)圖,最簡狀態(tài)圖,畫電路圖,檢查電路能否自啟動,1,2,4,6,列狀態(tài)真值表、選觸發(fā)器，求時鐘、輸出、狀態(tài)、驅(qū)動方程,5,狀態(tài)分配,3,化簡,存在無效狀態(tài)時,寄存器,在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存

16、器。,寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的。一個觸發(fā)器可以存儲1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個觸發(fā)器來構(gòu)成。,按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩大類。基本寄存器只能并行送入數(shù)據(jù)，需要時也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。,3、常用時序邏輯功能器件,計數(shù)器,在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。,二進(jìn)制計數(shù)器、非二進(jìn)制計數(shù)器,加法計數(shù)器、減法計數(shù)器、可逆計數(shù)器,同步計數(shù)器、異

17、步計數(shù)器,按CP脈沖輸入方式：,按計數(shù)規(guī)律：,按計數(shù)的進(jìn)制：,集成計數(shù)器,1.集成計數(shù)器：74161、74390,2.集成計數(shù)器構(gòu)成N進(jìn)制計數(shù)器,CP脈沖引入方式：同步、異步 計數(shù)模式： 清零方式：異步、同步 預(yù)置數(shù)方式：異步、同步,P319 習(xí)題6.1.3 6.1.4 6.1.5 6.2.4 6.3.2 6.3.5 6.4.2 習(xí)題6.5.1 6.5.10-18,四、存儲器和可編程邏輯器件,用來存放數(shù)據(jù)、資料、程序等二進(jìn)制信息的器件。,存取速度：反映存儲器的工作速度。 存儲容量：字?jǐn)?shù)位數(shù)（字位）,1024=1K 1024K=1M 1024M=1G,存儲器,半導(dǎo)體存儲器的功能及分類。ROM、

18、PROM、 EPROM的電路結(jié)構(gòu)及工作原理，理解與陣列(譯碼器)和或陣列(存儲陣列)的原理及用存儲器實現(xiàn)組合函數(shù)的方法。,由大量存儲單元 構(gòu)成的矩陣,用以決定訪問 哪個字單元,用以決定芯 片是否工作,用以決定對 被選中的單元 是讀還是寫,讀出及寫入 數(shù)據(jù)的通道,可編程邏輯器件PLD,由與陣列和或陣列構(gòu)成，用戶定義和設(shè)置邏輯功能的器件。 PLD器件主要有PLA、PAL、GAL,P383 習(xí)題7.1.1 7.1.3,脈沖波形的獲取有兩種方法：利用脈沖信號產(chǎn)生器直接產(chǎn)生、對已有信號進(jìn)行變換,五、脈沖產(chǎn)生與變換電路,基本單元電路：多諧振蕩器 單穩(wěn)態(tài)觸發(fā)器 施密特觸發(fā)器 555定時器,能將模擬量轉(zhuǎn)換為數(shù)字量的