1、DD,預(yù)充電信號(hào),讀選擇線,寫數(shù)據(jù)線,寫選擇線,讀數(shù)據(jù)線,V,C,g,T4,T3,T2,T1,(1) 動(dòng)態(tài) RAM 基本單元電路,2. 動(dòng)態(tài) RAM ( DRAM ),讀出與原存信息相反,+,Vdd,三管動(dòng)態(tài)RAM存儲(chǔ)單元電路如圖:,由于漏電流的存在，電容上存儲(chǔ)的數(shù)據(jù)（電荷）不能長(zhǎng)久保存，因此必須定期給電容補(bǔ)充電荷，以避免存儲(chǔ)數(shù)據(jù)的丟失，這種操作稱為再生或刷新。,下面分三個(gè)過程討論：,寫入數(shù)據(jù),讀出數(shù)據(jù),刷新數(shù)據(jù),存儲(chǔ)數(shù)據(jù)的電容,存儲(chǔ)單元,寫入數(shù)據(jù)的控制門,讀出數(shù)據(jù)的控制門,寫入刷新控制電路,寫入數(shù)據(jù)：,當(dāng)Xi Yj 1時(shí)，,T1、 T3、 T4、 T5均導(dǎo)通，此時(shí)可以對(duì)存儲(chǔ)單元進(jìn)行存取操作。

2、,若DI0，電容充電；,若DI1，電容放電。,當(dāng)Xi Yj 0時(shí)，寫入的數(shù)據(jù)由C保存。,G1導(dǎo)通，G2截止,輸入數(shù)據(jù)DI經(jīng)G3反相，被存入電容C中。,&,&,讀出數(shù)據(jù)：,當(dāng)Xi Yj 1時(shí)，,T1、 T3、 T4、 T5均導(dǎo)通，此時(shí)可以對(duì)存儲(chǔ)單元進(jìn)行存取操作。,讀位線信號(hào)分兩路，一路經(jīng)T5 由DO 輸出 ；,另一路經(jīng)G2、G3、T1對(duì)存儲(chǔ)單元刷新。,G2導(dǎo)通，,G1截止，,若C上充有電荷，T2導(dǎo)通，讀位線輸出數(shù)據(jù)0；反之， T2截止，輸出數(shù)據(jù)1。,&,&,刷新數(shù)據(jù)：,若讀位線為低電平，經(jīng)過G3反相后為高電平，對(duì)電容C充電；,&,&,若讀位線為高電平，經(jīng)過G3反相后為低電平，電容C放電；,當(dāng),且

3、Xi=1時(shí)，,C上的數(shù)據(jù)經(jīng)T2 、T3到達(dá)“讀”位線，然后經(jīng)寫入刷新控制電路對(duì)存儲(chǔ)單元刷新。,此時(shí),Xi有效，整個(gè)一行存儲(chǔ)單元被刷新。由于列選擇線Yj無效，因此數(shù)據(jù)不被讀出。,單管動(dòng)態(tài) RAM 基本單元電路,讀出時(shí)數(shù)據(jù)線有電流 為 “1”無電流為“0”,數(shù)據(jù)線,C,s,T,字線,寫入時(shí) CS 充電 為 “1” 放電 為 “0”,T,+,(2) 動(dòng)態(tài) RAM 芯片舉例, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 讀,讀 寫 控 制 電 路,先預(yù)充,1K*1bit, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫, 三管動(dòng)態(tài) R

4、AM 芯片 (Intel 1103) 寫, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫,讀 寫 控 制 電 路, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫,讀 寫 控 制 電 路, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫,讀 寫 控 制 電 路, 單管動(dòng)態(tài) RAM 4116 (16K 1位) 外特性, 4116 (16K 1位) 芯片 讀 原理,63,0,0,0,左反相 右同相,(3)動(dòng)態(tài)RA

5、M讀時(shí)序,行地址 有效,寫允許有效(高),列地址有效,數(shù)據(jù) 有效, 4116 (16K1位) 芯片 寫 原理,63,0,動(dòng)態(tài)RAM寫時(shí)序,行地址有效,寫允許有效(低),數(shù)據(jù)DIN有效,列地址有效,(4) 動(dòng)態(tài) RAM 刷新,刷新與行地址有關(guān),“死時(shí)間率” 為 128/4 000 100% = 3.2%,“死區(qū)” 為 0.5 s 128 = 64 s,以128 128 矩陣為例,tC = tM + tR,無 “死區(qū)”, 分散刷新（存取周期為1 s ）,(存取周期為 0.5 s + 0.5 s ),以 128 128 矩陣為例, 分散刷新與集中刷新相結(jié)合（異步刷新）,對(duì)于 128 128 的存儲(chǔ)芯

6、片（存取周期為 0.5 s ）,將刷新安排在指令譯碼階段，不會(huì)出現(xiàn) “死區(qū)”,“死區(qū)” 為 0.5 s,若每隔 15.6 s 刷新一行,每行每隔 2 ms 刷新一次,3. 動(dòng)態(tài) RAM 和靜態(tài) RAM 的比較,存儲(chǔ)原理,集成度,芯片引腳,功耗,價(jià)格,速度,刷新,四、只讀存儲(chǔ)器（ROM）,1. 掩模 ROM ( MROM ),行列選擇線交叉處有 MOS 管為“1”,行列選擇線交叉處無 MOS 管為“0”,2. PROM (一次性編程),3. EPROM (多次性編程 ),(1) N型溝道浮動(dòng)?xùn)?MOS 電路,紫外線全部擦洗,(2) 2716 EPROM 的邏輯圖和引腳,/CS,4. EEPROM

7、 (多次性編程 ),電可擦寫,局部擦寫,全部擦寫,5. Flash Memory (閃速型存儲(chǔ)器),比 EEPROM快,EPROM,價(jià)格便宜 集成度高,EEPROM,電可擦洗重寫,具備 RAM 功能,用 1K 4位 存儲(chǔ)芯片組成 1K 8位 的存儲(chǔ)器,？片,五、存儲(chǔ)器與 CPU 的連接,1. 存儲(chǔ)器容量的擴(kuò)展,(2) 字?jǐn)U展（增加存儲(chǔ)字的數(shù)量）,用 1K 8位 存儲(chǔ)芯片組成 2K 8位 的存儲(chǔ)器,？片,(3) 字、位擴(kuò)展,用 1K 4位 存儲(chǔ)芯片組成 4K 8位 的存儲(chǔ)器,？片,2. 存儲(chǔ)器與 CPU 的連接,(1) 地址線的連接,(2) 數(shù)據(jù)線的連接,(3) 讀/寫命令線的連接,(4) 片選線的連接,(5) 合理選擇存儲(chǔ)芯片,(6) 其他 時(shí)序、負(fù)載,例4.1 解:,(1) 寫出對(duì)應(yīng)的二進(jìn)制地址碼,(2) 確定芯片的數(shù)量及類型,A15A14A13 A11 A10 A7 A4 A3 A0,(3) 分配地址線,A10 A0 接 2K 8位 ROM 的地址線,A9 A0 接 1K 4位 RAM 的地址線,(4) 確定片選信號(hào),例 4.1 CPU 與存儲(chǔ)器的連接圖,(1) 寫出對(duì)應(yīng)的二進(jìn)制地址碼,(2) 確定芯片的數(shù)量及類型,(3) 分配地址線,(4) 確定片選信號(hào),1片 4K 8