1、第5章 存儲器技術(shù),CPU與存儲器的連接,隨機存取存儲器,現(xiàn)代微機的存儲體系,存儲器概述,5.1 存儲器概述,5.1.1. 存儲器的分類 5.1.2 存儲器的性能指標(biāo) 5.1.3 存儲器系統(tǒng)的結(jié)構(gòu),5.1.1 存儲器的分類,按構(gòu)成存儲器的介質(zhì)分類 按存取方式分類 按在計算機中的作用分類 按制造工藝分類,從不同角度進行分類,1按構(gòu)成存儲器的介質(zhì)分類,磁芯存儲器 半導(dǎo)體存儲器 光電存儲器 磁膜、磁泡和其它磁表面存儲器 光盤存儲器等,1按構(gòu)成存儲器的介質(zhì)分類,磁芯存儲器體積大、成本高、工藝復(fù)雜，現(xiàn)已完全淘汰。 磁表面介質(zhì)和光電技術(shù)實現(xiàn)的存儲器存儲容量大、訪問速度較慢、信息不易丟失，常用于計算機的外存

2、儲器。 半導(dǎo)體存儲器由于采用大規(guī)模和超大規(guī)模集成電路工藝制造，具有體積小、質(zhì)量小、成本低等一系列優(yōu)點而使它成為微型計算機中的主要存儲器件。 本章主要討論半導(dǎo)體存儲器。,2按存取方式分類,RAM和ROM,（1）隨機讀寫存儲器RAM 信息可以隨時寫入或讀出 關(guān)閉電源后所存信息將全部丟失 靜態(tài)RAM采用雙穩(wěn)電路存儲信息，動態(tài)RAM是以電容上的電荷存儲信息。 靜態(tài)RAM速度更快，而動態(tài)RAM的集成度更高、功耗和價格更低，動態(tài) RAM必須定時刷新。 （2）只讀存儲器ROM ROM是一種在工作過程中只能讀不能寫的非易失性存儲器 掉電后所存信息不會丟失,3按在計算機中的作用分類,主存儲器 主存或內(nèi)存，主要用

3、來存放活躍的程序和數(shù)據(jù)，CPU可以直接對其進行讀/寫操作。 輔助存儲器 外存，其容量大，成本低，主要用來存放目前不活躍的程序和數(shù)據(jù)，CPU對其進行的讀寫操作必須通過內(nèi)存才能進行。 緩沖存儲器 緩存，位于主存與CPU之間，其存取速度非常快，但存儲容量小，主要是完成主存和CPU之間的速度匹配。,4按制造工藝分類,雙極型 讀寫速度快，集成度低，功耗大，價格偏高。常用于計算機中的小容量高速緩存或一些要求速度高或容量小的微機中。 金屬氧化物半導(dǎo)體型 存取速度較慢，集成度高，功耗低，價格便宜，常用來制作多種半導(dǎo)體存儲器。,5.1.2 存儲器的主要性能指標(biāo),存儲容量 存取時間 功耗 可靠性 集成度 性能/價

4、格比,(1) 用單元數(shù)位數(shù)表示，以位為單位 (2) 用字節(jié)數(shù)表示容量，以字節(jié)為單位,主要性能指標(biāo),存儲容量： (1) 用單元數(shù)位數(shù)表示，以位為單位。如1K4 位 (2) 用字節(jié)數(shù)表示容量，以字節(jié)為單位，如128B 存取時間 從CPU給出有效的存儲地址到存儲器給出有效數(shù)據(jù)所需的時間 功耗 功耗反映了存儲器耗電的多少，同時也相應(yīng)地反映了發(fā)熱程度（溫度會限制集成度的提高）。 可靠性 指存儲器對外界電磁場及溫度等變化的抗干擾能力。 集成度 集成度指在一塊存儲芯片內(nèi)能集成多少個基本存儲電路 。 性能價格比 性能價格比(簡稱性價比)是衡量存儲器經(jīng)濟性能好壞的綜合指標(biāo)。,5.1.3 存儲器系統(tǒng)的結(jié)構(gòu),基本存

5、儲單元 存儲體 地址譯碼電路 片選與讀寫控制電路 I/O電路 集電極開路或三態(tài)輸出緩沖器 其它外圍電路,存儲器系統(tǒng)結(jié)構(gòu)示意圖,存儲器系統(tǒng)結(jié)構(gòu),1.存儲體 由若干個基本存儲電路按一定的規(guī)則排列起來，構(gòu)成存儲體 2地址譯碼電路 對CPU送來的地址信息進行譯碼，選中片內(nèi)某一存儲單元，在讀/寫信號的作用下對該單元進行讀寫。有兩種方式，即單譯碼與雙譯碼。 3片選與讀寫控制電路 接收片選信號及來自CPU的讀/寫控制信號，形成芯片內(nèi)部控制信號 4數(shù)據(jù)緩沖器 用于暫時存放來自CPU的寫入數(shù)據(jù)或從存儲體內(nèi)讀出的數(shù)據(jù)。 5地址鎖存器 鎖存地址信息并交地址譯碼器，空出總線為即將傳送數(shù)據(jù)作準(zhǔn)備。,單譯碼方式,雙譯碼方

6、式,2564位的存儲芯片,1K1的存儲芯片,單譯碼與雙譯碼,第5章 存儲器技術(shù),CPU與存儲器的連接,隨機存取存儲器,現(xiàn)代微機的存儲體系,存儲器概述,5.2 隨機讀寫存儲器RAM,5.2.1 靜態(tài)RAM 5.2.2 動態(tài)RAM,5.2.1 靜態(tài)RAM,基本存儲單元 工作過程 靜態(tài)RAM芯片Intel2114,T3、T4是負載管，T1、T2為工作管， T5、T6、 T7、T8是控制管。 該電路有兩種穩(wěn)定狀態(tài)：T1截止，T2導(dǎo)通為狀態(tài)“1”；T2截止，T1導(dǎo)通為狀態(tài)“0”。,1基本存儲單元,2工作過程,讀操作： T5、T6、T7、T8均導(dǎo)通，A點與B點分別通過T5、T6管與 及 相通， 及 又進一

7、步通過T7、T8管與 及 線相通，即將電路的狀態(tài)傳送到 及 線上。由其電流方向或電流有無即可判定該電路存儲的信息是“1”還是“0”； 寫操作： 寫入信號從 線及 線輸入，如要寫入“1”，則 線為高電平，而 線為低電平，它們通過T7、T8管和T5、T6管分別與A端和B端相連，使A=“1”，B=“0”，即強迫T2管導(dǎo)通，Tl管截止，相當(dāng)于把輸入電荷存儲于Tl和T2管的柵級。,接X地址譯碼,3靜態(tài)RAM芯片Intel2114,常用的SRAM芯片有2114（1K4）、2142（1K4）、6116（2K8）、6232（4K8）、6264（8K8）、和62256（32K8）等。,Intel 2114芯片引

8、腳功能,Intel 2114的工作時序,讀操作時序,Intel 2114的工作時序,寫操作時序,5.2.2 動態(tài)RAM,單管DRAM的基本存儲電路 動態(tài)RAM的結(jié)構(gòu) 動態(tài)RAM的刷新 動態(tài)RAM芯片Intel2164A,T2為一列基本存儲單元電路上共有的控制管。,電容C有電荷表示“1”，無電荷表示“0”。若地址經(jīng)譯碼后選中行選線X及列選線Y，則T1、T2同時導(dǎo)通，可對該單元進行讀/寫操作。,1單管DRAM的基本存儲電路,2動態(tài)RAM的結(jié)構(gòu),3動態(tài)RAM的刷新,對DRAM的刷新是按行進行的，只要在刷新時限2ms中對DRAM系統(tǒng)進行逐行選中，就可實現(xiàn)全面刷新。,4 動態(tài)RAM芯片Intel2164

9、A,Intel2164A是64K1b的動態(tài)RAM存儲器芯片 芯片的引腳,Intel 2164A的工作時序,讀操作時序,Intel 2164A的工作時序,寫操作時序,Intel 2164A的工作時序,刷新操作時序,第5章 存儲器技術(shù),CPU與存儲器的連接,隨機存取存儲器,現(xiàn)代微機的存儲體系,存儲器概述,5.3 CPU與存儲器的連接,5.3.1 RAM的擴展 5.3.2 存儲器的譯碼,5.3.1 RAM的擴展,位擴展 字擴展 字位同時擴展,1. 位擴展,位擴展是指存儲芯片的單元數(shù)（即尋址空間）滿足要求而I/O位數(shù)不夠，需多片存儲芯片實現(xiàn)指定位數(shù)的數(shù)據(jù)I/O。 位擴展的特點： 每個存儲芯片的地址線和

10、控制線（包括片選信號線、讀寫信號線等）并聯(lián)在一起，以保證對每個芯片及內(nèi)部存儲單元的同時選中。 數(shù)據(jù)線分別連至數(shù)據(jù)總線的不同位上，以保證通過數(shù)據(jù)總線一次可訪問到指定位數(shù)數(shù)據(jù)。,1. 位擴展,例1：用1K4的Intel2114芯片構(gòu)成lK8的存儲器系統(tǒng)。,1. 位擴展,硬件連線,1. 位擴展,地址分配,2. 字擴展,例2：用2K8的Intel2716 ROM芯片組成8K8的存儲器系統(tǒng)。,適用于存儲芯片的I/O位數(shù)滿足要求而尋址空間不夠的情況,2. 字擴展,2716,2716,2716,2716,硬件連線,2. 字擴展,地址分配,3. 字位同時擴展,當(dāng)存儲器芯片的單元數(shù)和I/O位數(shù)均不符合存儲器系統(tǒng)

11、的要求，就需要用多片這樣的芯片同時進行字擴展和位擴展，以滿足系統(tǒng)的要求。,例3：用1K4的2114芯片組成2K8的存儲器系統(tǒng)。,3. 字位同時擴展,硬件連線,3. 字位同時擴展,地址分配,5.3.2 存儲器的譯碼,存儲器與地址總線的連接，包括兩方面內(nèi)容：一是高位地址線譯碼，用以選擇存儲芯片；二是低位地址線連接，用以通過片內(nèi)地址譯碼器選擇存儲單元。 全譯碼法 部分譯碼法 線選法,1全譯碼法,全譯碼法是指將地址總線中除片內(nèi)地址以外的全部高位地址接到譯碼器的輸入端參與譯碼。 特點 采用全譯碼法，每個存儲單元的地址都是唯一的，不存在地址重疊，但譯碼電路較復(fù)雜，連線也較多。 當(dāng)存儲器容量小于可尋址的存儲

12、空間時，可從譯碼器輸出線中選出連續(xù)的幾根作為片選控制，多余的令其空閑，以便需要時擴充。,全譯碼結(jié)構(gòu),例1：設(shè)CPU尋址空間為64KB（地址總線為16位），存儲器由8片容量為8KB的芯片構(gòu)成。,2部分譯碼法,部分譯碼法是將高位地址線中的一部分（而不是全部）進行譯碼，產(chǎn)生片選信號。該方法常用于不需要全部地址空間的尋址能力，但采用線選法地址線又不夠用的情況。 特點 采用部分譯碼法時，由于未參加譯碼的高位地址與存儲器地址無關(guān)，因此存在地址重疊問題。 當(dāng)選用不同的高位地址線進行部分譯碼時，其譯碼對應(yīng)的地址空間不同。,部分譯碼結(jié)構(gòu),例2：CPU地址總線為16位，存儲器由4片容量為8KB的芯片構(gòu)成時，采用部

13、分譯碼法尋址32KB。,3線選法,線選法是指高位地址線不經(jīng)過譯碼，直接作為存儲芯片的片選信號。 特點： 每根高位地址線接一塊芯片，用低位地址線實現(xiàn)片內(nèi)尋址。 結(jié)構(gòu)簡單，但地址空間浪費大，整個存儲器地址空間不連續(xù)，而且由于部分地址線未參加譯碼，還會出現(xiàn)地址重疊。,線選法結(jié)構(gòu),例3：假定某微機系統(tǒng)的存儲容量為8KB，CPU尋址空間為64KB（即地址總線為16位），所用芯片容量為2KB（即片內(nèi)地址為11位）。,綜合應(yīng)用舉例,例4 請將SRAM 6264芯片（8K8）與系統(tǒng)連接，使其地址范圍為：38000H39FFFH和78000H79FFFH。假設(shè)用74LS138譯碼器構(gòu)成譯碼電路。,硬件連線,綜合

14、應(yīng)用舉例,地址分配,綜合應(yīng)用舉例,第5章 存儲器技術(shù),CPU與存儲器的連接,隨機存取存儲器,現(xiàn)代微機的存儲體系,存儲器概述,5.4 現(xiàn)代微機的存儲體系,5.4.1 Cache-主存存儲層次 5.4.2 主輔存存儲體系 5.4.3 并行主存系統(tǒng)及新型RAM,5.4.1 Cache-主存存儲層次,用高速的靜態(tài)RAM組成小容量的存儲器，稱作高速緩沖存儲器Cache。,5.4.1 Cache-主存存儲層次,如何工作？ CPU訪問存儲器時送出訪問主存單元的地址，由地址總線傳送到Cache控制器中的主存地址寄存器MA，主存Cache地址變換機構(gòu)從MA獲取地址并判斷該單元內(nèi)容是否已經(jīng)在Cache中，即判別是

15、否命中。,若命中，則將訪問地址變換成在Cache中的地址，然后訪問Cache。,若Cache已被裝滿，則需要在替換控制部件的控制下完成替換,若不命中，則CPU轉(zhuǎn)去訪問主存，并將包含該存儲單元的信息裝入Cache。,為了把信息裝入Cache中，必須應(yīng)用某種函數(shù)把主存地址映像到Cache中定位，稱作地址映像。 當(dāng)信息按這種映像關(guān)系裝入Cache后，執(zhí)行程序時，應(yīng)將主存地址變換為Cache地址，這個變換過程成為地址變換。 與主存容量相比，Cache的容量很小，它所保存的信息僅是主存信息的一個子集，因此通常若干個主存地址將映像同一個Cache地址。 直接映像方式 全相聯(lián)映像方式 級相聯(lián)映像方式,Cac

16、he-主存的地址映像,1直接映像方式,每個主存地址映像到Cache中的一個指定的地址 將主存空間按Cache的尺寸分區(qū)，每區(qū)內(nèi)相同的塊號映像到Cache中相同的塊位置。 直接映像是一種最簡單的地址映像方式，它的地址變換速度快，而且不涉及其他兩種映像方式中的替換策略問題。但是這種方式的塊沖突概率較高，當(dāng)程序往返訪問兩個相互沖突的塊中的數(shù)據(jù)時，Cache的命中率將急劇下降。,例,若Cache被分為2N塊，主存被分為同樣大小的2M塊，主存與Cache中塊的對應(yīng)關(guān)系可用映像函數(shù)表示： j = i mod 2N。 式中，j是Cache中的塊號，i是主存中的塊號。,2全相聯(lián)映像方式,主存中的每一個字塊可映

17、像到Cache任何一個字塊位置上 。 只有當(dāng)Cache中的塊全部裝滿后才會出現(xiàn)塊沖突，所以塊沖突的概率低，可達到很高的Cache命中率，但實現(xiàn)很復(fù)雜。 當(dāng)訪問一個塊中的數(shù)據(jù)時，塊地址要與Cache塊表中的所有地址進行比較以確定是否命中，查找速度慢。另外在出現(xiàn)沖突時，替換問題比較復(fù)雜。,例,3組相聯(lián)映像方式,組相聯(lián)映像方式是全相聯(lián)映像方式與直接映像方式的折衷方案。 將存儲空間分為若干組，各組之間是直接映像，而組內(nèi)各塊之間則是全相聯(lián)映像 。 組相聯(lián)方式在判斷塊命中及替換算法上都要比全相聯(lián)方式簡單，塊沖突的概率比直接映像的低，其命中率也介于直接映像和全相聯(lián)映像方式之間。,例,替換策略,1 先進先出算

18、法FIFO（First In First Out） 按調(diào)入Cache的先后決定淘汰的順序。 替換時，將最先調(diào)入Cache的頁面內(nèi)容予以淘汰。 易實現(xiàn)，系統(tǒng)開銷少，只需利用主存中頁面調(diào)度的歷史信息。 但該算法不一定合理。 2 近期最少使用算法LRU（Least Recently Used） 按Cache中各頁面使用的頻繁程度決定淘汰的順序。 替換時，將在最近一段時間內(nèi)使用最少的頁面內(nèi)容予以淘汰。 充分利用了頁面調(diào)度的歷史信息。 該算法實現(xiàn)復(fù)雜。,5.4.2 主輔存存儲層次,主存的特點：由半導(dǎo)體器件構(gòu)成的主存，其速度遠高于磁表面存儲器，但價格要高數(shù)十倍，容量也小得多，且掉電后信息即丟失，因此只能用

19、來存儲一些CPU所執(zhí)行的程序和數(shù)據(jù)。 輔存的特點：輔存一般為磁表面存儲器和光存儲器，成本低、容量大、速度慢，掉電后信息不會丟失，但不能被CPU直接訪問。因此，它主要用來存儲大量的待用程序、數(shù)據(jù)文件等。 結(jié)合：當(dāng)CPU執(zhí)行某程序時，在存儲管理軟件和有關(guān)硬件的支持下，把有關(guān)程序加載至主存，再由CPU從主存讀出執(zhí)行。這樣，通過將軟件和硬件結(jié)合，把主存和輔存統(tǒng)一做成了一個整體，就形成了一個主輔存層次結(jié)構(gòu)的存儲體系。,虛擬存儲器,虛擬存儲器是建立在主輔存物理結(jié)構(gòu)基礎(chǔ)之上，由附加硬件裝置及操作系統(tǒng)存儲管理軟件組成的一種存儲體系，它將主存和輔存的地址空間統(tǒng)一編址，形成一個龐大的存儲空間。 虛地址和實地址 用戶編程時指令地址允許涉及輔存大小的空間范圍，這種指令地址稱為“虛地址” 實際的主存儲器單元的地址則稱為“實地址”,5.4.3 并行主存系統(tǒng)及新型RAM,采用字長W位的n個容量相同的存儲器并行連接組成一個更大的存儲器。這種存儲器在一個存取周期內(nèi)讀出的不是一個存儲單元的W位信息，而是n個字，存儲元件仍保持原有的速度，但單位時間內(nèi)存儲器