1、第四章 邏輯設(shè)計(jì)技術(shù),1,PPT學(xué)習(xí)交流,第一節(jié) MOS管的串、并聯(lián)特性 晶體管的驅(qū)動(dòng)能力是用其導(dǎo)電因子來表示的，值越大，其驅(qū)動(dòng)能力越強(qiáng)。多個(gè)管子的串、并情況下，其等效導(dǎo)電因子應(yīng)如何推導(dǎo)？ 一、兩管串聯(lián)：,2,PPT學(xué)習(xí)交流,設(shè)：Vt相同，工作在線性區(qū)。 將上式代入（1）得： 由等效管得：,3,PPT學(xué)習(xí)交流,比較（3）（4）得： 同理可推出N個(gè)管子串聯(lián)使用時(shí)，其等效增益因子為：,4,PPT學(xué)習(xí)交流,二、兩管并聯(lián)： 同理可證，N個(gè)Vt相等的管子并聯(lián)使用時(shí)：,5,PPT學(xué)習(xí)交流,第二節(jié) 各種邏輯門的實(shí)現(xiàn) 一、與非門：,6,PPT學(xué)習(xí)交流,與非門電路的驅(qū)動(dòng)能力 在一個(gè)組合邏輯電路中，為了使各種組合

2、門電路之間能夠很好地匹配，各個(gè)邏輯門的驅(qū)動(dòng)能力都要與標(biāo)準(zhǔn)反相器相當(dāng)。即在各種工作條件下，各個(gè)邏輯門的驅(qū)動(dòng)能力至少不低于標(biāo)準(zhǔn)反相器的驅(qū)動(dòng)能力。 設(shè)：標(biāo)準(zhǔn)反相器的導(dǎo)電因子為：n=p,7,PPT學(xué)習(xí)交流,設(shè)：與非門的導(dǎo)電因子為：n1=n2=n p1=p2=p （1）a，b=1，1時(shí)，下拉管的等效導(dǎo)電因子：effn=n/2 （2）a，b=0，0時(shí)，上拉管的等效導(dǎo)電因子：effp=2p （3）a，b=1，0或0，1時(shí)，上拉管的等效導(dǎo)電因子：effp=p 綜合以上情況，驅(qū)動(dòng)能力最低的工作情況是（1）（3），應(yīng)使： effp=p =p ；effn=n =n/2 即要求p管的溝道寬度比n管大1.25倍以上。,

3、8,PPT學(xué)習(xí)交流,二、或非門：,9,PPT學(xué)習(xí)交流,設(shè)：或非門的導(dǎo)電因子為：n1=n2=n p1=p2=p (1)當(dāng)a，b=0，0 時(shí)，上拉管的等效導(dǎo)電因子：effp=p/2 (2)當(dāng)a，b=1，1時(shí)，下拉管的等效導(dǎo)電因子：effn=2n (3)當(dāng)a，b=1，0或0，1時(shí)，下拉管的等效導(dǎo)電因子：effn=n 綜合以上情況，在驅(qū)動(dòng)能力最低的工作情況（1）（3），應(yīng)使： effp=p/2=p ；effn=n=n 即： p=2n 所以 Wp/Wn=2n/p 22.5=5 即要求p管的寬度要比n管寬度大5倍。,10,PPT學(xué)習(xí)交流,三、CMOS與或非門:,11,PPT學(xué)習(xí)交流,(1)a,b,c,d=

4、0,0,0,0 時(shí)：effp=p (2)a,b,c,d=1,1,1,1時(shí)： effn=n (3)a,b,c,d有一個(gè)為1時(shí)：effp=2p/3 (4)a,b,c,d=1,1,0,0 或 a,b,c,d=0,0,1,1時(shí)： effn=n/2 (5)a,b,c,d=0,1,0,1或 1,0,1,0或 0,1,1,0或 1,0,0,1時(shí)： effp=p/2 綜合以上情況，在驅(qū)動(dòng)能力最低的工作情況（4）（5），應(yīng)使： effp=p/2=p effn=n/2=n 則： Wp/Wn=n/p2.5,12,PPT學(xué)習(xí)交流,四、CMOS傳輸門 （1）單管傳輸門 一個(gè)MOS管可以作為一個(gè)開關(guān)使用，電路中Cl是其負(fù)

5、載電容。 當(dāng)Vg=0時(shí)，T截止，相當(dāng)于開關(guān)斷開。 當(dāng)Vg=1時(shí)，T導(dǎo)通，相當(dāng)于開關(guān)合上。,13,PPT學(xué)習(xí)交流,ViVg-Vt時(shí)：輸入端處于開啟狀態(tài)，設(shè)初始時(shí)Vo=0，則Vi剛加上時(shí)，輸出端也處于開啟狀態(tài)，MOS管導(dǎo)通，溝道電流對(duì)負(fù)載電容Cl充電，至Vo=Vi。 ViVg-Vt時(shí)：輸入溝道被夾斷，設(shè)此時(shí)VoVg-Vt，則Vi剛加上時(shí)，輸出端導(dǎo)通，溝道電流對(duì)Cl充電，隨著Vo的上升，溝道電流逐漸減小，當(dāng)Vo=Vg-Vt時(shí)，輸出端也夾斷，MOS管截止，Vo保持Vg-Vt不變。 綜上所述： ViVg-Vt時(shí)，MOS管無損地傳輸信號(hào) ViVg-Vt時(shí)，Vo=Vg-Vt信號(hào)傳輸有損失，為不使Vo有損失需

6、增大Vg。,14,PPT學(xué)習(xí)交流,（2）CMOS傳輸門 為了解決NMOS管在傳輸時(shí)的信號(hào)損失，通常采用CMOS傳輸門作為開關(guān)使用。它是由一個(gè)N管和一個(gè)P管構(gòu)成。工作時(shí)，NMOS管的襯底接地，PMOS管的襯底接電源，且NMOS管柵壓Vgn與PMOS管的柵壓Vgp極性相反。,Vi,Vo,Vgn,Vdd,Vgp,15,PPT學(xué)習(xí)交流,Vgp=1，Vgn=0時(shí)：雙管截止，相當(dāng)于開關(guān)斷開； Vgp=0，vgn=1時(shí)：雙管有下列三種工作狀態(tài)： ViVgp+|Vtp| P管導(dǎo)通， Vi通過雙管對(duì)Cl充電至：Vo=Vi Vi Vgn+Vtn N管截止， Vi Vgp+|Vtp| P管導(dǎo)通。 Vi通過P管對(duì)Cl

7、充電至：Vo=Vi 通過上述分析，CMOS傳輸門是較理想的開關(guān)，它可將信號(hào)無損地傳輸?shù)捷敵龆恕?16,PPT學(xué)習(xí)交流,傳輸門特性,17,PPT學(xué)習(xí)交流,五、異或門與同或門 （1）異或門：,18,PPT學(xué)習(xí)交流,（2）同或門：,19,PPT學(xué)習(xí)交流,T6、T7總是導(dǎo)通的： A B X 0 0 1 1 0 0 0 1 0 1 1 1 A,B=0,0時(shí)：T1,T2,T3,T4關(guān)，T5通，Vdd通過T7充電，X=1； A,B=1,0時(shí)：T1,T3關(guān)，T2,T4通，T5通，T7,T5,T4形成通路，X=0； A,B=0,1時(shí)：T1,T3通，T2,T4關(guān)，T5通，T7,T5,T3形成通路，X=0； A,B

8、=1, 1時(shí)：T1,T2,T3,T4通，T5關(guān)，Vdd通過T7充電，X=1。,20,PPT學(xué)習(xí)交流,第三節(jié) 可編程邏輯器件,數(shù)字系統(tǒng)的組成部件,ASSP: Application-Specific-Standard-Product ASIC: Application-Specific-Integrated-Circuit PLD: Programmable Logic Device,21,PPT學(xué)習(xí)交流,可編程邏輯器件分類,互連特性：確定型和統(tǒng)計(jì)型 可編程特性 一次編程熔絲或逆熔絲 EPROM結(jié)構(gòu) EEPROM 、FLASH SRAM 結(jié)構(gòu)的復(fù)雜程度 PLD、CPLD、FPGA,22,PPT學(xué)

9、習(xí)交流,PLA設(shè)計(jì)方法： （1）把功能表轉(zhuǎn)化成表達(dá)式，并把原表達(dá)式中的最小項(xiàng)歸并簡(jiǎn)化。 功能表,23,PPT學(xué)習(xí)交流,（2）對(duì)上式各乘積項(xiàng)進(jìn)行編號(hào)，形成“與”陣列。,24,PPT學(xué)習(xí)交流,（3）改寫輸出表達(dá)式，形成“或”陣列,25,PPT學(xué)習(xí)交流,（4）畫電路圖 （5）設(shè)計(jì)版圖,26,PPT學(xué)習(xí)交流,第四節(jié) 觸發(fā)器（FlipFlop） 觸發(fā)器用于寄存信息，它分為以下三大類： （1）靜態(tài)觸發(fā)器：信息寄存是依靠具有反相功能的門電路的直流交叉偶合來實(shí)現(xiàn)。當(dāng)時(shí)鐘禁止時(shí)，觸發(fā)器的輸出電平保持不變。 （2）動(dòng)態(tài)觸發(fā)器：信息寄存是利用柵電容的電荷存儲(chǔ)來實(shí)現(xiàn)。當(dāng)時(shí)鐘禁止時(shí)，觸發(fā)器輸出邏輯狀態(tài)將被破壞。 （3）

10、準(zhǔn)靜態(tài)觸發(fā)器：信息寄存主要依靠靜態(tài)觸發(fā)器中的直流交叉偶合來實(shí)現(xiàn)，但有少部分時(shí)間用了動(dòng)態(tài)電路中柵電容的電荷存儲(chǔ)效應(yīng)來實(shí)現(xiàn)信息保持。,27,PPT學(xué)習(xí)交流,（1）靜態(tài)觸發(fā)器,28,PPT學(xué)習(xí)交流,（2）動(dòng)態(tài)觸發(fā)器：,29,PPT學(xué)習(xí)交流,改進(jìn)的動(dòng)態(tài)觸發(fā)器,30,PPT學(xué)習(xí)交流,（3）準(zhǔn)靜態(tài)觸發(fā)器：,31,PPT學(xué)習(xí)交流,第五節(jié) 存儲(chǔ)器（Memory） 存儲(chǔ)器是用來存儲(chǔ)信息的，它分為以下兩大類： （1）只讀存儲(chǔ)器ROM：使用時(shí)只能讀出信息。 掩膜MROM：制造時(shí)寫入信息。 可編程PROM：使用前用戶寫入信息，寫入后不能改寫。 可擦除EPROM，EEPROM：使用前用戶寫入信息，寫入后能改寫。,32,

11、PPT學(xué)習(xí)交流,（2）隨機(jī)存儲(chǔ)器RAM：使用時(shí)可讀寫信息。 動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM：用管子少，面積小，功耗低。信號(hào)需要再生。 靜態(tài)隨機(jī)存儲(chǔ)器SRAM：信號(hào)不需要再生，抗干擾能力強(qiáng)。用管子多，面積大，功耗大。,33,PPT學(xué)習(xí)交流,（一）動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM 最簡(jiǎn)單的DRAM存儲(chǔ)單元 是單管單元，它由一個(gè)晶 體管與一個(gè)和源極相連的 電容構(gòu)成。 單元寫入過程： 字線為高，數(shù)據(jù)線為低：寫“1” 數(shù)據(jù)線為高：寫“0” 單元讀出過程： 字線為高，數(shù)據(jù)線預(yù)沖電至高， Cs上有電荷：讀出“1” Cs上無電荷：讀出“0”,34,PPT學(xué)習(xí)交流,特點(diǎn)： （1）位線的寄生電容CD較大：Cs/CD大約1/10。

12、根據(jù)電荷守恒原理： VD是很小的，數(shù)據(jù)線上讀出要用靈敏放大器。 （2）讀出是破壞性的，讀出后要對(duì)單元進(jìn)行再生。 （3）線路簡(jiǎn)單，單元占面積小，速度快。,35,PPT學(xué)習(xí)交流,（二）靜態(tài)隨機(jī)存儲(chǔ)器SRAM,36,PPT學(xué)習(xí)交流,T1T4 交叉耦合靜態(tài)觸發(fā)器：存儲(chǔ)信息。 T5T6把觸發(fā)器與字線、位線連接起來。 字線不選中：T5、T6截止，存儲(chǔ)單元處于保持狀態(tài)。 字線選中： T5、T6導(dǎo)通，如列線選中單元，T7、T8導(dǎo)通，單元狀態(tài)經(jīng)過T7、T8傳至讀出放大器或?qū)懭胄畔⒔?jīng)過T7、T8、T5、T6進(jìn)入靜態(tài)觸發(fā)器。,37,PPT學(xué)習(xí)交流,（三）掩膜只讀存儲(chǔ)器MROM 全固定式MROM，把信息預(yù)先放到生產(chǎn)過程中所使用的掩膜版中。這種存儲(chǔ)器的寫入準(zhǔn)確性和穩(wěn)定性都很高，適合與大批量生產(chǎn)。 MROM的存儲(chǔ)單元由兩種類型單元構(gòu)成： 低開啟電壓的存儲(chǔ)單元，存“1” 高開啟電壓的存儲(chǔ)單元，存“0”,38,PPT學(xué)習(xí)交流,MROM的存儲(chǔ)單元,39,PPT學(xué)習(xí)交流,（四