1、1,1、任意進制計數(shù)器 2、隨機存取存儲器 3、時序型可編程邏輯器件,第14講-時序邏輯電路（四）,2,典型MSI計數(shù)器芯片74161,第十四講-時序邏輯電路（四）,同步二進制加法計數(shù)器74161,3,典型MSI計數(shù)器芯片74290,異步二五十進制加法計數(shù)器74290的功能表,第十四講-時序邏輯電路（四）,4,典型MSI計數(shù)器芯片74290,【例】,用74290實現(xiàn)模6（M=6）計數(shù)器。,暫態(tài),利用置0端,= (M)8421BCD,反饋狀態(tài):,Q3Q2Q1Q0 = 0110,按8421接法,Q2Q1Q0,第十四講-時序邏輯電路（四）,5,第十四講-時序邏輯電路（四）,任意進制計數(shù)器的構(gòu)成方法,

2、一、MN,1清0法,使N進制計數(shù)器從全0狀態(tài)開始計數(shù)，當(dāng)計數(shù)到設(shè)定值時，由狀態(tài)輸出端譯碼產(chǎn)生清0信號并送至清0端，使計數(shù)器返回全0狀態(tài)重新計數(shù)，跳過后續(xù)的N-M個狀態(tài)。連接時要注意置數(shù)控制端是同步信號還是異步信號，以及進位信號的產(chǎn)生。,6,第十四講-時序邏輯電路（四）,任意進制計數(shù)器的構(gòu)成方法,【例】利用清0法將同步二進制計數(shù)器74161連接成12進制計數(shù)器，可以附加必要的門電路。,7,第十四講-時序邏輯電路（四）,任意進制計數(shù)器的構(gòu)成方法,2置數(shù)法,置數(shù)法適用于有預(yù)置數(shù)功能的計數(shù)器。方法是：以數(shù)據(jù)輸入端的數(shù)據(jù)為計數(shù)初值，對計數(shù)脈沖計數(shù)，當(dāng)計到設(shè)定值時，由輸出端產(chǎn)生置數(shù)控制信號，將計數(shù)器置為初

3、值，重新計數(shù)。連接時同樣要注意置數(shù)控制端是同步信號還是異步信號，以及進位信號的產(chǎn)生。,8,第十四講-時序邏輯電路（四）,任意進制計數(shù)器的構(gòu)成方法,【例】 利用置數(shù)法將74161連接成12進制計數(shù)器，可以附加必要的門電路。,9,第十四講-時序邏輯電路（四）,任意進制計數(shù)器的構(gòu)成方法,10,第十四講-時序邏輯電路（四）,任意進制計數(shù)器的構(gòu)成方法,二、MN,用N進制計數(shù)器實現(xiàn)M（MN）進制計數(shù)器時，必須將多片N進制計數(shù)器連接起來，連接的方式靈活多樣，可視具體情況選擇。,11,第十四講-時序邏輯電路（四）,任意進制計數(shù)器的構(gòu)成方法,【例】 試分析圖4.4.12電路是多少進制的計數(shù)器。,12,第十四講-

4、時序邏輯電路（四）,任意進制計數(shù)器的構(gòu)成方法,【例】 試分析圖中電路是多少進制的計數(shù)器。,13,第十四講-時序邏輯電路（四）,隨機存取存儲器,半導(dǎo)體存儲器是一種能夠存放大量二值信息的集成電路，屬于大規(guī)模集成電路，是現(xiàn)代數(shù)字系統(tǒng)特別是計算機中的重要組成部分。,通常把半導(dǎo)體存儲器分為只讀存儲器ROM (Read Only Memory)和隨機存取存儲器RAM (Random Access Memory)兩大類。,1、基本結(jié)構(gòu),14,第十四講-時序邏輯電路（四）,隨機存取存儲器,（1）存儲矩陣,字結(jié)構(gòu)方式,存儲矩陣由若干個存儲單元組成，并排列成矩陣結(jié)構(gòu)形式，是存儲器的主體，分為SRAM和DRAM。,

5、15,第十四講-時序邏輯電路（四）,隨機存取存儲器,（2）地址譯碼器,單譯碼方式 引線多，制造困難， 適合小容量的存儲器.,地址譯碼器用來對輸入地址進行譯碼，以確定要訪問的單元。,16,第十四講-時序邏輯電路（四）,隨機存取存儲器,兩個譯碼器組成行列形式，也稱矩陣譯碼或復(fù)合譯碼。,雙譯碼方式,17,第十四講-時序邏輯電路（四）,隨機存取存儲器,（3）讀/寫控制電路,讀/寫控制電路在讀/寫信號控制下，控制數(shù)據(jù)的讀出或?qū)懭搿?片選信號有效時， RAM正常工作；片選信號無效時，所有輸入輸出端均為高阻狀態(tài) ，存儲器芯片與系統(tǒng)的數(shù)據(jù)總線完全隔離。,18,第十四講-時序邏輯電路（四）,隨機存取存儲器,例：

6、用2114(1K4 bits)的存儲器芯片設(shè)計 1K8 bits的存儲系統(tǒng) 。,存儲器容量的擴展,一、位擴展,存儲器的位擴展是指存儲器芯片的字長比系統(tǒng) 要求的字長小，系統(tǒng)存儲字需要用多個芯片存儲字 組成，每個芯片字占系統(tǒng)字的一部分。,解：共需兩片2114 芯片：一片存儲系統(tǒng)字的低四位，一片存儲系統(tǒng)字的高四位。,19,第十四講-時序邏輯電路（四）,隨機存取存儲器,存儲器的位擴展接法,20,第十四講-時序邏輯電路（四）,隨機存取存儲器,R/W,R/W,二、字?jǐn)U展,存儲器的字?jǐn)U展是指芯片的字長與系統(tǒng)的字長 相同，但字?jǐn)?shù)比系統(tǒng)要求少，需要多個存儲器芯片 組合以擴展字?jǐn)?shù)，每個芯片占系統(tǒng)地址范圍一部分。,

7、例：用2568位的存儲器芯片設(shè)計10248位的存儲系統(tǒng) .,解：共需4個存儲器芯片，系統(tǒng)地址是10位，低8位接到芯片的地址線上，高2位通過2-4譯碼器產(chǎn)生 4個片選信號分別接4個芯片的片選輸入端。,21,第十四講-時序邏輯電路（四）,隨機存取存儲器,存儲器的字?jǐn)U展接法,22,第十四講-時序邏輯電路（四）,隨機存取存儲器,芯片地址范圍,000H 0FFH,100H 1FFH,200H 2FFH,300H 3FFH,23,第十四講-時序邏輯電路（四）,隨機存取存儲器,n= (M/L)(N / K),三、字位擴展,實際的存儲器往往需要字和位的同時擴展。 如果一個存儲器的容量要求為M字N位，若使用 L

8、字K位的存儲芯片組成，則需要存儲芯片數(shù)：,例：用2114（1K 4 bits）組成4K 8 bits的存儲器系統(tǒng)。,解：共需8片2114，先進行位擴展，再字?jǐn)U展。,24,第十四講-時序邏輯電路（四）,隨機存取存儲器,25,第十四講-時序邏輯電路（四）,隨機存取存儲器,2、輸出結(jié)構(gòu)類型太多，給設(shè)計和使用帶來不便。,2、輸出端設(shè)置了可編程的輸出邏輯宏單元（OLMC）通過編程可將OLMC設(shè)置成不同的工作狀態(tài)，器件的通用性強；,GAL的優(yōu)點：,1、采用的是雙極型熔絲工藝，一旦編程后不能修改；,PAL的不足：,1、采用電可擦除的E2CMOS工藝可以多次編程；,3、GAL工作速度快，功耗小,26,第十四講

9、-時序邏輯電路（四）,時序可編程邏輯器件,1. 通用陣列邏輯（GAL） 在PLA和PAL基礎(chǔ)上發(fā)展起來的增強型器件.電路設(shè)計者可根據(jù)需要編程，對宏單元的內(nèi)部電路進行不同模式的組合，從而使輸出功能具有一定的靈活性和通用性。,時序可編程邏輯器件的主要類型,2. 復(fù)雜可編程邏輯器件（CPLD） 集成了多個邏輯單元塊，每個邏輯塊就相當(dāng)于一個GAL器件。這些邏輯塊可以通過共享可編程開關(guān)陣列組成的互連資源，實現(xiàn)它們之間的信息交換，也可以與周圍的I/O模塊相連，實現(xiàn)與芯片外部交換信息。,27,第十四講-時序邏輯電路（四）,時序可編程邏輯器件,3. 現(xiàn)場可編程門陣列（FPGA） 芯片內(nèi)部主要由許多不同功能的可編程邏輯模塊組成，靠縱橫交錯的分布式可編程互聯(lián)線連接起來，可構(gòu)成極其復(fù)雜的邏輯電路。它更適合于實現(xiàn)多級邏輯功能，并且具有更高的集成密度和應(yīng)用靈活性在軟件上，亦有相應(yīng)的操作系統(tǒng)配套。這樣，可使整個數(shù)字系統(tǒng)（包括軟、硬件系統(tǒng)）都在單個芯片上運行，即所謂的SOC技術(shù)。,28,第十四講-時序邏輯電路（四）,時序可編程邏輯器件,第十四講-時序邏輯電路（四）,GAL舉例GAL16V8的電路結(jié)構(gòu)圖,8個輸入 緩沖器,8個三態(tài) 輸出緩沖 器1219,8個輸出邏輯宏單元OLMC,29,時序可編程邏輯器件,可編程與陣列（32X64位）,30,第十四講-時序邏輯電路（