1、第七章 中規(guī)模通用集成電路及其應(yīng)用,7.1常用中規(guī)模組合邏輯電路,7.2常用中規(guī)模時序邏輯電路,7.3常用中規(guī)模信號產(chǎn)生與變形電路,第七章 中規(guī)模通用集成電路及其應(yīng)用,集成電路由SSI發(fā)展到MSI、LSI、VLSI，單塊芯片功能不斷增強。 SSI集成基本器件（邏輯門、觸發(fā)器）； MSI集成邏輯部件（譯碼器、寄存器）； LSI和VLSI集成數(shù)字子系統(tǒng)或整個數(shù)字系統(tǒng)（微處理器、單片機）。 采用中、大規(guī)模集成電路組成數(shù)字系統(tǒng)具有如下特點： 體積小、功耗低、可靠性高，易于設(shè)計、調(diào)試、維護(hù)！,7.1 常用中規(guī)模組合邏輯電路,常用器件：二進(jìn)制并行加法器、譯碼器、編碼器、多路選擇器和多路分配器。 7.1.1

2、 二進(jìn)制并行加法器 二進(jìn)制并行加法器：一種能并行產(chǎn)生兩個n位二進(jìn)制數(shù)“算術(shù)和”的邏輯部件。 按其進(jìn)位方式不同分為：串行進(jìn)位二進(jìn)制并行加法器和超前進(jìn)位二進(jìn)制并行加法器。,7.1.1 二進(jìn)制并行加法器,（一）加法器的功能與分類,功能：實現(xiàn)N位二進(jìn)制數(shù)相加,按實現(xiàn)方法分類：串行進(jìn)位加法器、超前進(jìn)位加法器,（1）串行進(jìn)位加法器,如圖：用全加器實現(xiàn)4位二進(jìn)制數(shù)相加。,注意：CI0=0,（2）超前進(jìn)位加法器,進(jìn)位位直接由加數(shù)、被加數(shù)和最低位進(jìn)位位CI0形成。,（二）加法器的應(yīng)用,例6：試用四位加法器實現(xiàn)8421BCD碼至余3BCD碼的轉(zhuǎn)換。,加法器的邏輯符號,N位加法運算、代碼轉(zhuǎn)換、減法器、十進(jìn)制加法,解

3、：余3碼比8421碼多3，因此：,A3-A0：8421碼,B3-B0：0011（3）,CI0：0,7.1.2 譯碼器和編碼器,（特定含義：規(guī)則、順序）,二進(jìn)制代碼,某種代碼,譯 碼,編 碼,譯碼器,編碼器,一、譯碼器,（一）二進(jìn)制譯碼器,二進(jìn)制譯碼器輸入輸出滿足：m=2n,如：24譯碼器 38譯碼器 416譯碼器,（二）十進(jìn)制譯碼器,又稱：二十進(jìn)制譯碼器 或：410譯碼器,譯碼輸入：n位二進(jìn)制代碼,譯碼輸出m位：,一位為1，其余為0,或一位為0，其余為1,譯碼輸入，二進(jìn)制編碼0-7依次對應(yīng)8個輸出,38譯碼器74LS138,八個輸出端，低電平有效。 譯碼狀態(tài)下，相應(yīng)輸出端為 禁止譯碼狀態(tài)下，輸

4、出均為,S1、,A0 A2,使能端的兩個作用：,（1）消除譯碼器輸出尖峰干擾,EN端的正電平的出現(xiàn)在A0-A2穩(wěn)定之后,EN端正電平的撤除在A0-A2再次改變之前,（2）邏輯功能擴展,例：用38譯碼器構(gòu)成416譯碼器,例：用38譯碼器 構(gòu)成416譯碼器,X0-X3：譯碼輸入,E：譯碼控制 E=0，譯碼 E=1，禁止譯碼,X3-X0：0000-0111，,第一片工作,X3-X0：1000-1111,第二片工作,例12：試用 CT74LS138和與非門構(gòu)成一位全加器。,解:全加器的最小項表達(dá)式應(yīng)為,（三）譯碼器的應(yīng)用,（三）數(shù)字顯示譯碼器,（1）七段數(shù)碼管,（2）七段顯示譯碼器,：高電平亮,：低電

5、平亮,每一段由一個發(fā)光二極管組成,輸入：二十進(jìn)制代碼,輸出：譯碼結(jié)果，可驅(qū)動相應(yīng)的七段數(shù)碼管顯示出正確的數(shù)字,七段譯碼器CT7447,D、C、B、A：BCD碼輸入信號,ag：譯碼輸出，低電平有效,熄滅信號輸入/滅零輸出信號,二、編碼器,優(yōu)先編碼,功能：輸入m位代碼 輸出n位二進(jìn)制代碼 m2n,優(yōu)先編碼器允許幾個輸入端同時加上信號，電路只對其中優(yōu)先級別最高的信號進(jìn)行編碼。,邏輯功能：任何一個輸入端接低電平時，三個輸出端有一組對應(yīng)的二進(jìn)制代碼輸出,（一）二進(jìn)制編碼器,將輸入信號編成二進(jìn)制代碼的電路,如圖：三位二進(jìn)制編碼器（ 8線3線編碼器）。,8線3線優(yōu)先編碼器CT74LS148,：編碼輸出端,管

6、腳定義：,（二）編碼器的應(yīng)用,（3）第一片工作時,編碼器輸出：0000-0111 第二片工作時,編碼器輸出:1000-1111,解：（1）編碼器輸入16線,用兩片8-3線編碼器，高位為第一片，低位為第二片,（2）實現(xiàn)優(yōu)先編碼：高位選通輸出與低位控制端連接,例14：用8-3線優(yōu)先編碼器CT74LS148擴展成16線-4線編碼器。,7.1.3 數(shù)據(jù)選擇器和數(shù)據(jù)分配器,在多個通道中選擇其中的某一路，或多個信息中選擇其中的某一個信息傳送或加以處理。,將傳送來的或處理后的信息分配到各通道去。,數(shù)據(jù)選擇器,數(shù)據(jù)分配器,多輸入,一輸出,選擇,一輸入,多輸出,分配,發(fā)送端，并串,接收端，串并,一、數(shù)據(jù)選擇器,

7、（一）分類：二選一、四選一、八選一、十六選一,雙四選一數(shù)據(jù)選擇器CT74LS153,雙四選一數(shù)據(jù)選擇器CT74LS153,簡易符號,八中選一數(shù)據(jù)選擇器CT74LS151,（二）數(shù)據(jù)選擇器的應(yīng)用,例：試用最少數(shù)量的四選一選擇器擴展成八選一選擇器。,解：（1）用一片雙四選一數(shù)據(jù)選擇器，實現(xiàn)八個輸入端 （2）用使能端形成高位地址，實現(xiàn)三位地址，控制八個輸入。,例：試用四選一數(shù)據(jù)選擇器構(gòu)成十六選一的選擇器,二、數(shù)據(jù)分配器,（一）數(shù)據(jù)分配器的功能,分配器與選擇器的功能相反,一輸入,多輸出,邏輯符號,（二）數(shù)據(jù)分配器的應(yīng)用,例：利用數(shù)據(jù)選擇器和分配器實現(xiàn)信息的“并行串行并行”傳送。,由譯碼器連成的數(shù)據(jù)分配

8、器,0 0 0,0,1,1,0,譯碼,禁止譯碼,0,1,計數(shù)器的分類,按進(jìn)位方式，分為同步和異步計數(shù)器,按進(jìn)位制，分為模二、模十和任意模計數(shù)器,按邏輯功能，分為加法、減法和可逆計數(shù)器,按集成度，分為小規(guī)模與中規(guī)模集成計數(shù)器,7.2 常用中規(guī)模時序邏輯電路,一、四位二進(jìn)制同步計數(shù)器CT74161,四個主從J-K觸發(fā)器構(gòu)成 D A:高位低位 CP: 時鐘輸入，上升沿有效 R: 異步清零，低電平有效 LD: 同步預(yù)置，低電平有效 QD QA:高位低位 P、T：使能端，多片級聯(lián),1、邏輯符號,輸 入 輸 出 CPRLDP(S1)T(S2)A B C DQA QB QC QD 00 0 0 0 10A

9、B C DA B C D 110保持 11 0保持 111 1計數(shù),CT74161功能表,(1).異步清除：當(dāng)R=0，輸出“0000”狀態(tài)。與CP無關(guān),(2).同步預(yù)置：當(dāng)R=1，LD=0，在CP上升沿時， 輸出端即反映輸入數(shù)據(jù)的狀態(tài),(3).保持：當(dāng)R=LD=1時，各觸發(fā)器均處于保持狀態(tài),(4).計數(shù)：當(dāng)LD = R = P= T = 1時，按自然二進(jìn)制計數(shù)。若初態(tài)為0000,15個CP后，輸出為“1111”，進(jìn)位QCC = TQAQBQCQD =1；第16個CP作用后，輸出恢復(fù)到初始的0000狀態(tài)， QCC = 0,2、功能,一、四位二進(jìn)制同步計數(shù)器CT74161,CT74161功能表,C

10、T74163功能表,二、四位二進(jìn)制同步計數(shù)器CT74163,二、四位二進(jìn)制同步計數(shù)器CT74163,采用同步清零方式。 當(dāng)R=0時，只有當(dāng)CP 的上升沿來到時, 輸出QDQCQBQA 才被全部清零,1、外引線排列和CT74161相同,2、置數(shù)，計數(shù)，保持等功能與CT74161相同,3、清零功能與CT74161不同,比較四位二進(jìn)制同步計數(shù)器,CT74163,異步清零 同步預(yù)置 保持 計數(shù),CT74161,同步清零 同步預(yù)置 保持 計數(shù),CT74161/CT74163功能擴展, 連接成任意模M 的計數(shù)器,1、同步預(yù)置法,2、反饋清零法,3、多次預(yù)置法,態(tài)序表 計數(shù) 輸 出 N QD QC QB Q

11、A 0 0 1 1 0 1 0 1 1 1 2 1 0 0 0 3 1 0 0 1 4 1 0 1 0 5 1 0 1 1 6 1 1 0 0 7 1 1 0 1 8 1 1 1 0 9 1 1 1 1,例1:設(shè)計M=10 計數(shù)器,1.同步預(yù)置法,方法一:采用后十種狀態(tài),0 1 1 0,0 1 1 0,0,態(tài)序表 計數(shù) 輸 出 N QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1,例1:設(shè)計M=10 計數(shù)器,方法二:采用前

12、十 種狀態(tài),0 0 0 0,1 0 0 1,0,0 0 0 0,1.同步預(yù)置法,仿 真,例2: 同步預(yù)置法設(shè)計 M=24 計數(shù)器,0 0 0 1,1 0 0 0,0,1 0 0 0,0 0 0 0,（24）10=（11000）2,需 兩 片,初態(tài)為：0000 0001,終態(tài)：00011000,CT74161/CT74163功能擴展, 連接成任意模M 的計數(shù)器,1、同步預(yù)置法,2、反饋清零法,3、多次預(yù)置法,態(tài)序表 N QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1

13、 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0,采用CT74161,0,0 0 0 0,態(tài)序表 N QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1,采用CT74161,例2: 組成模9計數(shù)器,0,0 0 0 0,例2: M=13 計數(shù)器,態(tài)序表 N QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0

14、 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0,采用CT74163,0,0 0 0 0,仿 真,CT74161/CT74163功能擴展, 連接成任意模M 的計數(shù)器,1、同步預(yù)置法,2、反饋清零法,3、多次預(yù)置法,M=10 計數(shù)器,態(tài)序表 N QD QC QB QA 0 0 0 0 0,例1:分析電路功能,2 0 1 0 1 3 0 1 1 0 4 0 1 1 1 5 1 0 0 0,7 1 1 0 1 8 1 1 1 0 9 1 1 1 1,1 0 1 0 0,6

15、 1 1 0 0,三、四位二進(jìn)制可逆計數(shù)器CT74193,輸 入 輸 出 CPU CPD RLD A B C D QAQB QC QD 1 0 000 0 0 A B C D ABCD 1 0 1 加法計數(shù) 1 0 1 減法計數(shù) 1 1 0 1 保持,CT74193功能表,三、四位二進(jìn)制可逆計數(shù)器CT74193,D A:高位低位 CPU ，CPD :雙時鐘輸入 R: 異步清除,高電平有效 LD: 異步預(yù)置,低電平有效 QD QA:高位低位,（一）、邏輯符號,加到最大值時 產(chǎn)生進(jìn)位信號 QCC=0,減到最大值時 產(chǎn)生借位信號 QDD=0, 連接成任意模M 的計數(shù)器,1、接成M16的計數(shù)器,2、接

16、成M16的計數(shù)器,（二）、 CT74193功能擴展,三、四位二進(jìn)制可逆計數(shù)器CT74193,態(tài)序表 N QD QC QB QA 0 0 1 1 0 1 0 1 1 1 2 1 0 0 0 3 1 0 0 1 4 1 0 1 0 5 1 0 1 1 6 1 1 0 0 7 1 1 0 1 8 1 1 1 0 9 1 1 1 1,例1：用CT74193設(shè)計M=9 計數(shù)器,方法一:采用異步預(yù)置、加法計數(shù),1、接成M16的計數(shù)器,0 1 1 0,0 1 1 0,方法二:采用異步預(yù)置、減法計數(shù),態(tài)序表 NQDQCQBQA 01 0 0 1 11 0 0 0 20 1 1 1 30 1 1 0 40 1

17、0 1 50 1 0 0 60 0 1 1 70 0 1 0 80 0 0 1 90 0 0 0,1 0 0 1,1 0 0 1,例1：用CT74193設(shè)計M=9 計數(shù)器,1、接成M16的計數(shù)器, 連接成任意模M 的計數(shù)器,1、接成M16的計數(shù)器,2、接成M16的計數(shù)器,（二）、 CT74193功能擴展,三、四位二進(jìn)制可逆計數(shù)器CT74193,例1:用CT74193設(shè)計M=147 計數(shù)器,方法一:采用異步清零、加法計數(shù),M = (147)10 =(10010011)2 需要兩片CT74193,2、接成M16的計數(shù)器,1 0 0 1,1 1 0 0,0 0 0 0,0 0 0 0,方法二:采用減

18、法計數(shù)異步預(yù)置利用QCB端,M = (147)10 =(10010011)2,1 0 0 1,1 1 0 0,1 1 0 0,1 0 0 1,例1:用CT74193設(shè)計M=147 計數(shù)器,2、接成M16的計數(shù)器,輸 入 輸 出 CP R0（1）R0（2）Sg（1）Sg（2） QA QB QC QD 11 0 0 0 0 0 11 0 0 0 0 0 1 1 1 0 0 1 0 0 計 數(shù) 0 0 0 0 0 0 ,四、異步計數(shù)器CT74290,四、異步計數(shù)器CT74290,(1) 觸發(fā)器A：模2 CPA入QA出 (2) 觸發(fā)器B、C、D：模5異步計數(shù)器 CPB 入QD QB出 CPA、CPB:

19、 時鐘輸入端 R01、R02: 直接清零端 Sg1、Sg2 : 置9端 QD QA:高位低位,（一）、 邏輯符號,1.直接清零：當(dāng)R01=R02=1，Sg1、 Sg2有低電平時， 輸出“0000”狀態(tài)。與CP無關(guān),2.置9：當(dāng)Sg1= Sg2= 1 時， 輸出 1001 狀態(tài),3.計數(shù)：當(dāng)R01、R02及Sg1、Sg2有低電平時，且當(dāng)有CP下降沿時，即可以實現(xiàn)計數(shù),（二）、功能,四、異步計數(shù)器CT74290,在外部將QA和CPB連接 構(gòu)成8421BCD碼計數(shù) CPA入QD QA出,在外部將QD和CPA連接 構(gòu)成5421BCD碼計數(shù) CPB入QA QD QC QB出,例 1：采用CT74290

20、設(shè)計M=6計數(shù)器,方法一：利用R端,M=6 態(tài)序表 NQAQBQCQD 00 0 0 0 11 0 0 0 20 1 0 0 31 1 0 0 40 0 1 0 51 0 1 0 60 1 1 0,0110,0 0 0 0,例 2：采用CT74290 設(shè)計M=7計數(shù)器,M=7 態(tài)序表 NQAQBQC QD 00 0 0 0 11 0 0 0 20 1 0 0 31 1 0 0 40 0 1 0 51 0 1 0 60 1 1 0 71 0 0 1,方法二：利用S 端,1 0 0 1,0 1 1 0,例 3：用CT74290 設(shè)計M=10計數(shù)器,M=10 態(tài)序表 NQAQDQC QB 00 0

21、0 0 10 0 0 1 20 0 1 0 30 0 1 1 40 1 0 0 51 0 0 0 61 0 0 1 71 0 1 0 81 0 1 1 91 1 0 0,要求：采用5421碼計數(shù),例 4：用CT74290 設(shè)計M=88計數(shù)器,方法三：采用兩片CT74290級聯(lián),0,1,移位寄存器,五、寄存器,單向移位寄存器,雙向移位寄存器,（一）、中規(guī)模寄存器CT74175,四個D觸發(fā)器構(gòu)成,2.功能:CT74175真值表 輸入 輸出 R CP D Q 0 1 1 0 0 1 Q0,1.邏輯符號,移位寄存器,假設(shè)4是低位寄存器，1是高位寄存器,由D觸發(fā)器的特性方程可知：,左移寄存器,欲存入數(shù)碼

22、1011，,采用串行輸入，只有一個數(shù)據(jù)輸入端,？,解決的辦法：,在 CP脈沖的作用下 ，依次送入數(shù)碼,左移寄存器：,先送高位，后送低位,右移寄存器：,先送低位，后送高位,由于該電路為一左移寄存器，數(shù)碼輸入順序為：,1,0,1,1,CP,Q4 Q3 Q2 Q1,欲存入數(shù)碼1011即D1D2D3D4= 1011,1,1(D1) ,2,0(D2) 1(D1) ,3,1(D3) 0(D2) 1(D1) ,4,1(D4) 1(D3) 0(D2) 1(D1),CT74195功能表,0 0 0 0 1,（二）、四位單向移位寄存器CT74195,1. 清零：R=0時，輸出為“0000” 2 送數(shù)：R=1，SH

23、/LD=0時，當(dāng)CP 時，執(zhí)行并行送數(shù) 3 右移：R=1，SH/LD=1時，CP 時，執(zhí)行右移： Q0由JK決定, Q0Q1， Q1Q2 ，Q2Q3,（二） 功能,（一）邏輯符號,（二）、四位單向移位寄存器CT74195,輸入,輸出,(三)、四位雙向移位寄存器CT74194,CT74194功能表,注：0-最高位 . 3-最低位,1. 當(dāng)R=0 時，異步清零 2.當(dāng)MAMB時，并行送數(shù) 3. 當(dāng)MAMB時，保持 4. 當(dāng)MA=1，MB=0時，右移且數(shù)據(jù)從DSR 端串行輸入 5. 當(dāng)MA=0 、 MB=1 時，左移且數(shù)據(jù)從DSL 端串行輸入,（二） 功能,（一）邏輯符號,(三)、四位雙向移位寄存器

24、CT74194,四、寄存器的應(yīng)用,（二）、環(huán)形計數(shù)器,（一）、數(shù)據(jù)轉(zhuǎn)換,（三）、扭環(huán)形計數(shù)器,（四）、分頻器,（一）、七位串行并行轉(zhuǎn)換,串行并行,并行串行,四、寄存器的應(yīng)用,（二）、環(huán)形計數(shù)器,（一）、數(shù)據(jù)轉(zhuǎn)換,（三）、扭環(huán)形計數(shù)器,（四）、分頻器,例1：用CT1195構(gòu)成M=4 的環(huán)形計數(shù)器,態(tài)序表 ,注意： 1 電路除了有效計數(shù)循環(huán)外，還有五個無效循環(huán) 2 不能自啟動 3 工作時首先在SH/LD加啟動信號進(jìn)行預(yù)置,環(huán)形計數(shù)器,環(huán)形計數(shù)器設(shè)計,1、連接方法： 將移位寄存器的最后一級輸出Q反饋到第一級的、K輸入端,2、判斷觸發(fā)器個數(shù)： 計數(shù)器的模為(n為移位寄存器的位數(shù)),四、寄存器的應(yīng)用,（

25、二）、環(huán)形計數(shù)器,（一）、數(shù)據(jù)轉(zhuǎn)換,（三）、扭環(huán)形計數(shù)器,（四）、分頻器,注意： 1 電路除了有效計數(shù)循環(huán)外，還有一個無效循環(huán) 2 不能自啟動 3 工作時首先在R加啟動信號進(jìn)行清零,態(tài)序表 Q0 Q1 Q2 Q 3 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1,例1： M=8 的 扭環(huán)形計數(shù)器,扭環(huán)形計數(shù)器設(shè)計,1、連接方法： 將移位寄存器的最后一級輸出Q經(jīng)反相器后反饋到第一級的、K輸入端,2、判斷觸發(fā)器個數(shù)： 計數(shù)器的模為2n (n為移位寄存器的位數(shù)),7.3 常用中規(guī)模信號發(fā)生與變形電路,結(jié)構(gòu)：結(jié)合模擬電路和

26、數(shù)字邏輯電路于一體的中規(guī)模集成電路。 應(yīng)用：多諧振蕩器、施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器。,7.3.1集成定時器555及其應(yīng)用,1、5G555電路結(jié)構(gòu)與邏輯功能,組成：電阻分壓器、電壓比較器、基本觸發(fā)器、放電三極管和輸出緩沖器。電路結(jié)構(gòu)和管腳排列如下圖。,電阻分壓器,由3個阻值均為5k歐的電阻串聯(lián)構(gòu)成分壓器，為電壓比較器cl和c2提供參考電壓。當(dāng)外加控制電壓Vco時，比較器的參考電壓將發(fā)生變化，相應(yīng)電路的閾值、觸發(fā)電平也將隨之改變，并進(jìn)而影響電路的定時參數(shù)。為了防止干擾，當(dāng)不外加控制電壓時，co端一般通過一個小電容(如0.01uF)接地，以旁路高頻干擾。,電壓比較器,電壓比較器c1和c2是兩個結(jié)構(gòu)完

27、全 相同的理想運算放大器。 當(dāng)v+ v-，輸出高電平1信號； 當(dāng)v+ v-，輸出低電平0信號。 C1的v+接VR1， v-接閾值輸入TH， 輸出R的狀態(tài)取決于VTH和VR1的比 較結(jié)果。 當(dāng)VTH VR1，R為1； 當(dāng)VTH VR1，R為0。 C2的v+接V/TR，v-接參考電壓VR2， 輸出S的狀態(tài)取決于V/TR和VR2的比 較結(jié)果。 當(dāng)V/TR VR2 ，S為0； 當(dāng)V/TR VR2 ，S為1。,基本R-S觸發(fā)器,與非門G1、G2構(gòu)成低電平觸 發(fā)基本R-S觸發(fā)器，觸發(fā)器輸 出Q為電路輸出OUT的狀態(tài)。 觸發(fā)器的/Q端控制放電三極 管的導(dǎo)通與截止，當(dāng)外部復(fù)位 信號/RD為0時，可使輸出VO

28、為0，定時器輸出直接復(fù)位。,放電三極管T,D連接上拉電阻接至電源構(gòu)成 反相器： 當(dāng)Q為0，T導(dǎo)通，D為0； 當(dāng)Q為1，T截止，D為1；,輸出緩沖器,提高負(fù)載能力，并隔離負(fù)載對定時器的影響。,(2) 電路功能,5G555的功能表如下表所示：,當(dāng)CO不接控制電壓時，5G555的功能表如下表,2、5G555的應(yīng)用,(1) 用5G555構(gòu)成多諧振蕩器,多諧振蕩器（矩形波發(fā)生器）：兩個暫穩(wěn)態(tài)，電路一旦起振既在兩個暫穩(wěn)態(tài)之間交替變化，輸出矩形波。電路和波形圖如圖所示：,電路構(gòu)成:5G555、電阻R1和R2、C；D端經(jīng)R1接至電源構(gòu)成反相器；R2和C構(gòu)成積分電路。電路工作原理：第一個暫穩(wěn)態(tài)接通電源瞬間，Vc

29、不能突變，VTH2/3Vcc,V/TR1/3Vcc,OUT狀態(tài)為1，/Q為0，T截止，電源經(jīng)R1、R2對C進(jìn)行充電， Vc逐漸增加；第二個暫穩(wěn)態(tài)Vc充電至2/3Vcc，此時OUT為0，/Q為1，T導(dǎo)通，電容經(jīng)R2和T放電，Vc逐漸下降；振蕩Vc下降至1/3Vcc時，OUT由0變回1，T截止，電源經(jīng)R1、R2對C進(jìn)行充電，電路返回第一個暫穩(wěn)態(tài)。,多諧振蕩器,用5G555構(gòu)成多諧振蕩器,輸出脈沖信號參數(shù)計算:充電時常數(shù)放電時常數(shù)矩形波振蕩周期矩形波振蕩頻率矩形波的占空比,思考：如何構(gòu)成占空比可調(diào)的多諧振蕩器？,占空比可調(diào)的多諧振蕩器,電路改進(jìn)如右圖所示：,充電時常數(shù)放電時常數(shù)占空比為,調(diào)節(jié)Rw即可

30、調(diào)節(jié)占空比。,(2) 用5G555構(gòu)成施密特觸發(fā)器,特殊的雙穩(wěn)態(tài)時序電路。特性：施密特觸發(fā)器屬于電平觸發(fā)，對于緩慢變化的信號同樣適用；對于正向和負(fù)向增長的輸入情號，電路有不同的閾值電平。（回差特性或滯后特性）,(2) 用5G555構(gòu)成施密特觸發(fā)器,施密特觸發(fā)器邏輯符號 電壓傳輸特性,正向閾值電平（上限觸發(fā)電平）：V1上升時的閾值電壓VT+ 負(fù)向閾值電平（下限觸發(fā)電平）：V1下降時的閾值電壓VT-,電路工作原理：當(dāng)VI從0開始逐漸升高時，若VI1/3Vcc，則VTHV/TR1/3Vcc，電路輸出為高電乎，若VI處于1/3VccVI2/3Vcc，則VTH2/3Vcc，而V/TR1/3Vcc，電路輸

31、出保持高電平不變，若VI上升到VI2/3Vcc時，則VTH V/TR2/3Vcc，電路輸出為低?？梢婋娐氛蜷撝惦妷簽?/3Vcc。傳輸特性a-b-c-d.,施密特觸發(fā)器電路,電路工作原理：當(dāng)VI從高于2/3Vcc開始逐漸下降時，若VI處于1/3VccVI2/3Vcc 時， VTH2/3Vcc ， V/TR1/3Vcc ，電路輸出保持低電平不變，當(dāng)VI下降到VI 1/3Vcc，則VTHV/TR1/3Vcc，電路輸出為高電平，可見電路的負(fù)向閾值電壓1/3Vcc。傳輸特性d-c-e-f。該電路的回差特性：,典型應(yīng)用：波形變換、脈沖整形、幅值鑒別。波形變換-施密特觸發(fā)器能將正弦波、三角波或任意形狀的

32、模擬信號波形變換成矩形波。,波形變換,施密特觸發(fā)器電路,施密特觸發(fā)器傳輸特性,脈沖整形-經(jīng)傳輸后的矩形脈沖往往由于干擾及傳輸線路的分布電容等因素而使信號發(fā)生畸變，出現(xiàn)前、后沿變壞或信號電平波形上疊加脈動干擾波等現(xiàn)象。用施密特觸發(fā)器，選擇適當(dāng)?shù)幕夭铍妷海纯蓪斎胄盘栒魏筝敵觥?幅值鑒別-施密特觸發(fā)器能在一系列幅值各異的脈沖信號中鑒別出幅值大于VT+的脈沖，并產(chǎn)生對應(yīng)的輸出信號。,脈沖整形,幅值鑒別,(3) 用5G555構(gòu)成單穩(wěn)態(tài)觸發(fā)器,單穩(wěn)態(tài)觸發(fā)器-電路只有一個穩(wěn)態(tài),在外來觸發(fā)脈沖作用下,電路由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài),維持一段時間后,自動回到穩(wěn)態(tài).暫穩(wěn)態(tài)維持時間長短取決于電路自身參數(shù).,工作原理:

33、穩(wěn)態(tài)-暫穩(wěn)態(tài)-穩(wěn)態(tài).穩(wěn)態(tài)-當(dāng)末加觸發(fā)脈沖時，Vi保持高，V/TR1/3Vcc,設(shè)剛接通電源時輸出為高，T截止，電源經(jīng)R和C充電。開始時Vc很小，即VTH2/3Vcc。輸出維持高電平，當(dāng)Vc逐漸上升到大于2/3Vcc時，使輸出Vo變?yōu)榈碗娖?。這時放電三極管T導(dǎo)通，電容c通過T迅速放電，Vc下降，直至Vc0。由于此時VTH2/3Vcc，V/TR1/3Vcc，所以輸出保持低電平不變，即輸出穩(wěn)定在0狀態(tài)，可見，穩(wěn)態(tài)時Vo0，T導(dǎo)通。,單穩(wěn)態(tài)觸發(fā)器電路,單穩(wěn)態(tài)觸發(fā)器電路時序圖,(3) 用5G555構(gòu)成單穩(wěn)態(tài)觸發(fā)器,穩(wěn)態(tài)-當(dāng)從VI輸入一個觸發(fā)脈沖時，VI從1到o的跳變，使V/TR1/3Vcc，此時VTH仍

34、為低(2/3Vcc)t故輸出Vo由0變?yōu)?，電路進(jìn)入暫穩(wěn)戀：Vo1，T管截止，電源經(jīng)R向c充電。 在暫穩(wěn)態(tài)期間，Vi端的觸發(fā)脈沖撇消，使Vi變?yōu)?，即V/TR1/3Vcc，且隨著電源對C的充電，Vc按指數(shù)規(guī)律上升，待Vc上升到大于2/3Vcc時，Vo由1變?yōu)閛暫穩(wěn)態(tài)結(jié)束。此時T導(dǎo)通，電容c迅速放電直至Vc=0，電路自動返回到穩(wěn)態(tài)。脈寬的計算與調(diào)整：脈寬tW:脈寬調(diào)整：調(diào)節(jié)R、C的參數(shù)即可。單穩(wěn)態(tài)觸發(fā)器在數(shù)字系統(tǒng)中的應(yīng)用：脈沖整形、定時和延遲等,單穩(wěn)態(tài)觸發(fā)器電路,單穩(wěn)態(tài)觸發(fā)器電路時序圖,7.3.2 集成D/A轉(zhuǎn)換器,數(shù)/模轉(zhuǎn)換器(D/A):把數(shù)字信號轉(zhuǎn)換成模擬信號的器件.,模/數(shù)轉(zhuǎn)換器(A/D)

35、:把模擬信號轉(zhuǎn)換成數(shù)字信號的器件.,1. D/A轉(zhuǎn)換的基本原理,(1) 轉(zhuǎn)換原理,D/A轉(zhuǎn)換的基本思想:把數(shù)字量的每一位代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量,并把代表各數(shù)字量的模擬量相加,便可得到與數(shù)字量對應(yīng)的模擬量.主要組成部分: 數(shù)字寄存器,模擬電子開關(guān),解碼網(wǎng)絡(luò),求和電路,基準(zhǔn)電壓源.,(2) 轉(zhuǎn)換特性,轉(zhuǎn)換特性:D/A轉(zhuǎn)換器輸入數(shù)字量和模擬量之間的對應(yīng)關(guān)系.,D:數(shù)字量;A:模擬量;K:比例系數(shù).,1. D/A轉(zhuǎn)換的基本原理,如右圖:設(shè)輸出模擬量的滿刻度值為Am,則當(dāng)數(shù)字量為0001，即只有最低有效位(LSB)為1，其余各位為0時，電路輸出最小模擬量 推 廣到一般情況，n位輸入的DA轉(zhuǎn)換

36、器所能轉(zhuǎn)換輸出的最小模擬量,分別從虛線A、B、C、D處向右看的二端網(wǎng)絡(luò)等效電阻都是R。 不論模擬開關(guān)接到運算放大器的反相輸入端（虛地）還是接到地，也就是不論輸入數(shù)字信號是1還是0，各支路的電流不變。,倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器,2. D/A轉(zhuǎn)換器的類型和參數(shù),(1) D/A轉(zhuǎn)換器的類型(參見教材P267）,(2) 主要參數(shù)(參見教材P267-268）,3. 典型芯片,(1) 引腳功能,(2) 電路結(jié)構(gòu)與工作方式,組成:兩個8位數(shù)據(jù)緩沖器，8位D/A轉(zhuǎn)換，3個控制邏輯門，反饋電阻Rf。,控制信號:/CS 片選/WR1 寫入信號1/WR2 寫入信號2ILE 允許輸入鎖存/XFER 傳遞控制,083

37、2的3種工作方式,雙緩沖方式:首先在/CS、ILE和/WR1控制下，將輸入數(shù)據(jù)鎖存到輸入寄存器，然后在/XFER和/WR2控制下將輸入寄存器中的數(shù)據(jù)鎖存到DAC寄存器。單緩沖方式：輸入數(shù)字量只進(jìn)行一次緩沖。具體實現(xiàn)可令兩個寄存器中的一個處于受控狀態(tài)，另一個處于直通狀態(tài)。直通方式：輸入數(shù)字量不進(jìn)行緩沖，直接作用在D/A轉(zhuǎn)換器上。,7.3.3 集成A/D轉(zhuǎn)換器,A/D轉(zhuǎn)換的過程：采樣、保持、量化和編碼。,A/D轉(zhuǎn)換:將模擬量轉(zhuǎn)換成數(shù)字量。,1 A/D轉(zhuǎn)換器的基本原理,模擬電子開關(guān)S在采樣脈沖CPS的控制下重復(fù)接通、斷開的過程。S接通時，ui(t)對C充電，為采樣過程；S斷開時，C上的電壓保持不變，為保持過程。在保持過程中，采樣的模擬電壓經(jīng)數(shù)字化編碼電路轉(zhuǎn)換成一組n位的二進(jìn)制數(shù)輸出。,2 A/D轉(zhuǎn)換器的類型,并行比較型A/D轉(zhuǎn)換器、逐次比較型A/D轉(zhuǎn)換器、雙積分型A/D轉(zhuǎn)換器。以逐次比較型為例講解。,基本原理：轉(zhuǎn)換開始前先將所有寄存器清零。開始轉(zhuǎn)換以后，時鐘脈沖首先將寄存器最高位置成1，使輸出數(shù)字為1000。這個數(shù)碼被D/A轉(zhuǎn)換器轉(zhuǎn)換成相應(yīng)的模擬電壓uo，送到比較器中與ui進(jìn)行比較。若uiuo，說明數(shù)字過大了，故將最高位的1