1、第7章 半導(dǎo)體存儲器,7.1 概述,7.2 只讀存儲器,7.3 隨機(jī)存取存儲器,7.4 存儲器容量的擴(kuò)展,半導(dǎo)體存儲器是一種由半導(dǎo)體器件構(gòu)成的能夠存儲數(shù)據(jù)、運算結(jié)果、操作指令的邏輯部件。,分成TTL和MOS存儲器兩大類。TTL型速度快，MOS型工藝簡單、集成度高、功耗低、成本低等特點。 按存儲信號的原理不同： 分為靜態(tài)存儲器和動態(tài)存儲器兩種。,7.1 概述 7.1.1 半導(dǎo)體存儲器的分類 按制造工藝不同分類：,靜態(tài)存儲器是以觸發(fā)器為基本單元來存儲0和1的，在不失電的情況下，觸發(fā)器狀態(tài)不會改變； 動態(tài)存儲器是用電容存儲電荷的效應(yīng)來存儲二值信號的。電容漏電會導(dǎo)致信息丟失，因此要求定時對電容進(jìn)行充電

2、或放電。 稱為刷新。動態(tài)存儲器都為MOS型。 按存取方式不同 ： 分成只讀存儲器、隨機(jī)存取存儲器。,半導(dǎo)體存儲器有兩個主要技術(shù)指標(biāo)：存儲容量和存取時間。 1、存儲容量： 存儲器中存儲單元個數(shù)叫存儲容量，即存放二進(jìn)制信息的多少。,7.1.2 半導(dǎo)體存儲器技術(shù)指標(biāo),存儲器中二值代碼都是以字的形式出現(xiàn)的。一個字的位數(shù)稱做字長。例如，16位構(gòu)成一個字，該字的字長為16位。一個存儲單元只能存放一位二值代碼，要存儲字長為16的一個字，就需要16個存儲單元。若存儲器能夠存儲1024個字，就得有102416個存儲單元。通常，存儲容量應(yīng)表示為字?jǐn)?shù)乘以位數(shù)。 例如，某存儲器能存儲1024個字 ，每個字4位，那它的

3、存儲容量就為10244=4096，即該存儲器有4096個存儲單元。,存儲器寫入（存）或者讀出（?。r，每次只能寫入或讀出一個字。若字長為8位，每次必須選中8個存儲單元。選中哪些存儲單元，由地址譯碼器的輸出來決定。即由地址碼來決定。 地址碼的位數(shù)n與字?jǐn)?shù)之間存在2n = 字?jǐn)?shù)的關(guān)系。如果某存儲器有十個地址輸入端，那它就能存210=1024個字。,2、存取時間和存取周期 連續(xù)兩次讀（寫）操作間隔的最短時間稱為存取周期。,7.2 只讀存儲器 半導(dǎo)體只讀存儲器(Read-only Memory,簡稱ROM)是只能讀不能寫的存儲器。通常用其存放固定的數(shù)據(jù)和程序，如計算機(jī)系統(tǒng)的引導(dǎo)程序、監(jiān)控程序、函數(shù)表、

4、字符等。 只讀存儲器為非易失性存儲器，去掉電源，所存信息不會丟失。,7.2 只讀存儲器,ROM可分為: 掩膜只讀存儲器（Mask Read Only Memory, 簡稱MROM）、 可編程只讀存儲器(Programmable Read Only Memory，簡稱PROM)， 紫外線可擦除可編程只讀存儲器(Erasable Programmable Read Only Memory，簡稱EPROM)， 電擦除可編程只讀存儲器（Electrically Erasable Programmable Read Only Memory，簡稱EEPROM）， Flash存儲器(也稱快閃存儲器)。,7.

5、2.1掩模只讀存儲器,掩模只讀存儲器是采用掩模工藝制作的，其中的存儲內(nèi)容是已經(jīng)由制造商按照用戶的要求進(jìn)行了專門設(shè)計。因此，掩模ROM在出廠時內(nèi)部存儲的數(shù)據(jù)就已經(jīng)固化好了。掩模ROM的存儲數(shù)據(jù)可永久保存，在批量生產(chǎn)時成本最低。適用于存放固定不變的程序或數(shù)據(jù)。,7.2.1掩模只讀存儲器,圖7-1 ROM結(jié)構(gòu)圖,掩膜ROM由地址譯碼器、存儲矩陣、輸出和控制電路組成，如圖7-1所示。,輸出電路,圖7-2 NMOS掩模ROM。,圖7-2是一個44位的NMOS掩模ROM。 地址譯碼器：有兩根地址輸入線A1和A0，共有4個地址號，每個地址存放一個4位二進(jìn)制信息； 譯碼器輸出線：W0、W1、W2、W3稱為字線

6、，由輸入的地址代碼A1A0確定選中哪條字線。被選中的數(shù)據(jù)經(jīng)過輸出緩沖器輸出。,存儲矩陣：是NMOS管的或門陣列。一個字有4位信息，故有四條數(shù)據(jù)線D0、D1、D2、D3 輸出又稱為位線，它是字位結(jié)構(gòu)。存儲矩陣實際上是一個編碼器，工作時編碼內(nèi)容不變。位線經(jīng)過反相后輸出，即為ROM的輸出端D0、D1、D2、D3。,每根字線和位線的交叉處是一個存儲單元，共有16個單元。交叉處有NMOS管的存儲單元存儲“1”，無NMOS管的存儲單元存儲“0”。 例如，當(dāng)?shù)刂稟1A0=00時，則W0=1（W1、W2、W3均為0），此時選中0號地址使第一行的兩個NMOS管導(dǎo)通，D2=0, D0=0, D3=D1=1，,經(jīng)輸

7、出電路反相后，輸出D3D2D1D0=0101。因此，選中一個地址，該行的存儲內(nèi)容輸出。四個地址存儲的內(nèi)容如表所示。,ROM中的信息表,掩模ROM的編程是設(shè)計者根據(jù)要求確定存儲內(nèi)容，設(shè)計出存儲矩陣，即哪些交叉點（存儲單元）的信息為1，哪些為0。為1的制造管子，為0的不需制造管子，畫出存儲矩陣編碼圖。通常，存儲矩陣中有管子處，用“碼點”表示，由生產(chǎn)廠制作。圖7-2的存儲矩陣簡化編碼圖如圖7-3所示。,位線與字線之間邏輯關(guān)系為： D0=W0+W 1+W3 D1=W1+W3 D2=W0+W2+W3 D3=W1+W3,圖7-3 圖7-2中ROM的點陣圖,存儲矩陣的輸出和輸入是或的關(guān)系，這種存儲矩陣是或矩

8、陣。地址譯碼器的輸出和輸入是與的關(guān)系，因此ROM是一個多輸入變量（地址）和多輸出變量（數(shù)據(jù)）的與或邏輯陣列。,7.2.2 可編程只讀存儲器(PROM) PROM和ROM的區(qū)別在于ROM由廠家編程，PROM由用戶編程。出廠時PROM的內(nèi)容全是0或全是1，使用時，用戶可以根據(jù)需要編好代碼，寫入PROM中。,圖7-4 32字8位熔斷絲結(jié)構(gòu)PROM,這種電路存儲內(nèi)容全部為0。如果想使某單元改寫為1，需要使熔斷絲通過大電流，使它燒斷。一經(jīng)燒斷，再不能恢復(fù)。,圖7-4為一種PROM的結(jié)構(gòu)圖，存儲矩陣的存儲單元由雙極型三極管和熔斷絲組成。存儲容量為328位，存儲矩陣是32行8列，出廠時每個發(fā)射極的熔斷絲都是

9、連通的。,地址譯碼器輸出線為高電平有效，32根字線分別接32行的多發(fā)射極晶體管的基極，地址譯碼受選片信號控制，當(dāng)CS=0時，選中該芯片能夠工作，輸入地址有效，譯碼輸出線中某一根為高電平，選中一個地址。當(dāng)CS= 1時，譯碼輸出全部為低電平，此片存儲單元不工作。,讀寫控制電路供讀出和寫入之用。在寫入時，VCC接+12V電源，某位寫入1時，該數(shù)據(jù)線為1，寫入回路中的穩(wěn)壓管DW擊穿，T2導(dǎo)通，選中單元的熔斷絲通過足夠大的電流而燒斷；若輸入數(shù)據(jù)為0，寫入電路中相對應(yīng)的T2管不導(dǎo)通，該位對應(yīng)的熔斷絲仍為連通狀態(tài)，存儲的0信息不變。讀出時，VCC接+5V電源，低于穩(wěn)壓管的擊穿電壓，所有T2管都截止，如被選中

10、的某位熔斷絲是連通的，T1管導(dǎo)通，輸出為0；如果熔斷絲是斷開的，T1截止，讀出1信號。,7.2.3 可擦可編程只讀存儲器(EPROM) 可擦除可編程存儲器又可以分為： 光可擦除可編程存儲器 電可擦除可編程存儲器E2PROM 快閃存儲器(Flash Memory)等。,1 光可擦除可編程存儲器EPROM 光可擦除可編程存儲器EPROM是采用浮柵技術(shù)生產(chǎn)的可編程存儲器，它的存儲單元多采用N溝道疊柵MOS管，簡稱SIMOS管，其結(jié)構(gòu)及符號如圖7-5所示。它是一個N溝道增強(qiáng)型的MOS管，有兩個重疊的柵極：控制柵和沒有外引線的浮置柵。,圖7-5 SIMOS管的結(jié)構(gòu)和符號,當(dāng)浮置柵上沒有電荷時，給控制柵加

11、上控制電壓，MOS管導(dǎo)通；而當(dāng)浮置柵上帶有負(fù)電荷時，則襯底表面感應(yīng)的是正電荷，這使得MOS管的開啟電壓變高，如果給控制柵加上同樣的控制電壓，MOS管仍處于截止?fàn)顟B(tài)。 SIMOS可以利用浮置柵是否累積負(fù)電荷來存儲二值數(shù)據(jù)。,在寫入數(shù)據(jù)時，浮置柵是不帶電的，要是浮置柵帶負(fù)電荷，必須在SIMOS管的漏、柵極加上足夠高的電壓（如25V），使漏極及襯底之間的PN結(jié)反向擊穿，產(chǎn)生大量的高能電子。這些電子穿過很薄的氧化絕緣層堆積在浮置柵，從而使浮置柵帶有負(fù)電荷。,當(dāng)移去外加電壓后，浮柵上的電子沒有放電回路，能夠長期保存。當(dāng)用紫外線或X射線照射時，浮柵上的電子形成光電流而泄放，恢復(fù)寫入前的狀態(tài)。照射一般需要1

12、5到20 分鐘。為便于照射擦除，芯片的封裝外殼裝有透明的石英蓋板。,常用的EPROM有美國Intel公司的2716（2K8位）、2732（4K8位）、2764（8K8位）和27128（16K8位）。 圖7-6(b)為2716的引腳排列。2716有24個引腳，內(nèi)部有行、列譯碼，地址輸入端11個A0A10；數(shù)據(jù)輸出端8個O0O7為雙向三態(tài)，編程時作為輸入，為寫入數(shù)據(jù)的輸入端，正常工作時為輸出端，可直接與數(shù)據(jù)總線相接；有兩種電源輸入端，VCC接5V，VPP正常讀出時接5V，編程寫入時接25V；CS端為允許輸出控制端（片選控制端），低電平時允許讀出，高電平時編程或使輸出呈高阻狀態(tài)；PD/PGM為低功耗

13、編程控制端。,2、E2PROM 采用了一種叫做Flotox（Floating Gate Tunnel Oxide）的浮柵隧道氧化層的MOS管。Flotox管與SIMOS管相似,它也屬于N溝道增強(qiáng)型的MOS管,并且有兩個柵極控制柵Gc和浮置柵Gf，其結(jié)構(gòu)及符號如圖7-6所示。,圖7-7 Flotox管結(jié)構(gòu)及符號,Flotox管的浮置柵與漏區(qū)之間有一個氧化層極薄的隧道區(qū)。當(dāng)隧道區(qū)的電場強(qiáng)度大到一定程度時,便在漏區(qū)和浮置柵之間出現(xiàn)導(dǎo)電隧道,電子可以雙向通過,形成電流。這種現(xiàn)象稱為隧道效應(yīng)。 加到控制柵Gc和漏極D上的電壓是通過浮置柵一漏極間的電容和浮置柵一控制柵間的電容分壓加到隧道區(qū)上的。 為了使加

14、到隧道區(qū)上的電壓盡量大,需要盡可能減小浮置柵和漏區(qū)間的電容,因而要求把隧道區(qū)的面積做得非常小。,為了提高擦、寫的可靠性,并保護(hù)隧道區(qū)超薄氧化層,在E2PROM的存儲單元中除Flotox管以外還附加了一個選通管,如圖7-8, T2為普通的N溝道增強(qiáng)型MOS管(也稱選通管)。根據(jù)浮置柵上是否充有負(fù)電荷來區(qū)分單元的1或0狀態(tài)。由于存儲單元用了兩只MOS管。限制了E2PROM集成度的提高。,圖7-8 EEPROM存儲單元,Intel 公司的2864是8KX8的EEPROM，它的引腳如圖7-9所示。它有13個地址輸入引腳和8個數(shù)據(jù)I/O引腳。三個控制輸入決定其工作模式。CE為高電平時，工作在低功耗的等待

15、模式，此時存儲單元都不工作，數(shù)據(jù)管腳處于高阻狀態(tài)。 在讀取存儲單元的內(nèi)容時，將正確的地址放到地址引腳上，把CE置為低電平，輸出使能引腳OE也置為低電平，使輸出數(shù)據(jù)緩沖器處于工作狀態(tài)。在進(jìn)行讀操作時，寫使能引腳WE要置為高電平。 在對某個存儲單元進(jìn)行寫入操作時，將OE始終置為高電平，這樣輸出緩沖器被關(guān)閉，可以將要寫入的數(shù)據(jù)放到I/O引腳。首先將正確的地址放到地址引腳上，把CE和WE置為低電平，將數(shù)據(jù)送到I/O引腳，把CE和WE置為高電平，數(shù)據(jù)被鎖存在觸發(fā)式的緩沖存儲器中。當(dāng)選定的地址單元擦除完成后，將數(shù)據(jù)從緩沖器傳到EEPROM陣列，并存儲到指定單元；其擦除和寫入操作一般需要5ms。,圖7-9

16、2864 EEPROM的引腳圖,因為EEPROM內(nèi)部存儲數(shù)據(jù)的過程很慢，所以數(shù)據(jù)傳輸操作的速度也可以慢一些。因此，將EEPROM器件采用8引腳封裝，可以與2線或3線的串行總線連接。例如，目前經(jīng)常使用的93C46就是串行3線的EEPROM，其引腳排列如圖7-10所示。,圖7-10 串行3線的EEPROM 93C46,3快閃存儲器(Flash Memory) 快閃存儲器吸收了EPROM結(jié)構(gòu)簡單、編程可靠的優(yōu)點，又保留了EEPROM用隧道效應(yīng)擦除的快捷特性，而且集成度可以作得很高。圖7-11是快閃存儲器采用的疊柵MOS管的結(jié)構(gòu)示意圖及符號。其結(jié)構(gòu)與SIMOS管相似,二者區(qū)別在于快閃存儲器中MOS管浮

17、置柵與襯底間氧化層的厚度不到SIMOS管中的一半。,圖7-11 快閃存儲器中的MOS管結(jié)構(gòu)示意圖及符號,而且浮置柵一源區(qū)間的電容要比浮置柵一控制柵間的電容小得多。當(dāng)控制柵和源極間加上電壓時,大部分電壓都將降在浮置柵與源極之間的電容上?？扉W存儲器的存儲單元就是用這樣一只單管組成的。,圖7-12是Intel公司的28F256A（32KX8） CMOS快閃存儲器芯片的引腳圖。28F256A有15條地址線，8條數(shù)據(jù)線，3條控制線，2條電源線。VCC是邏輯電路電源，VPP是擦除和編程的供電電源，一般為12V。新型的閃存芯片內(nèi)部產(chǎn)生VPP，外部只需一個VCC電源供電。,圖7-12 28F256A 快閃存儲

18、器芯片的引腳圖,圖7-13是Atmel公司的AT29C256（32KX8）CMOS快閃存儲器芯片，AT29C256不需要高輸入編程電壓，只需單5V的工作電壓。AT29C256的訪問存取時間是70ns，功耗是275mW。,圖7-13 AT29C256引腳圖,7.3 隨機(jī)存取存儲器,隨機(jī)存取存儲器RAM（Random Access Memory）可隨時從任一指定地址存入（寫入）或取出（讀出）信息。RAM分為靜態(tài)RAM和動態(tài)RAM；靜態(tài)RAM又分為雙極型和MOS型。,7.3.1 靜態(tài)隨機(jī)存儲器SRAM 1. SRAM結(jié)構(gòu)和工作原理 SRAM由存儲矩陣、地址譯碼器和讀/寫控制電路三部分電路組成，其結(jié)構(gòu)

19、框圖如圖7-14所示。在SRAM中，存儲矩陣由許多存儲單元構(gòu)成，這些存儲單元按行、列有規(guī)律排列，構(gòu)成陣列。在存儲矩陣中，每個存儲單元能存儲1位二值數(shù)據(jù)信息(1或0)，在地址譯碼器和讀/寫控制電路的控制下，既可以向存儲單元寫入1或0，又可以將存儲單元中的數(shù)據(jù)讀出。,圖7-14 SRAM的結(jié)構(gòu)框圖,1. SRAM結(jié)構(gòu)和工作原理 地址譯碼器分成行地址譯碼器和列地址譯碼器兩部分。行地址譯碼器將輸入地址代碼的若干位譯成某一條字線的輸出高、低電平信號，從存儲矩陣中選中一行存儲單元；列地址譯碼器將輸入地址代碼的其余幾位譯成某一條輸出線上的高、低電平信號，從字線選中的一行存儲單元中再選1位（或幾位），使這些被

20、選中的單元在讀/寫控制電路的控制下與輸入/輸出端接通，實現(xiàn)對這些單元的讀或?qū)懖僮鳌?圖7-14 SRAM的結(jié)構(gòu)框圖,7.3.1 靜態(tài)隨機(jī)存儲器SRAM,1. SRAM結(jié)構(gòu)和工作原理 讀/寫控制電路用于對存儲單元的讀/寫操作進(jìn)行控制。當(dāng)讀/寫控制信號R/W=1時，執(zhí)行讀操作，將存儲單元里的數(shù)據(jù)送到輸入/輸出端。當(dāng)讀/寫控制信號R/W=0時，執(zhí)行寫操作，將輸入/輸出端上的數(shù)據(jù)寫入到存儲單元中。 讀/寫控制電路中的CS是片選輸入控制端。當(dāng)CS=0時，SRAM可以進(jìn)行正常的讀/寫操作；當(dāng)CS=1時，所有的輸入/輸出端均為高阻態(tài)，對SRAM不可以進(jìn)行讀/寫操作。,圖7-14 SRAM的結(jié)構(gòu)框圖,7.3.

21、1 靜態(tài)隨機(jī)存儲器SRAM,7.3.1 靜態(tài)隨機(jī)存儲器SRAM 2. 雙極型SRAM存儲單元 圖7-15是射極讀寫存儲單元電路，圖中T1、T2為多發(fā)射極晶體管，與R1、R2構(gòu)成觸發(fā)器。一對發(fā)射極與行地址譯碼器的輸出線（字線）Z信號相接；另一對發(fā)射極接到互補(bǔ)的數(shù)據(jù)線（位線）D和D，再轉(zhuǎn)接到讀寫電路。,圖7-15 雙極型SRAM的存儲單元,保持狀態(tài) ：字線Z為低電平，小于0.3V，位線 D和D為1.4V或0.7V左右。 讀出：字線為+3V，導(dǎo)通管發(fā)射極電流從位線流出。檢測一根位線上是否有電流，可讀出存儲單元的狀態(tài)。 寫入：字線為+3V，寫入1時，1信號經(jīng)寫入放大器后給出D=1， D =0信號，使T

22、1止，T2通，觸發(fā)器置1。,圖7-15 雙極型SRAM的存儲單元,雙極型RAM的優(yōu)點是速度快，但功耗大，集成度不高，大容量RAM一般都是MOS型的。存儲單元有六管CMOS或六管NMOS組成，如圖7-16所示。T1、T2、T3、T4構(gòu)成基本RS觸發(fā)器，T5、T6為門控管，由行譯碼器輸出控制其導(dǎo)通或截止。當(dāng)Xi為1時，T5、T6導(dǎo)通，觸發(fā)器輸出與位線連接；當(dāng)Xi 為0時，T5、T6截止，觸發(fā)器輸出與位線斷開。,3. MOS型SRAM的存儲單元,圖7-16 6管NMOS靜態(tài)存儲單元,2.MOS型SRAM的存儲單元,T7、T8是門控管，由列譯碼器輸出控制其導(dǎo)通或截止，每一列的位線接若干個存儲單元，通過

23、門控管T7、T8和數(shù)據(jù)線相連。當(dāng)Yj=1時，T7、T8導(dǎo)通，位線和數(shù)據(jù)線接通；Yj=0時，位線與數(shù)據(jù)線斷開。T7、T8是數(shù)據(jù)存入或讀出存儲內(nèi)容的控制通道。,3. MOS型SRAM的存儲單元,4. SRAM芯片舉例,圖7-17是Intel公司的MOS型SRAM 2114（10244位）的結(jié)構(gòu)圖，圖7-17是2114的引腳圖。采用X、Y雙向譯碼方式，4096個存儲單元排列成64行64列矩陣，64列中每四列為一組，分別由16根Y譯碼輸出線控制，即每一根譯碼輸出線控制存儲矩陣中四列的數(shù)據(jù)輸入、輸出通路，讀寫操作在R/W（讀/寫信號）和CS（選片信號）的控制下進(jìn)行。當(dāng)CS=0且R/W =1時，實現(xiàn)讀出操

24、作，當(dāng)CS =0且R/W=0時執(zhí)行寫操作。,圖7-17 2114 SRAM存儲器結(jié)構(gòu)圖,圖7-19是6264（8KX8）SRAM的引腳圖，它有28個引腳，使用5V電源供電，其操作方式如表7-3所示。6264有13條地址線，尋址范圍是8K；D7-D0為8位數(shù)據(jù)輸入/輸出線，可與CPU的數(shù)據(jù)總線連接；CS1和CS2為片選信號線，CS1低有效，CS2高有效；WE為寫允許信號線，用來控制存儲器的寫入操作；OE為讀允許信號線，用來控制存儲器的讀出操作。,圖7-19 SRAM 6264引腳圖,7.3. 2 動態(tài)隨機(jī)存儲器DRAM 動態(tài)RAM與靜態(tài)RAM的區(qū)別在于：信息的存儲單元是由門控管和電容組成。用電容

25、上是否存儲電荷表示存1或存0。為防止因電荷泄漏而丟失信息，需要周期性地對這種存儲器的內(nèi)容進(jìn)行重寫，稱為刷新。動態(tài)MOS存儲單元電路主要是三管和單管結(jié)構(gòu)。,因為CBCS，所以讀出電壓比VS小得多，而且每讀一次，CS上電荷要少很多，造成破壞性讀出。所以通常要求將讀出的數(shù)據(jù)重新寫入原單元。,1.DRAM的存儲單元,圖7-20單管DRAM的存儲單元,單管電路的結(jié)構(gòu)簡單，但需要使用較靈敏的讀出放大器，而且每次讀出后必須刷新，因而外圍控制電路比較復(fù)雜。,動態(tài)存儲單元的電路結(jié)構(gòu)比靜態(tài)存儲單元的結(jié)構(gòu)簡單，所以可達(dá)到很高的集成度。但不如靜態(tài)存儲器使用方便，速度也比靜態(tài)存儲器慢得多。,2. DRAM芯片舉例,圖7

26、-21是單管DRAM 2116（16KX1）芯片的結(jié)構(gòu)圖，它共有16個引腳,其中A0A6為地址輸入線；而2116的容量為16K，需要14條地址線，為此2116采用了地址線分時復(fù)用技術(shù)，14位地址碼分行、列兩部分，分兩次由7條地址線與芯片相連。,圖7-21 2116 DRAM芯片的結(jié)構(gòu)圖,7. 4 存儲器容量的擴(kuò)展 存儲器的種類很多，存儲容量有大有小。當(dāng)一片存儲器不能滿足存儲容量需要時，就需要將若干片存儲器組合起來，構(gòu)成滿足存儲容量要求的存儲器。 RAM的擴(kuò)展分為： 位擴(kuò)展 字?jǐn)U展,字?jǐn)?shù)滿足要求，而位數(shù)不夠時，應(yīng)采用位擴(kuò)展。 實現(xiàn)位擴(kuò)展的原則是： 多個單片RAM的I/O端并行輸出。 多個RAM的CS接到一起，作為RAM的片選端（同時被選中）； 地址端對應(yīng)接到一起，作為RAM的地址輸入端。 多個單片RAM的R/W端接到一起，作為RAM的讀/寫控制端；,1. 位擴(kuò)展,圖7-23是用4片2561位的RAM擴(kuò)展成2564位的RAM的接線圖。,圖7-23 RAM位擴(kuò)展接線圖,2.字?jǐn)U展 在RAM的數(shù)據(jù)位的位數(shù)足夠，而字?jǐn)?shù)達(dá)不到要求時，需要進(jìn)行字?jǐn)U展。字?jǐn)?shù)增加，地址線數(shù)就得相應(yīng)增加。 例如，用字?jǐn)U展方式將4片2568位的RAM接成一個10248位RAM。 實現(xiàn)字?jǐn)U展的原則是： 多個單片RAM的數(shù)據(jù)線并接，作為存儲器的數(shù)據(jù)線（不