1、第三章存儲及其配置設(shè)置修正，在現(xiàn)代計(jì)算機(jī)中，存儲位于全機(jī)中心，3.1概要、存儲、復(fù)習(xí)：存儲各概念之間的關(guān)系1字節(jié)(Byte )為8位2字節(jié)或1字(word) 4字節(jié)或1雙字(Dword ) 1K容量是1024單元1M=1024K=1024*1024單元114.存取時(shí)間3內(nèi)存周期4可靠性5功耗和集成級別6 ) 7訪問寬度2 .存儲器分類3360，1 .按存儲介質(zhì)劃分的半導(dǎo)體存儲器：由半導(dǎo)體器件構(gòu)成的存儲器。 磁表面存儲器：由磁性材料制成的存儲器。 2 .不同存儲方式的隨機(jī)存儲器：與存儲單元的物理位置無關(guān)，任何存儲單元的內(nèi)容都可以隨機(jī)存取。 順序存儲器：只能按某種順序訪問，訪問時(shí)間與存儲單元的物理

2、位置有關(guān)。 3 .內(nèi)存的每個(gè)讀寫功能只讀存儲器(ROM ) :存儲的內(nèi)容是固定的，只讀不能寫入的半導(dǎo)體存儲器。 隨機(jī)讀寫存儲器(RAM ) :可讀寫的半導(dǎo)體存儲器。 4 .信息可保存性別中非永久性記憶的內(nèi)存：切斷電源后消失信息的內(nèi)存。 永久記憶性內(nèi)存：即使切斷電源也能保存信息的內(nèi)存。 5 .按照在計(jì)算機(jī)系統(tǒng)中的作用，存儲器根據(jù)在計(jì)算機(jī)系統(tǒng)中發(fā)揮的作用，分為：主存儲器、輔助存儲器、高速緩沖存儲器、控制存儲器等。 另外，半導(dǎo)體存儲器、存儲棒：由于動(dòng)態(tài)RAM的集成度高且便宜，所以微機(jī)系統(tǒng)中使用的動(dòng)態(tài)RAM內(nèi)置于條紋狀的印刷基板內(nèi)。 系統(tǒng)配備動(dòng)態(tài)RAM刷新控制電路，不斷“播放”保存的信息。 1. RA

3、M :隨機(jī)存儲器是“存儲器”的重要構(gòu)成要素，通過CPU執(zhí)行指令，可以進(jìn)行“讀取”、“寫入”操作。 靜態(tài)RAM :集成度低，信息穩(wěn)定，讀寫速度快。 動(dòng)態(tài)RAM :存在集成度高、容量大、信息記憶不穩(wěn)定、只能保持?jǐn)?shù)毫秒的缺點(diǎn)，為此必須繼續(xù)進(jìn)行“信息再生”或“刷新”操作。 2.ROM:只讀內(nèi)存，保存的信息是只讀的，不可寫入。 4 .高速緩沖存儲器Cache: Cache位于CPU和主內(nèi)存之間，由高速靜態(tài)RAM構(gòu)成。 容量小，是為了提高單元整體的運(yùn)行速度而設(shè)置的，應(yīng)用程序無法訪問Cache，CPU內(nèi)部也有Cache。 3.ROM/EPROM在微機(jī)系統(tǒng)上的應(yīng)用：存儲“基本輸入輸出系統(tǒng)程序”(簡稱BIOS

4、)。 BIOS是計(jì)算機(jī)最底層的系統(tǒng)管理程序，操作系統(tǒng)和用戶程序都可以調(diào)用。 5 .什么是閃存、閃存？ 閃存閃存是一種高密度非易失性讀取/寫入半導(dǎo)體存儲器，突破了傳統(tǒng)的內(nèi)存系統(tǒng)，改善了現(xiàn)有內(nèi)存的特性。 特征：固有的非易失性(2)廉價(jià)的高密度(3)可以直接執(zhí)行的(4)固體性能、閃存的工作原理、電擦除和再編程能力閃存是EPROM功能加上電路的電擦除和再編程能力。 28F256A引入了實(shí)現(xiàn)該功能的指令寄存器。 (1)保證TTL電平的控制信號輸入，(2)在擦除和編程中穩(wěn)定地供電(最大化與EPROM的兼容性)。 采用并行操作方式的雙端口存儲器，芯片技術(shù)研究開發(fā)了高性能芯片技術(shù)，如dramfpmdedoed

5、ramcdramsdramrambusdram。6、采用并行主存儲器，提高讀取并行性多模塊交叉存儲器，主存儲器采用更高速的技術(shù)，縮短存儲器的讀取時(shí)間相關(guān)存儲器，(2)結(jié)構(gòu)技術(shù)，由于CPU和主存儲器在速度上不一致，限制了高速校正運(yùn)算。 可采取特殊措施來加速CPU與存儲器之間的有效傳送，以防止CPU在完成存儲器的讀寫之前無法做出任何事情。 1 .存儲體的一個(gè)基本存儲電路中只能存儲一個(gè)二進(jìn)制位。 存儲體是有規(guī)律地組織基本的存儲電路。 庫還有不同的組織形態(tài)：將各字的同一位組織成一個(gè)芯片。 例如： 8118 16K*1(DRAM )將各字的4比特組織成一個(gè)芯片。 示例： 2114 1K*4 (SRAM

6、)將每個(gè)字的8比特組織成一個(gè)芯片。 2 .外圍電路為了區(qū)分不同的存儲單元，對各自不同的地址賦予編號，并且利用地址編號選擇不同的存儲單元。 于是，電路需要地址解碼器、I/O電路、芯片選擇控制端子CS、輸出緩沖器等外圍電路、3 .存儲器(芯片)結(jié)構(gòu)和存儲器原理，因此存儲器(芯片)=存儲體外圍電路、3 .存儲器原理、小圓點(diǎn)：根據(jù)該數(shù)據(jù)數(shù)據(jù)總線將其中的數(shù)據(jù)應(yīng)用于CPU、4 .地址解碼、單解碼方式應(yīng)用于小容量存儲器，解碼器只有1個(gè)。 通過將雙解碼方式的地址解碼器分為2個(gè)，能夠減少選擇線的數(shù)量。 例如1024 * 1的存儲器，5 .驅(qū)動(dòng)器雙解碼結(jié)構(gòu)中，解碼器輸出后加上驅(qū)動(dòng)器，驅(qū)動(dòng)各x方向選擇線上的所有存儲

7、單元電路。 6. I/O電路位于數(shù)據(jù)總線與選定單元之間，控制選定單元的讀取或?qū)懭?，并放大信息?7 .在片選擇地址選擇時(shí)，首先選擇片，僅在片選擇信號有效的情況下，與該片連接的地址線才有效。 8 .輸出驅(qū)動(dòng)電路多需要并行使用多個(gè)芯片的數(shù)據(jù)線來擴(kuò)展存儲器的容量，并且存儲器的讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)設(shè)置在雙向數(shù)據(jù)總線上。 這將使用三狀態(tài)輸出緩沖區(qū)。 8 .實(shí)際的靜態(tài)RAM示例英特爾2114內(nèi)存芯片，1024 * 4內(nèi)存4096個(gè)基本內(nèi)存單元，64 * 64矩陣，并且需要10個(gè)地址線地址。 x解碼器輸出64條選擇線，分別輸出1-64行，y解碼器輸出16條選擇線，分別選擇控制1-16列的各列的位線控制柵極。

8、16M容量的內(nèi)存地址范圍： 00000hffffh由24條地址線提供地址代碼。 1M容量的內(nèi)存地址范圍： 00000HFFFFFH由20條地址線提供地址代碼。 4 .存儲器的讀/寫操作：系統(tǒng)為每單元設(shè)置地址，地址代碼寫為二進(jìn)制數(shù)，習(xí)慣性地寫為十六進(jìn)制數(shù)。 1、存儲容量由地址線“寬度”決定：4G容量的存儲器地址范圍： 0000，0000 h ffff、FFFFH從32條地址線提供地址碼。 例：電容8KB(213B )的存儲地址范圍： 0000H1FFFH，由13條地址線供給地址。 2 .存儲器讀取和寫入圖像：存儲器讀取過程和一些存儲單元的內(nèi)容被傳送到CPU數(shù)據(jù)線。 CPU通過地址線發(fā)出地址，用地

9、址解碼器翻譯地址，選擇某存儲單元，CPU輸出存儲器讀出命令、89H、存儲器讀出命令、1001000110100、寫入存儲器進(jìn)程、0000H 、3.2微機(jī)系統(tǒng)中的內(nèi)存組織、現(xiàn)代計(jì)算機(jī)中的內(nèi)存位于全機(jī)的中心，容量大、速度快、成本低是為了解決三者之間的矛盾，目前采用多級內(nèi)存架構(gòu)。對存儲器的要求是存儲器的用途和特征、存儲器的基本組織、(1)與CPU的連接主要是地址線、控制線、數(shù)據(jù)線的連接。 (2)多個(gè)芯片連接設(shè)定修正的存儲器容量與實(shí)際提供的存儲器不一致的情況較多。 實(shí)際使用時(shí)，需要進(jìn)行字和位擴(kuò)展(多芯片連接)，構(gòu)成必要的實(shí)際內(nèi)存。 例如，內(nèi)存容量為8K8，選擇2114芯片(1K 4)時(shí)，需要擴(kuò)展位，只

10、需增大字長，內(nèi)存的字?jǐn)?shù)與內(nèi)存芯片的字?jǐn)?shù)一致，不能成為電影，2:4、1K8、1K8、1K8、1K8、1K8、1K8 由1k 4的存儲器芯片2114構(gòu)成的2k 8的存儲器、字位同時(shí)擴(kuò)展法，例如1K8位的SRAM有多張(2)此存儲器所需的地址位是多少位？ (3)描繪該存儲器與CPU連接的結(jié)構(gòu)圖，假設(shè)CPU的接口信號有地址信號、數(shù)據(jù)信號、控制信號MREQ和R/W#。 (4)給出地址解碼器的邏輯表達(dá)式。 ramsel3=A11*A10*MREQ，解： (4K/1K=4需要4枚SRAM芯片。 (2)需要存儲器容量4KB、12條地址線(3)解碼器的輸出信號邏輯式例如設(shè)置多片256K8位的SRAM芯片，(1)

11、用字?jǐn)U展方法構(gòu)成2048KB的存儲器需要多少片SRAM芯片(2)該存儲器所需的地址(3)假設(shè)該存儲器與CPU連接而構(gòu)成圖，CPU的接口信號包括地址信號、數(shù)據(jù)信號、控制信號MREQ#和R/W#。 解： (1)此內(nèi)存需要2048K/256K=8片SRAM芯片。 (221=2048K，因?yàn)槭褂酶?位作為芯片選擇，使用低18位作為各存儲器芯片的地址輸入，所以需要21條地址線。 (3)該存儲器與CPU連接：2 .存儲器的例子，CPU的地址總線為16條(A15A0，A0為下位)； 雙向數(shù)據(jù)總線為8條(D7D0)，控制總線上有關(guān)主存儲的信號為MREQ、R/W。 主存儲地址空間的分配，08191是系統(tǒng)程序區(qū)域

12、，只讀存儲器芯片組成的819232767是用戶程序區(qū)域。最后(最大地址)的2K地址空間是系統(tǒng)程序工作區(qū)。 以往為EPROM:8K8位(控制端僅限CS )； SRAM:16K1比特、2K8比特、4K8比特、8K8比特.解： (1)主存儲地址空間分布如圖所示。16條地址線地址64K 0000 FFFFH(65535 )、EPROM:8K8位SRAM:16K1位、2K8位、4K8位、8K8位、(2)連接電路， 片上地址：8K芯片內(nèi)的13個(gè)A12A0 2K芯片內(nèi)的11個(gè)A10A0芯片間地址：前32ka15a14a130000100101最后2k1加上a12a11、5、IBM PC/XT的內(nèi)存主板上的RAM 256K 保留(包括視圖) RAM 128K、擴(kuò)展ROM 198K、16K (可在系統(tǒng)主板上擴(kuò)展)、基于8K的ROM 40K、(1)存儲空間分配。 00000 h3ffffh 40000 h9ffffha 0000 hbf ffhc 0000 HF 6000 hfe 000 HF ffffh，RAM 640K，保留128K，ROM 128K，圖形上的顯示緩沖器彩色