1、可編程ASIC設(shè)計,設(shè)計流程 學(xué)時分配：2,實例：智能燒烤機,沙河一號智能燒烤機,現(xiàn)代IC設(shè)計層次,現(xiàn)代IC設(shè)計層次,設(shè)計層次(1),系統(tǒng)級,數(shù)據(jù)采集,信號轉(zhuǎn)換,預(yù)處理,火候控制,意外處理,LCD顯示控制,調(diào)料控制,機械控制,中心主控,數(shù)據(jù)存儲,鍵盤控制,現(xiàn)代IC設(shè)計層次,設(shè)計層次(2),算法級（溫度控制）,熄火,升溫,等待,降溫,喂狗,溫度到達門限,溫度到達門限,階段切換,熟了,焦了,新任務(wù),現(xiàn)代IC設(shè)計層次,設(shè)計層次(3),寄存器級(數(shù)字信號處理),寄存器,MUX,選擇,時鐘,時鐘,寄存器,寄存器,時鐘,現(xiàn)代IC設(shè)計層次,設(shè)計層次(4),邏輯門級(RS觸發(fā)器),S,R,Q,Q,現(xiàn)代IC設(shè)計

2、層次,設(shè)計層次(5),電路級(CMOS反向器),現(xiàn)代IC設(shè)計層次,現(xiàn)代IC設(shè)計層次,“自底向上”與“自頂向下”,系統(tǒng)級,算法級,寄存器級,邏輯門級,電路級，版圖級,傳統(tǒng)：自底向上,現(xiàn)代：自頂向下,ASIC半定制與全定制（1）,半定制集成電路設(shè)計方法： 設(shè)計者可以只完成硬件的邏輯門級結(jié)構(gòu)描述，然后由集成電路制造者用門陣列或者標(biāo)準(zhǔn)單元方法將邏輯門級結(jié)構(gòu)映射到版圖，最后制造集成電路。 全定制集成電路設(shè)計方法： 設(shè)計者自行設(shè)計出集成電路的掩膜版圖，由集成電路制造者根據(jù)版圖數(shù)據(jù)制造集成電路。,ASIC半定制與全定制（2）,半定制,全定制,可編程ASIC,包括CPLD，F(xiàn)PGA等。 常用于電子系統(tǒng)的可編程

3、設(shè)計，以及IC設(shè)計的驗證。 為半定制的數(shù)字系統(tǒng)設(shè)計提供了便利，極大降低了設(shè)計成本和風(fēng)險。,注意,以下將采用“數(shù)字集成系統(tǒng)”統(tǒng)稱“ASIC”與“可編程ASIC”。,數(shù)字集成系統(tǒng)設(shè)計與綜合(1),集成電路設(shè)計過程：,硬件的高層次抽象描述,硬件的低層次物理描述,把硬件的一種描述形式轉(zhuǎn)換成另一種描述形式,采用手工方式,采用自動化的計算機輔助設(shè)計工具,設(shè)計,綜合,數(shù)字集成系統(tǒng)設(shè)計與綜合(2),設(shè)計層次,行為域,結(jié)構(gòu)域,系統(tǒng)級,算法級,自然語言描述,算法描述,自然語言綜合(設(shè)計),數(shù)字集成系統(tǒng)設(shè)計與綜合(2),設(shè)計層次,行為域,結(jié)構(gòu)域,系統(tǒng)級,算法級,自然語言描述,算法描述,自然語言綜合(設(shè)計),寄存器級

4、,數(shù)據(jù)流圖描述,算法綜合(設(shè)計),數(shù)字集成系統(tǒng)設(shè)計與綜合(2),設(shè)計層次,行為域,結(jié)構(gòu)域,系統(tǒng)級,算法級,自然語言描述,算法描述,自然語言綜合(設(shè)計),寄存器級,數(shù)據(jù)流圖描述,算法綜合(設(shè)計),門級,邏輯圖描述,邏輯綜合(設(shè)計),數(shù)字集成系統(tǒng)設(shè)計與綜合(2),設(shè)計層次,行為域,結(jié)構(gòu)域,系統(tǒng)級,算法級,自然語言描述,算法描述,自然語言綜合(設(shè)計),寄存器級,數(shù)據(jù)流圖描述,算法綜合(設(shè)計),門級,版圖級,邏輯圖描述,幾何圖形描述,邏輯綜合(設(shè)計),版圖綜合(設(shè)計),數(shù)字集成系統(tǒng)設(shè)計與綜合(2),設(shè)計層次,行為域,結(jié)構(gòu)域,系統(tǒng)級,算法級,自然語言描述,算法描述,自然語言綜合(設(shè)計),寄存器級,數(shù)據(jù)流

5、圖描述,算法綜合(設(shè)計),門級,版圖級,邏輯圖描述,幾何圖形描述,邏輯綜合(設(shè)計),版圖綜合(設(shè)計),數(shù)字集成系統(tǒng)設(shè)計與綜合(3),綜合的過程由兩部分組成： 第一步：簡單的轉(zhuǎn)換。 第二步：優(yōu)化。,自動綜合工具被廣泛采用的原因：設(shè)計方案是否最優(yōu) 并不重要，而設(shè)計成本和設(shè)計的可靠性(不出錯誤)是必 須最先考慮的因素。,有經(jīng)驗的電路設(shè)計者直接在中間層次(寄存器傳輸級等)設(shè)計 的硬件質(zhì)量要比綜合器產(chǎn)生的好。,綜合器不可能找出硬件設(shè)計的全部可能實現(xiàn)方式，從而不可能得出最優(yōu)的方案。,注意,除了特別說明的地方除外，此后本門課所說的“綜合”均是指“邏輯綜合”。這也符合工程界的習(xí)慣。 相同的代碼，針對不同fou

6、ndry工藝庫(可編程asic元件庫)綜合出來的電路將不相同。 相同的代碼，用不同的綜合工具綜合出的電路也可能不相同。,典型IC設(shè)計流程,系統(tǒng)設(shè)計,系統(tǒng)驗證,典型IC設(shè)計流程,系統(tǒng)設(shè)計,算法設(shè)計,系統(tǒng)驗證,算法驗證,典型IC設(shè)計流程,系統(tǒng)設(shè)計,算法設(shè)計,RTL設(shè)計,系統(tǒng)驗證,算法驗證,RTL驗證,典型IC設(shè)計流程,系統(tǒng)設(shè)計,算法設(shè)計,RTL設(shè)計,邏輯綜合,向foundry提交網(wǎng)表,系統(tǒng)驗證,算法驗證,RTL驗證,注意此處是針對特定的foundry工藝庫所進行的綜合,典型IC設(shè)計流程,系統(tǒng)設(shè)計,算法設(shè)計,RTL設(shè)計,邏輯綜合,向foundry提交網(wǎng)表,系統(tǒng)驗證,算法驗證,RTL驗證,Foundr

7、y進行版圖設(shè)計,Foundry返回最終網(wǎng)表,典型IC設(shè)計流程,系統(tǒng)設(shè)計,算法設(shè)計,RTL設(shè)計,邏輯綜合,向foundry提交網(wǎng)表,系統(tǒng)驗證,算法驗證,RTL驗證,Foundry進行版圖設(shè)計,Foundry返回最終網(wǎng)表,后仿真,典型IC設(shè)計流程,系統(tǒng)設(shè)計,算法設(shè)計,RTL設(shè)計,邏輯綜合,向foundry提交網(wǎng)表,系統(tǒng)驗證,算法驗證,RTL驗證,Foundry進行版圖設(shè)計,Foundry返回最終網(wǎng)表,后仿真,foundry流片,典型IC設(shè)計流程,系統(tǒng)設(shè)計,算法設(shè)計,RTL設(shè)計,邏輯綜合,向foundry提交網(wǎng)表,系統(tǒng)驗證,算法驗證,RTL驗證,Foundry進行版圖設(shè)計,Foundry返回最終網(wǎng)表

8、,后仿真,foundry流片,前端流程,后端流程,典型FPGA應(yīng)用設(shè)計流程,系統(tǒng)設(shè)計,算法設(shè)計,RTL設(shè)計,系統(tǒng)驗證,算法驗證,RTL驗證,邏輯綜合,布局布線,后仿真,數(shù)據(jù)流下載,硬件驗證,為什么需要后仿真和硬件驗證？,典型FPGA應(yīng)用設(shè)計流程,系統(tǒng)設(shè)計,算法設(shè)計,RTL設(shè)計,系統(tǒng)驗證,算法驗證,RTL驗證,邏輯綜合,布局布線,后仿真,數(shù)據(jù)流下載,硬件驗證,EDA工具輔助完成,典型FPGA應(yīng)用設(shè)計流程,系統(tǒng)設(shè)計,算法設(shè)計,RTL設(shè)計,系統(tǒng)驗證,算法驗證,RTL驗證,邏輯綜合,布局布線,后仿真,數(shù)據(jù)流下載,硬件驗證,本課重點！,FPGA開發(fā)模型,計算機,目標(biāo)板,下載電纜,中國IC設(shè)計工程界中的爭

9、議話題：反向提取,版圖,圖像識別,電路,設(shè)計思路,分析,背景：中國改革開放初期的“以市場換技術(shù)”戰(zhàn)略并沒有 取得預(yù)期的效果，中國的IT技術(shù)特別是IC設(shè)計一直處于 很低的水平。,芯片,去除封裝,IP CORE的三種形式,Soft Core: 源代碼或電路圖； Firm Core:綜合后的網(wǎng)表； Hard Core:最終版圖。,主流FPGA廠商及其EDA工具,Xilinx公司， Foundation ISE。 Altera公司，MaxPlusII QuartusII。 Lattice公司。 第三方開發(fā)工具： 綜合工具：Synplify, Synplicity, Leonado等； (動態(tài))仿真工具

10、：Modelsim等。,主流ASIC EDA研發(fā)商,開發(fā)商有Mentor Graphics、Cadence, Synopsys等。 其開發(fā)工具眾多，按照功能主要分為設(shè)計輸入、綜合、版圖設(shè)計、靜態(tài)時序分析、動態(tài)時序分析、功耗估計、可測性分析等。,一個硅谷叢林的故事,阿凡提 筋斗云 二一年一二月二六 于美國硅谷,背景(1),在二十世紀(jì)七十年代的末期，集成電路的設(shè)計開始走向商業(yè)化。CAD軟件出現(xiàn)。 七十年代末與八十年代初，EDA的領(lǐng)頭羊是Calma，Computer Vision與Applicon。但是很快，從八十年代中開始，另外三家公司MentorGraphics，Daisy，Valid占有了市場

11、的最大份額。,從八十年代開始,無數(shù)的新興芯片設(shè)計公司如雨后春筍般拔地而起，CAD軟件行業(yè)也開始進入黃金時代。 卡斯特羅: 1993 SDA 。1986，SDA的總裁。1988。SDA + ECAD Cadence，總裁與首席執(zhí)行官。 1988 1992，Cadence - 行業(yè)龍頭。,92, 93年，synopsys基本壟斷了前端技術(shù); Cadence 后端技術(shù)。 突然出現(xiàn)：Arcsys，目標(biāo)：芯片布局與布線。正是Cadence的核心。 Arcsys：1991年，由四位原是Cadence雇員的中國人成立。 Arcsys產(chǎn)品：ArcCell。,AK47,Cadence 徐建國B-Team，展開A

12、K47計劃 AK47：Kill Arcsys in 47 weeks。 4盒，47 1 顆子彈。 亞微米時代與超亞微米時代，通道布線技術(shù) 面積布線技術(shù)。 1993年，Arcsys虧損220 萬美金.,背叛,Cadence內(nèi)部分裂。徐建國 VS James Solomon。 1994年3月，徐建國: “我將去海灘”。 B-team崩潰。Cadence防止雪崩：推遲上任；1994年內(nèi)禁止招聘Cadence員工。,間諜戰(zhàn),1995年剛過，Arcsys挖人計劃。第1個月：9。 1994年9月，米奇：軟件架構(gòu)工程師。Qplace新布局技術(shù)。 Cadence 搜索權(quán)。Qplace源碼和約會記錄，錢財支付等

13、。24小時跟蹤。 1995年初，byebye.tar：最新版本的Qplace。,1995年6月。Arcsys上市。 1995年8月。Cypress工程師： Error a: color not found in this file. Error: a color not found in this file. Arcsys未知。 1995年11月，Arcsys + ISS Avanti。 1995年12月，Cacence，搜索令。,漫長的訴訟后，2001年7月25日正式判決。 六人中有四人需服一到兩年的刑期，并判決阿凡提對凱登斯的損害性賠償金額為一億九千五百萬美元，創(chuàng)下硅谷知識產(chǎn)權(quán)官司中，公司

14、對公司最高賠償金額的刑事案件。,1995 2001訴訟期間：,一、置身事外的Synopsys繼續(xù)其前端技術(shù)的領(lǐng)先，目前擁 有八成五的市場。 二、阿凡提在1996年采用“潔凈室”手段重寫其Arccell的源程序，以保障其合法性，新產(chǎn)品稱為銀河與阿波羅（ Milkyway，Apollo）。 三、阿凡提的布局與繞線因為在時間驅(qū)動技術(shù)（Timingdriven）上的優(yōu)勢，繼續(xù)擴大其市場份額，到二一年與凱登斯大致各占市場的四成。,四、原來的Mentorgraphics重新進入EDA市場。以多層次驗證（hierachical verification）取得驗證市場以及一些新市場的最大份額。 五、卡斯特羅在

15、一九九七年離開Cadence。按他自己的說法，與阿凡提之戰(zhàn)讓他惡心，在收購一家名為CP的EDA公司后，終于可以將總裁與首席執(zhí)行官的責(zé)任交給新的首席執(zhí)行官，從而脫離EDA這個市場。,后記,2001.7月后，Avanti絕望。 二一年十二月三日，出人意料之外的，Synopsys宣布將以八億美金收購阿凡提。立即在硅谷各公司與工程師們間引起爭論。 Synopsys是這樣回答一些工程師對其道德立場的指控的：Synopsys在八億收購中，其中一億是給原阿凡提董事局的數(shù)位董事，以保證他們在將來不會出現(xiàn)在Synopsys的任何管理階層。Synopsys以金錢來洗清與原來阿凡提眾人的聯(lián)系關(guān)系。在這一億美金中，徐建國個人將得到大約四千萬美金。,到二一年，EDA市場可算是出現(xiàn)四大金剛的局面，從銷售額上： 第一Cadence，大約十五億美金。 第二Synopsys，大約九億美金。 第三Mentor Graphics，大約七億美金。 第四阿凡提，大約四億美金。 卡斯特羅離開EDA領(lǐng)域，徐建國留在臺灣。,EDA界的其他華人,教父級人物首推黃炎松，他是Cadence前身益華(ECAD)的共同創(chuàng)辦人，與他攜手的