1、第三節(jié) 微型計算機(jī)中的先進(jìn)計算機(jī)技術(shù),一、中斷技術(shù),中斷的主要內(nèi)容將在第六章介紹。這里先簡略介紹與中斷有關(guān)的幾個概念： 中斷？ 中斷源？ 中斷優(yōu)先級？ 中斷嵌套？,計算機(jī)暫停（或稱為掛起）正在執(zhí)行的程序 轉(zhuǎn)去處理隨機(jī)事件，隨機(jī)事件處理完畢后，再恢復(fù) 執(zhí)行原來的程序的過程稱為中斷。,掌握: 每一項先進(jìn)技術(shù)解決什么問題,1.什么是中斷？ 目的：提高實時性、實現(xiàn)多任務(wù)并發(fā)操作 在計算機(jī)系統(tǒng)中，一個CPU要處理若干事務(wù)： 這就要求采用中斷技術(shù)，才能作到面面俱到而又不誤突發(fā)事件的處理時機(jī)。 計算機(jī)用于測控領(lǐng)域，必然涉及中斷。 從程序執(zhí)行的角度看：CPU正在執(zhí)行的當(dāng)前程序被打斷，轉(zhuǎn)而執(zhí)行 為中斷源服務(wù)的所

2、謂“中斷服務(wù)程序”（ISR：Interrupt Service Routine）。 這一過程稱為中斷。通過中斷引腳產(chǎn)生的中斷，稱為外中斷或硬中斷。 2.中斷源？ 產(chǎn)生中斷請求的源稱為中斷源。 3.中斷優(yōu)先級？ 按中斷源的輕重緩急來確定CPU響應(yīng)中斷的先后次序 4.中斷嵌套？ CPU在執(zhí)行中斷服務(wù)程序的過程中，被高優(yōu)先級的中斷源中斷，又轉(zhuǎn)入 另一個中斷服務(wù)程序的操作，叫中斷嵌套。,數(shù)據(jù)采集，運(yùn)算，顯示，處理突發(fā)事件，通信，打印,重點(diǎn),下面通過一個實例 解釋這幾個概念,同時請求中斷（1）,中斷請求（2）,中斷請求（3）,主程序,加在MNI引腳上的中斷 的優(yōu)先級別高于加在 INTR引腳上的中斷,對于

3、INTR引腳而言， IR1最高，IR8最低,*外設(shè)發(fā)出中斷請求的順序（1）（2）（3）。 *CPU響應(yīng)某一中斷源的中斷請求，則轉(zhuǎn)入該中斷源對應(yīng)的中斷服務(wù)程序,外中斷與調(diào)用子程序的區(qū)別,INTR,中斷源,當(dāng) 前 程 序,*外設(shè)隨機(jī)誘發(fā)中斷， 轉(zhuǎn)入中斷服務(wù)程序 *硬、軟件配合尋找 入口地址 *尋找入口地址是中斷 技術(shù)的關(guān)鍵,中斷 服務(wù) 程序,當(dāng)前程序 ： CALL SUBR ： ：,子 程 序,SUBR,*由CALL指令引起 轉(zhuǎn)入子程序 *預(yù)知何時轉(zhuǎn)入子程序 *入口地址直接從 CALL指令中取得,二、流水線技術(shù) 目的：提高指令執(zhí)行速度,分,先看一個例子： 設(shè)小轎車由三個步驟組裝完成：裝發(fā)動機(jī)，裝外

4、殼，裝輪子，每個步驟 需要一分鐘?？梢杂袃煞N組裝方式：,1. 裝發(fā)動機(jī)裝外殼裝輪子出車 這種情況每三分鐘出一輛轎車,2設(shè)立三個獨(dú)立的小組，分別完成裝發(fā)動機(jī)、裝外殼、裝輪子， 采用如下流程：,三分鐘出第一輛，之后一分鐘出一輛,裝發(fā)動機(jī)1 （空閑） （空閑）,甲 乙 丙,*超流水線：一條流水線的深度在56級以上，稱為超流水線。 80486采用6級流水線 *超標(biāo)量： 兩條以上的流水線,如：取指令譯碼、形成地址取數(shù)執(zhí)行， 由專用部件分別完成這四個步驟，各步驟并行操作。每條指令所需時間 不變，而總體上加快了指令流的速度,流水線（Pipeline）技術(shù)是一種將一條指令的執(zhí)行過程分解為多個 步驟，并讓幾條指

5、令的不同步驟操作在時間上重疊，從而實現(xiàn)幾條指令 并行處理，提高程序運(yùn)行速度的技術(shù)。每一個步驟均由一個獨(dú)立的電路 來完成，若干個完成不同操作步驟的電路組成了指令流水線。,三、亂序執(zhí)行技術(shù) 目的：進(jìn)一步提高程序執(zhí)行速度,所謂亂序執(zhí)行（Out of Order Execution）技術(shù)就是允許指令按照不同于程序中指定的順序發(fā)送給執(zhí)行部件，從而加速程序執(zhí)行過程的一種最新技術(shù)。它本質(zhì)上是按數(shù)據(jù)流驅(qū)動原理工作的（傳統(tǒng)的計算機(jī)都是按指令流驅(qū)動原理工作的），根據(jù)操作數(shù)是否準(zhǔn)備好來決定一條指令是否立即執(zhí)行。不能立即執(zhí)行的指令先擱置一邊，而把能立即執(zhí)行的后續(xù)指令提前執(zhí)行。,四、推測執(zhí)行技術(shù) 目的：提高整個計算機(jī)的

6、執(zhí)行速度,推測執(zhí)行技術(shù)（或稱為預(yù)測執(zhí)行技術(shù)）是為了充分發(fā)揮流水線與并行執(zhí)行技術(shù)和分支超順序執(zhí)行技術(shù)而采取的一種先進(jìn)計算機(jī)技術(shù)。,五、高速緩沖存儲器技術(shù) 目的：加快內(nèi)存的訪問速度,在32位微機(jī)中，為了加快處理速度，在CPU與主存儲器之間增設(shè)了一級或兩級高速小容量存儲器，稱之為高速緩沖存儲器（Cache）。高速緩沖存儲器的存取速度比主存要快一個數(shù)量級，大體與CPU的速度相當(dāng)。CPU在取指令或取操作數(shù)時，首先看其是否在高速緩沖存儲器中，不在時才訪問主存儲器。指令或操作數(shù)在高速緩沖存儲器中時，稱為“命中”，反之稱為“未命中”。,六、虛擬存儲器技術(shù) 目的：擴(kuò)大用戶可用內(nèi)存儲器空間,虛擬存儲器技術(shù)是一種通

7、過硬件和軟件結(jié)合擴(kuò)大用戶可用存儲空間的技術(shù)。它在內(nèi)存儲器和外存儲器（軟盤、硬盤或光盤）之間增加一些的硬件和軟件，使兩者形成一個有機(jī)整體。,第四節(jié)微型計算機(jī)的主要性能指標(biāo)及典型 微型計算機(jī),一、主要性能指標(biāo),字長,存儲容量 通常以字節(jié)為單位表示存儲容量， 如：內(nèi)存256MB，外存80GB,運(yùn)算速度,外設(shè)擴(kuò)展能力,軟件配置,指計算機(jī)內(nèi)部一次可以處理的二進(jìn)制數(shù)碼的位數(shù)。,計算機(jī)的運(yùn)算速度一般用每秒鐘所能執(zhí)行的指令條數(shù)來表示。由于不同類型的指令的執(zhí)行時間不同，因而運(yùn)算速度的計算方法也不同，,指微型計算機(jī)配接各種外部設(shè)備的可能性、靈活性和適應(yīng)性。,軟件是計算機(jī)的重要組成部分，它配置是否齊全，直接關(guān)系到計

8、算機(jī)性能的好壞和效率的高低。,二、PC系列微機(jī)簡介 （教材P15P17 自學(xué)）,三、PC486硬件特點(diǎn) （教材P17P21 自學(xué)）,四、PC Pentium的硬件特點(diǎn) （教材P21P22 自學(xué)）,第二章 Intel系列微處理器,第一節(jié) Intel系列微處理器概述,第二節(jié) 80486微處理器的體系結(jié)構(gòu),第三節(jié) Pentium微處理器的體系結(jié)構(gòu),補(bǔ)充：假想計算機(jī)工作原理（原課件1.4.4) 1.假想計算機(jī)結(jié)構(gòu)(原圖) 2.通過運(yùn)行如下的一段程序介紹假想計算機(jī)的工作原理 ORG 1000H 10110000 B0H MOV A，5CH 01011100 5CH 00000100 04H ADD A，

9、2EH 00101110 2EH 01110000 70H JO 100AH 00001010 0AH 00010000 10H 10100010 A2H MOV （0200H），A 00000000 00H 00000010 02H 11110100 F4H HLT,MOV：表示傳送 ADD：表示加法操作 JO ： Jump if Overflow 如果溢出發(fā)生，則轉(zhuǎn)移； 否則，執(zhí)行下一條指令。 HLT： HALT 暫停執(zhí)行指令,匯編語言,機(jī)器語言 二進(jìn)制 十六,這段文章（程序）敘述了這樣一段“故事”： 累加器A 累加器A 累加器A 5CH +2EH 存儲器 如果結(jié)果沒有發(fā)生溢出 0200H

10、 8A 執(zhí)行F4，CPU停 發(fā)生溢出 轉(zhuǎn)向指令“11110100”（F4H）所在的地址并執(zhí)行該指令； 該指令告訴CPU暫不執(zhí)行指令，于是CPU暫停。),5C,8AH,演示,取指令、 分析指令,執(zhí)行指令,兩步：取、分 執(zhí)行 三步：取 分 執(zhí)行,計算機(jī)執(zhí)行程序的節(jié)奏,開始,停,程序執(zhí)行程序的過程(轉(zhuǎn)1.44：圖，動畫),一條指令由兩部分組成： 操作碼：告訴CPU“干什么”？ 操作數(shù)：向CPU提供與“干什么”有關(guān)的地址信息,一、80868088 微處理器,8086 是標(biāo)準(zhǔn)16位微處理器，內(nèi)外數(shù)據(jù)總線都為16位；8088 是準(zhǔn)16位微處理器，內(nèi)數(shù)據(jù)總線為16位，外數(shù)據(jù)總線為8位。 80868088 除

11、了外數(shù)據(jù)位數(shù)及與此相關(guān)的部分邏輯稍有不同外，內(nèi)部結(jié)構(gòu)和基本性能相同，指令系統(tǒng)完全兼容。,第一節(jié) Intel系列微處理器概述,在計算機(jī)的發(fā)展歷程中，尤其是在微型計算機(jī)的發(fā)展歷程中， Intel 光彩奪目。 P2426 表2.1是一部濃縮的史詩。,*8086的地位： 假想機(jī)8086802868048680586 入門 基礎(chǔ) 過渡 重 點(diǎn) 對于8086/8088，請大家注意兩個重要的結(jié)構(gòu)概念： CPU中， 這兩個概念的意義: *把CPU的性能提高到一個嶄新的階段; *在升級后的 CPU中一直沿用這兩個概念; 使80868088 與原來的8位微處理器相比，在運(yùn)行速度、處理能力 和對存儲空間訪問等性能方

12、面有很大提高。 這也是在奔4問世的今天，我們還要了解8086的原因之一。 1）非流水線結(jié)構(gòu) 假想機(jī)在執(zhí)行指令時，總是重復(fù)如下步驟：取指、分析、執(zhí)行。 特點(diǎn)：執(zhí)行指令有間斷，要等提取指令這一動作完成。 提取指令、分析、執(zhí)行這三個動作是串行的。,指令流水線 存儲器分段,1 流水線結(jié)構(gòu),2）流水線結(jié)構(gòu) 8086/8088采用了指令流水線概念，增加了一個指令隊列，使指令提取和 指令執(zhí)行分別由總線接口單元BIU和執(zhí)行單元EU獨(dú)立完成。 EU和BIU并行工作，提取指令和執(zhí)行指令重疊進(jìn)行， 形成兩級指令流水線結(jié)構(gòu)， EU可以不停地執(zhí)行存放在指令隊列中的指令。 總線接口單元BIU（Bus Interface

13、Unit）完成： 取指1取指2取指3取指4. 等待 執(zhí)行1執(zhí)行2執(zhí)行3執(zhí)行4 執(zhí)行單元EU（Execution Unit）完成 在工作頻率相同的情況下，具有流水線結(jié)構(gòu)的CPU的運(yùn)行速度 顯然更快。高檔的CPU是多級流水線,2. 存儲器分段 ( 1）為什么要對存儲器進(jìn)行分段？從講課的邏輯來看, 有兩個理由： 1）解決16位寄存器提供20位地址信號的問題 * 8086CPU有20條地址引腳，可以產(chǎn)生20位地址信號， 形成1M個編號，從00000H-FFFFFH。 每一編號對應(yīng)一個存儲單元，即： 00000H ： ： ： FFFFFH 2）更有利于編程和運(yùn)行程序,可以對1M存儲單元尋址,1M,*在8

14、086CPU內(nèi)部，各寄存器只有16位， 無法形成、存儲20位的地址信息。 如果把1M存儲器劃分為若干段(邏輯段)， 每段的大小 規(guī)定為1 64K。這樣，按一 定規(guī)則，16位的寄存器就可以提供20位 地址信號。,（2）如何分段？ *把1M存儲器分為若干個段，每段從1B-64KB； *段與段之間可以連續(xù)（首尾相連），可以有間隔，可以重疊 （部分重疊和完全重疊）； *類型: 代碼段(存放程序的代碼），數(shù)據(jù)段(存放數(shù)據(jù))， 附加段（作為通用數(shù)據(jù)區(qū)）和堆棧段（作為堆棧區(qū)）。,代碼段,數(shù)據(jù)段,堆棧段,附加段,CS,DS,SS,ES,用段寄存器指明 某段的起始位置， 即：存放段基址,重疊部分,CPU每次可以

15、 同時對四個段 進(jìn)行尋址,范圍：64K程序區(qū)， 64K堆棧區(qū)，128K數(shù)據(jù)區(qū),8086/8088內(nèi)部結(jié)構(gòu)示意圖（圖2.1）,3. 8086的內(nèi)部結(jié)構(gòu) 在兩個重要的結(jié)構(gòu)概念的基礎(chǔ)上，介紹8086/8088的內(nèi)部結(jié)構(gòu) 分為兩大部分：執(zhí)行單元EU（Execution Unit） 總線接口單元 BIU（Bus Interface Unit） 先介紹圖2.1的各個部分： （1）BIU （Bus Interface Unit 完成外部總線操作） 由段寄存器、指令指針寄存器、內(nèi)部暫存器、指令隊列、地址加法器 及總線控制電路組成。 1） 四個段寄存器 功能：實施對存儲器的分段管理。 CS（Code Segme

16、nt register 16位代碼段寄存器）用來標(biāo)識當(dāng)前 代碼段，存放代碼段的段基址（段的起始單元地址）的高16位。 DS（Data Segment register 16位數(shù)據(jù)段寄存器）用來標(biāo)識當(dāng)前 數(shù)據(jù)段，存放數(shù)據(jù)段的段基址的高16位 ES（Extra Segment register 16位附加段寄存器）用來標(biāo)識當(dāng)前附加段，存放 附加段的段基址的高16位.附加段實際上是一個通用數(shù)據(jù)區(qū)，也稱輔助數(shù)據(jù)區(qū) SS（Stack Segment register 16位堆棧段寄存器）用來標(biāo)識當(dāng)前堆棧段，存放 堆棧段的段基址的高16位,代碼段1 代碼段2 代碼段3 代碼段4,CODE1 CODE2 C

17、ODE3 CODE4,CODE1的 高16位,CS,如果把CS的內(nèi)容更換為 CODE4高16位,則當(dāng)前代 碼段為代碼段4,如果CS存放 則當(dāng)前代碼段 為代碼段1,CODE4 高16位,CS,設(shè)：存放的是6條單字節(jié)指令 轉(zhuǎn)移指令（轉(zhuǎn)向NNNNN處） 將不會順序執(zhí)這部分指令 裝入NNNNN處的指令 清空 指令隊列：主要使8086/8088的EU和BIU并行工作，取指令操作、分析 指令操作重疊進(jìn)行，從而形成了兩級指令流水線結(jié)構(gòu)，減少了CPU為取指令而 必須等待的時間，提高了CPU的利用率，加快了整機(jī)運(yùn)行速度，也降低了對存 儲器存取速度的要求。 3）IP（Instruction Pointer reg

18、ister 指令指針寄存器） 存放代碼段的段內(nèi)地址（偏移地址、地址偏移量）。,EU 控制電路,總線控制電路,在假想機(jī)中，PC的功能：存放將要執(zhí)行的指令的地址； 在假想機(jī)中，存儲器的地址是16位，PC 也是16位，PC可以獨(dú)立提供指令 所在的存儲單元的完整地址。而在8086系統(tǒng)中，存儲器的物理地址是20位， IP為16位，無法獨(dú)立提供20位 地址。采用分段技術(shù)，由段寄存器CS 和IP 配合，共同形成20位物理地址。 指令的實際地址（物理地址）=基地址 16 + 偏移量 CS IP 例：設(shè)：CS=C018H IP=FE7FH，下一條指令將在代碼段的什么地方取得？ 16 C0180H + FE7FH

19、 CFFFFH,C018,FE7F,代 碼 段,共同形成20位 物理地址,相對于 基地址 的偏移量,從以上示意圖中可以看出: *當(dāng)IP之值變化時，只會 在段內(nèi)轉(zhuǎn)移； *只有當(dāng)CS變化時，才會 在段間轉(zhuǎn)移。,IP,CS,C0180H,CFFFFH,段基址高16位,（2） EU EU又可大致分為兩個部分：寄存器部分和運(yùn)控部分 1）寄存器（又分為通用寄存器和專用寄存器）。 * 4個16位通用寄存器：AX，BX，CX，DX 共性： 在進(jìn)行一般的算術(shù)邏輯運(yùn)算時，這四個寄存器相當(dāng)于 假想機(jī)中的累加器，既可以存放操作數(shù)，也可存放結(jié)果； 個性：在特定的指令中只能用特定的寄存器： AX（Accumulator）

20、常規(guī)意義下的累加器； BX（Base register）基址寄存器 （在基地址尋址中，存放基地址）； CX（Count register）計數(shù)寄存器 （用來計數(shù)，如控制循環(huán)次數(shù)等）； DX（Data register）數(shù)據(jù)寄存器 （在寄存器尋址的I/O指令中，存放端口地址）。 這4個16位寄存器又可作為8個8位寄存器使用， 名稱分別為：AH、AL，BH、BL，CH、CL，DH、DL。 (見圖),*4個16位專用寄存器 SP（Stack Pointer）堆棧指針寄存器 存放堆棧段內(nèi)某一單元地址的偏移量, 與SS 配合，形成20位堆棧的當(dāng)前頂部 的物理地址。（在假想機(jī)中，僅SP 就可以指示出堆棧的當(dāng)前頂部） 例：設(shè)SS=2900H，SP=3126H， AX=7788H 執(zhí)行指令 PUSH AX,3124,SP SS,2900,2C124H 2C125H 2C126H,3126,2900,SP SS,88 77,77 88,AH AL,29000 + 3126 2C126H,在由SS指明的堆棧區(qū)內(nèi)，SP的內(nèi)容先減2，指向當(dāng)前棧頂，7788H壓入棧頂； Intel Convention（因特爾慣例）: 高位字節(jié)存入高地址單元，低位字節(jié)存入低地址單元,AX,BP（Base Pointer）基址指針寄存器 存放堆棧段內(nèi)某一單元地址偏移量, 與SS 配合，形成20