1、引言,集成電路按生產(chǎn)過(guò)程分類(lèi)可歸納為前道測(cè)試和后到測(cè)試；集成電路測(cè)試技術(shù)員必須了解并熟悉測(cè)試對(duì)象硅晶圓。 測(cè)試技術(shù)員應(yīng)該了解硅片的幾何尺寸形狀、加工工藝流程、主要質(zhì)量指標(biāo)和基本檢測(cè)方法；,硅片的制備與檢測(cè),硅是一種比較活潑的非金屬元素，是晶體材料的重要組成部分，處于新材料發(fā)展的前沿。其主要用途是用作半導(dǎo)體材料和利用太陽(yáng)能光伏發(fā)電、供熱等。由于太陽(yáng)能具有清潔、環(huán)保、方便等諸多優(yōu)勢(shì)，在地殼中含量達(dá)27%的硅元素，為單晶硅的生產(chǎn)提供了取之不盡的源泉。 非晶硅是一種直接能帶半導(dǎo)體，也就是沒(méi)有和周?chē)墓柙映涉I的電子，這些電子在電場(chǎng)作用下就可以產(chǎn)生電流，因而非晶硅可以做得很薄，還有制作成本低的優(yōu)點(diǎn),2.

2、1.1 硅片制備與檢測(cè),1.幾何尺寸形狀 硅片的幾何形狀為圓形薄片，圓硅片邊緣有定位邊（或稱(chēng)“參考面”），短的次定位邊（次參考面）。,2.1.1 硅片制備與檢測(cè),通常，硅片的邊緣會(huì)有倒角，不同直徑的硅片有不同寬度的倒角。硅片很硬脆，在晶圓制造過(guò)程中，硅片邊緣易破裂，會(huì)造成應(yīng)力，產(chǎn)生碎屑，所以硅片必須倒角。,2.1.1 硅片制備與檢測(cè),2.加工工藝流程 硅片制備的加工工藝流程為：首先，把硅單晶棒進(jìn)行整形處理，要去除兩端；滾圓研磨到標(biāo)準(zhǔn)直徑；定位面研磨；去除單晶表面損傷層。其次，以定位面為基準(zhǔn)面進(jìn)行切片，并做倒角、磨片。 然后對(duì)硅片腐蝕，以去除硅片表面損傷層，確保硅片具有高平整度和平行度的光滑表面

3、，再對(duì)硅片拋光。 最后，把放有合格硅片的片架放入沖氮的密封傳送盒之前，需對(duì)硅片進(jìn)行超凈態(tài)的清洗和質(zhì)量校驗(yàn)。,2.1.1 硅片制備與檢測(cè),3.基本檢測(cè)項(xiàng)目 硅片的主要質(zhì)量要求如表,2.1.1 硅片制備與檢測(cè),4.基本檢測(cè)方法 通常，檢測(cè)硅片缺陷的方法是先對(duì)硅片進(jìn)行選擇性的化學(xué)/電化學(xué)腐蝕，再利用光學(xué)顯微鏡觀察其表面微結(jié)構(gòu)和缺陷，做缺陷性質(zhì)判斷和計(jì)數(shù)評(píng)估，這是一種常用的快速、低成本檢測(cè)單晶硅片缺陷的方法。,根據(jù)物體導(dǎo)電能力(電阻率)的不同，劃分為導(dǎo)體、絕緣體和半導(dǎo)體。 半導(dǎo)體的電阻率為10-3109 cm。典型的半導(dǎo)體有硅Si和鍺Ge以及砷化鎵GaAs等。 半導(dǎo)體的特點(diǎn)： 1）導(dǎo)電能力不同于導(dǎo)體、

4、絕緣體； 2）受外界光和熱刺激時(shí)電導(dǎo)率發(fā)生很大變化光敏元件、熱敏元件； 3）摻進(jìn)微量雜質(zhì)，導(dǎo)電能力顯著增加半導(dǎo)體。,半導(dǎo)體的基本知識(shí),2.1.2 半導(dǎo)體材料與特性,概述 Ge,只用于某些特殊器件和光電探測(cè)器，半導(dǎo)體級(jí)的純鍺成本比純硅高10倍。 Si一直是半導(dǎo)體工業(yè)和集成電路的主材料，其不可替代性在于地球上Si元素及其豐富（占地殼27%），僅次于氧,2.1.2 半導(dǎo)體材料與特性,硅的基本特性 硅有若干特性，硅的導(dǎo)電性可以由摻雜來(lái)控制，常溫下導(dǎo)電性主要由雜志來(lái)決定；,半導(dǎo)體的共價(jià)鍵結(jié)構(gòu),硅和鍺是四價(jià)元素，在原子最外層軌道上的四個(gè)電子稱(chēng)為價(jià)電子。它們分別與周?chē)乃膫€(gè)原子的價(jià)電子形成共價(jià)鍵。 原子按一

5、定規(guī)律整齊排列，形成晶體點(diǎn)陣后，結(jié)構(gòu)圖為：,本征半導(dǎo)體、空穴及其導(dǎo)電作用,本征半導(dǎo)體完全純凈的、結(jié)構(gòu)完整的半導(dǎo)體晶體。,載流子可以自由移動(dòng)的帶電粒子。 電導(dǎo)率與材料單位體積中所含載流子數(shù)有關(guān)，載流子濃度越高，電導(dǎo)率越高。,電子空穴對(duì),當(dāng)T=0K和無(wú)外界激發(fā)時(shí)，導(dǎo)體中沒(méi)有栽流子，不導(dǎo)電。當(dāng)溫度升高或受到光的照射時(shí)，價(jià)電子能量增高，有的價(jià)電子可以掙脫原子核的束縛，而參與導(dǎo)電，成為自由電子本證激發(fā)。,自由電子產(chǎn)生的同時(shí)，在其原來(lái)的共價(jià)鍵中就出現(xiàn)了一個(gè)空位，這個(gè)空位為空穴。,自由電子,因熱激發(fā)而出現(xiàn)的自由電子和空穴是同時(shí)成對(duì)出現(xiàn)的，稱(chēng)為電子空穴對(duì)。,本征激發(fā),動(dòng)畫(huà)1-1,空穴,返回,雜質(zhì)半導(dǎo)體,N型半

6、導(dǎo)體（電子型半導(dǎo)體）,在本征半導(dǎo)體中摻入五價(jià)的元素(磷、砷、銻 ),多余電子， 成為自由電子,自由電子,在本征半導(dǎo)體中摻入某些微量元素作為雜質(zhì)，可使半導(dǎo)體的導(dǎo)電性發(fā)生顯著變化。摻入的雜質(zhì)主要是三價(jià)或五價(jià)元素。摻入雜質(zhì)的本征半導(dǎo)體稱(chēng)為雜質(zhì)半導(dǎo)體。,返回,P型半導(dǎo)體（空穴型半導(dǎo)體）,在本征半導(dǎo)體中摻入三價(jià)的元素（硼）,返回,N型半導(dǎo)體的多數(shù)載流子為電子，少數(shù)載流子是空穴； P型半導(dǎo)體的多數(shù)載流子為空穴，少數(shù)載流子是電子。,例：純凈硅晶體中硅原子數(shù)為1022/cm3數(shù)量級(jí)， 在室穩(wěn)下，載流子濃度為ni=pi=1010數(shù)量級(jí)， 摻入百萬(wàn)分之一的雜質(zhì)（1/10-6），即雜質(zhì)濃度為1022*（1/106）

7、=1016數(shù)量級(jí)， 則摻雜后載流子濃度為1016+1010，約為1016數(shù)量級(jí)， 比摻雜前載流子增加106，即一百萬(wàn)倍。,PN結(jié)的形成及特性,PN結(jié)的單向?qū)щ娦?PN結(jié)的形成,PN結(jié)的形成,在一塊本征半導(dǎo)體兩側(cè)通過(guò)擴(kuò)散不同的雜質(zhì),分別形成N型半導(dǎo)體和P型半導(dǎo)體。,內(nèi)電場(chǎng)促使少子漂移,內(nèi)電場(chǎng)阻止多子擴(kuò)散,因濃度差,多子的擴(kuò)散運(yùn)動(dòng),由雜質(zhì)離子形成空間電荷區(qū),空間電荷區(qū)形成內(nèi)電場(chǎng),動(dòng)畫(huà),+ 五價(jià)的元素,+ 三價(jià)的元素,產(chǎn)生多余電子,產(chǎn)生多余空穴,PN結(jié)的單向?qū)щ娦?(1) PN結(jié)加正向電壓,外加的正向電壓，方向與PN結(jié)內(nèi)電場(chǎng)方向相反，削弱了內(nèi)電場(chǎng)。于是,內(nèi)電場(chǎng)對(duì)多子擴(kuò)散運(yùn)動(dòng)的阻礙減弱，擴(kuò)散電流加大。

8、擴(kuò)散電流遠(yuǎn)大于漂移電流，可忽略漂移電流的影響，PN結(jié)呈現(xiàn)低阻性。P區(qū)的電位高于N區(qū)的電位，稱(chēng)為加正向電壓，簡(jiǎn)稱(chēng)正偏。,動(dòng)畫(huà),外加反向電壓,方向與PN結(jié)內(nèi)電場(chǎng)方向相同，加強(qiáng)了內(nèi)電場(chǎng)。內(nèi)電場(chǎng)對(duì)多子擴(kuò)散運(yùn)動(dòng)的阻礙增強(qiáng)，擴(kuò)散電流大大減小。此時(shí)PN結(jié)區(qū)的少子在內(nèi)電場(chǎng)的作用下形成的漂移電流大于擴(kuò)散電流，可忽略擴(kuò)散電流，PN結(jié)呈現(xiàn)高阻性。 P區(qū)的電位低于N區(qū)的電位，稱(chēng)為加反向電壓，簡(jiǎn)稱(chēng)反偏。,動(dòng)畫(huà),（2）PN結(jié)加反向電壓,二極管按結(jié)構(gòu)分有點(diǎn)接觸型、面接觸型二大類(lèi)。,(1) 點(diǎn)接觸型二極管,PN結(jié)面積小，結(jié)電容小， 用于檢波和變頻等高頻電路。,(2) 面接觸型二極管,PN結(jié)面積大，用 于大電流整流電路。,半導(dǎo)

9、體二極管的結(jié)構(gòu),2.2 晶圓,通過(guò)芯片制造工藝，在圓硅片上已經(jīng)形成了芯片陣列的硅圓片，被稱(chēng)為“晶圓”。“晶圓”有別于硅片，通常把還沒(méi)有經(jīng)過(guò)芯片制造工藝的原始圓硅片簡(jiǎn)稱(chēng)為“硅片”。,2.2.1 晶圓的表形構(gòu)成,1.硅襯底是制作集成電路芯片的襯底材料，他可以是P型或N型的原始拋光硅片，也可以是經(jīng)過(guò)外延工藝的硅片，依據(jù)集成電路的結(jié)構(gòu)形式和制造工藝選定。,2.2.1 晶圓的表形構(gòu)成,硅襯底是制作集成電路芯片的襯底材料，它可以是P型或N型的原始拋光硅片，也可以是經(jīng)過(guò)外延工藝的硅片，依據(jù)集成電路的結(jié)構(gòu)形式和制造工藝選定。,2.2.1 晶圓的表形構(gòu)成,2.芯片 集成電路的核心是功能電路芯片，為進(jìn)行大規(guī)模量產(chǎn)

10、、降低集成電路成本，晶圓上的芯片數(shù)會(huì)很多。 芯片上的內(nèi)容很多，其主體是集成電路功能電路，集成的功能不外乎是晶體三極管、二極管、電阻和電容，用金屬薄膜導(dǎo)線規(guī)則把他們連接起來(lái)。,2.2.1 晶圓的表形構(gòu)成,2.2.1 晶圓的表形構(gòu)成,3.輔助測(cè)試結(jié)構(gòu) 集成電路的輔助測(cè)試結(jié)構(gòu)是對(duì)集成電路功能和參數(shù)測(cè)試的補(bǔ)充，在進(jìn)入大規(guī)模集成電路階段后，更顯得必要性和重要性。 集成電路測(cè)試結(jié)構(gòu)是為了提取集成電路的各種參數(shù)而專(zhuān)門(mén)設(shè)計(jì)的，大致可以分為芯片制造過(guò)程的工藝監(jiān)控參數(shù)、過(guò)程質(zhì)量控制參數(shù)、電路設(shè)計(jì)模型參數(shù)和可靠性參數(shù)的提取。,2.2.1 晶圓的表形構(gòu)成,微電子測(cè)試結(jié)構(gòu)圖,微電子測(cè)試結(jié)構(gòu)圖是指一種用于微電子器件生產(chǎn)中

11、，有別于芯片上所集成的核心功能電路的特種圖形結(jié)構(gòu)。微電子測(cè)試結(jié)構(gòu)圖組可用于評(píng)價(jià)晶圓片級(jí)集成電路的材料、摻雜和刻蝕的均勻性，工藝裝備的完好性，工藝、結(jié)構(gòu)與器件參數(shù)的一致性及工藝的穩(wěn)定性。,微電子測(cè)試結(jié)構(gòu)圖,1.工藝監(jiān)控參數(shù) （1）在工藝參數(shù)的監(jiān)測(cè)中，最典型的微電子測(cè)試結(jié)構(gòu)是范德堡（VDP）測(cè)試結(jié)構(gòu)，它主要用于測(cè)量各種摻雜區(qū)域的薄層電阻。其測(cè)試結(jié)構(gòu)有圓形VDP，圓形柵極VDP、偏移方形十字、大希臘十字形、小希臘十字形和正十字形六種，其中，正十字形VDP測(cè)試結(jié)構(gòu)經(jīng)常被使用。,2.3.2 微電子測(cè)試結(jié)構(gòu)圖,微電子測(cè)試結(jié)構(gòu)圖,（2）金屬-半導(dǎo)體接觸電阻測(cè)試結(jié)構(gòu)。隨著電路結(jié)構(gòu)尺寸越來(lái)越小。IC特征尺寸按比

12、例因子K減小，引線孔的面積按K2的關(guān)系縮小，則金屬-半導(dǎo)體接觸電阻會(huì)以K2的速率增加。如何正確的測(cè)定金屬-半導(dǎo)體接觸電阻或接觸電阻率成為了一個(gè)重要的問(wèn)題。,微電子測(cè)試結(jié)構(gòu)圖,2.電路質(zhì)控參數(shù) 為了產(chǎn)生質(zhì)量好、成本低、可靠性高的集成電路，工藝過(guò)程必須處于“統(tǒng)計(jì)受控”的狀態(tài)。在集成電路生產(chǎn)中普遍采用統(tǒng)計(jì)過(guò)程控制技術(shù)（SPC）。SPC利用數(shù)理統(tǒng)計(jì)分析理論，將微電子測(cè)試結(jié)構(gòu)圖組連續(xù)采集的大量工藝參數(shù)數(shù)據(jù)轉(zhuǎn)換成信息，以確認(rèn)、改善或糾正工藝過(guò)程特征，保證產(chǎn)品質(zhì)量、成品率和可靠性。,微電子測(cè)試結(jié)構(gòu)圖,3.設(shè)計(jì)模型參數(shù) 利用微電子結(jié)構(gòu)圖組技術(shù)的期間測(cè)試結(jié)構(gòu)來(lái)提取設(shè)計(jì)模型參數(shù)。建立VLSI庫(kù)單元特性的一個(gè)關(guān)鍵，

13、在于是否有一個(gè)可靠的，并能正確反映其工藝的器件模型參數(shù)。,2.2.1 晶圓的表形構(gòu)成,4.焊盤(pán) 傳統(tǒng)的方法是把芯片進(jìn)行封裝后提供給用戶(hù)使用，為此，就必須把芯片上的功能電路與外部連接，即芯片上把焊盤(pán)作為引線的壓焊點(diǎn)，兼做測(cè)試點(diǎn),2.2.2 晶體管基本原理和結(jié)構(gòu),晶體管是構(gòu)成集成電路的重要有源基礎(chǔ)器件。要理解集成電路的原理和結(jié)構(gòu)，就必須了解晶體管的工作原理和結(jié)構(gòu)。半導(dǎo)體集成電路的晶體管有雙極型和MOSFET型兩大類(lèi)。,2.2.2 晶體管基本原理和結(jié)構(gòu),1.PN結(jié)和二極管,2.2.2 晶體管基本原理和結(jié)構(gòu),PN結(jié)具有重要的單向?qū)щ娬魈匦裕碢N結(jié)只允許電流沿一個(gè)方向流動(dòng)。正向偏置時(shí)，導(dǎo)電性很好，P

14、N結(jié)電流隨外加電壓增大而呈指數(shù)規(guī)律快速增大；反向偏置時(shí)，導(dǎo)電性極差，PN結(jié)最初電流幾乎為零，隨著外加反向電壓增大，達(dá)到某一個(gè)臨界電壓時(shí)，電流才迅速增加。,(1) 正向特性,硅二極管的死區(qū)電壓Vth=0.50.8V左右， 鍺二極管的死區(qū)電壓Vth=0.20.3 V左右。,當(dāng)0VVth時(shí)，正向電流為零，Vth稱(chēng)死區(qū)電壓或開(kāi)啟電壓。,正向區(qū)分為兩段：,當(dāng)V Vth時(shí)，開(kāi)始出現(xiàn)正向電流，并按指數(shù)規(guī)律增長(zhǎng)。,2.2.2 晶體管基本原理和結(jié)構(gòu),2.雙極型晶體管 雙極型器件有電子和空穴兩種載流子參與導(dǎo)電。雙極型NPN是由一個(gè)NP結(jié)和一個(gè)PN結(jié)，以及兩個(gè)結(jié)中間一個(gè)共享的很窄的P型區(qū)而構(gòu)成的三端有源器件。,BJ

15、T的開(kāi)關(guān)特性,iB0，iC0，vOVCEVCC，c、e極之間近似于開(kāi)路,vI=0V時(shí):,iB0，iC0，vOVCE0.2V，c、e極之間近似于短路,vI=5V時(shí):,iCICS,很小，約為數(shù)百歐，相當(dāng)于開(kāi)關(guān)閉合,可變,很大，約為數(shù)百千歐，相當(dāng)于開(kāi)關(guān)斷開(kāi),c、e間等效內(nèi)阻,VCES 0.20.3 V,VCEVCCiCRc,VCEO VCC,管壓降,且不隨iB增加而增加,ic iB,iC 0,集電極電流,發(fā)射結(jié)和集電結(jié)均為正偏,發(fā)射結(jié)正偏，集電結(jié)反偏,發(fā)射結(jié)和集電結(jié)均為反偏,偏置情況,工作特點(diǎn),iB ,iB0,條件,飽 和,放 大,截 止,工作狀態(tài),BJT的開(kāi)關(guān)條件,0 iB ,2.2.2 晶體管基

16、本原理和結(jié)構(gòu),3.MOS晶體管 MOS型晶體管屬于場(chǎng)效應(yīng)晶體管，是一種電壓控制的單極四端器件。場(chǎng)效應(yīng)器件分為絕緣型（MOSFET/MESFET）和結(jié)型（JFET）兩種。,2.2.2 晶體管基本原理和結(jié)構(gòu),2.2.3集成電路的基本原理和結(jié)構(gòu),半導(dǎo)體集成電路有雙極型集成電路和MOS集成電路兩大類(lèi)。單片半導(dǎo)體集成電路是通過(guò)許多道平面工藝，把許多有源器件、無(wú)源元件和金屬薄膜導(dǎo)線按集成設(shè)計(jì)要求有序并規(guī)則地制作在同一塊硅片（基片）上，以達(dá)到各種性能指標(biāo)，并能滿(mǎn)足特定功能條款的電路。,2.2.3集成電路的基本原理和結(jié)構(gòu),集成電路的有源器件指雙極型和MOS型等各類(lèi)晶體管，他要用多個(gè)方程才能描述其完整特性 無(wú)源

17、元件通常指電阻、電容和電感，他們只要單個(gè)簡(jiǎn)單的方程就能描述其特性,2.2.3集成電路的基本原理和結(jié)構(gòu),任何集成電路中都有信息流和能量流，能量流是為確保集成電路正常工作的能量需求而形成的電子流，信息流是集成電路為完成其功能形成的信號(hào)流。 信號(hào)流分為數(shù)字信號(hào)和模擬信號(hào),2.2.3集成電路的基本原理和結(jié)構(gòu),模擬信號(hào) 信號(hào)波形模擬著信息的變化而變化，如圖所示的信號(hào)稱(chēng)為模擬信號(hào)。其特點(diǎn)是幅度連續(xù)( 連續(xù)的含義是在某一取值范圍內(nèi)可以取無(wú)限多個(gè)數(shù)值)。,2.2.3集成電路的基本原理和結(jié)構(gòu),數(shù)字信號(hào) 下圖是數(shù)字信號(hào)，其特點(diǎn)是幅值被限制在有限個(gè)數(shù)值之內(nèi)，它不是連續(xù)的而是離散的， 這種幅度是離散的信號(hào)稱(chēng)數(shù)字信號(hào)。

18、,2.2.3集成電路的基本原理和結(jié)構(gòu),1.集成電路基本原理 （1）雙極型集成數(shù)字邏輯電路。按其晶體管正常工作的狀態(tài)分為飽和型和非飽和型。TTL是飽和型、STTL電路抗飽和，歸屬飽和型電路。,2.2.3集成電路的基本原理和結(jié)構(gòu),TTL集成電路是由雙極型晶體管為主體構(gòu)成的。TTL集成電路的最基本單元電路有TTL與非門(mén)、TTL或非門(mén)、TTL反相器和TTL與或非門(mén)等。,2.2.3集成電路的基本原理和結(jié)構(gòu),TTL集成電路品種較多，互換性較強(qiáng)。民品系列的前綴是“74”，軍品系列的前綴是“54”，軍品的制造工藝過(guò)程控制嚴(yán)格，適用溫度也更寬。,2.2.3集成電路的基本原理和結(jié)構(gòu),（2）CMOS集成數(shù)字邏輯電路

19、。NMOS和PMOS管的串聯(lián)、并聯(lián)和串并聯(lián)組合可以構(gòu)成各種基本單元邏輯電路。,2.2.3集成電路的基本原理和結(jié)構(gòu),（3）模擬集成運(yùn)算放大器 構(gòu)成模擬系統(tǒng)的典型模擬集成電路有集成運(yùn)算放大器、集成鎖相環(huán)、集成濾波器、集成穩(wěn)壓器等。,1.輸入級(jí) 使用高性能的差分放大電路，它必須對(duì)共模信號(hào)有很強(qiáng)的抑制力，而且采用雙端輸入雙端輸出的形式。,4.偏置電路 提供穩(wěn)定的幾乎不隨溫度而 變化的偏置電流，以穩(wěn)定工作點(diǎn)。,3.輸出級(jí) 由PNP和NPN兩種極性的三極 管或復(fù)合管組成，以獲得正負(fù)兩個(gè)極性的輸出電 壓或電流。具體電路參閱功率放大器。,2.電壓放大級(jí) 要提供高的電壓增益，以保證 運(yùn)放的運(yùn)算精度。中間級(jí)的電路

20、形式多為差分電 路和帶有源負(fù)載的高增益放大器。,運(yùn)算放大器的引線,運(yùn)算放大器的符號(hào)中有三個(gè)引線端，兩個(gè)輸入端，一個(gè)輸出端。一個(gè)稱(chēng)為同相輸入端，即該端輸入信號(hào)變化的極性與輸出端相同，用符號(hào)+表示；另一個(gè)稱(chēng)為反相輸入端，即該端輸入信號(hào)變化的極性與輸出端相反，用符號(hào)“-”表示。輸出端在輸入端的另一側(cè)，在符號(hào)邊框內(nèi)標(biāo)有+號(hào)。,集成放大器的符號(hào),運(yùn)算放大器外形圖,運(yùn)算放大器的常見(jiàn)參數(shù),1.輸入失調(diào)電壓VIO(input offset voltage) ：輸入電壓為零時(shí)，將輸出電壓除以電壓增益，即為折算到輸入端的失調(diào)電壓。VIO是表征運(yùn)放內(nèi)部電路對(duì)稱(chēng)性的指標(biāo)。 2.輸入失調(diào)電流IIO(input offs

21、et current)：在零輸入時(shí)，差分輸入級(jí)的差分對(duì)管基極電流之差，用于表征差分級(jí)輸入電流不對(duì)稱(chēng)的程度。 3.輸入偏置電流IB(input bias current)：運(yùn)放兩個(gè)輸入端偏置電流的平均值，用于衡量差分放大對(duì)管輸入電流的大小。 4.輸入失調(diào)電壓溫漂 ：在規(guī)定工作溫度范圍內(nèi)，輸入失調(diào)電壓隨溫度的變化量與溫度變化量之比值。 5.輸入失調(diào)電流溫漂 ：在規(guī)定工作溫度范圍內(nèi)，輸入失調(diào)電流隨溫度的變化量與溫度變化量之比值。 6.最大差模輸入電壓 (maximum differential mode input voltage)：運(yùn)放兩輸入端能承受的最大差模輸入電壓，超過(guò)此電壓時(shí),差分管將出現(xiàn)反

22、向擊穿現(xiàn)象。 7.最大共模輸入電壓 (maximum common mode input voltage)：在保證運(yùn)放正常工作條件下，共模輸入電壓的允許范圍。共模電壓超過(guò)此值時(shí)，輸入差分對(duì)管出現(xiàn)飽和，放大器失去共模抑制能力。,2.3 晶圓測(cè)試項(xiàng)目,晶圓測(cè)試是在探針臺(tái)上進(jìn)行的，晶圓測(cè)試時(shí)，金屬探針的一端接到相應(yīng)的電源、地、信號(hào)源、控制和檢測(cè)單元，另一端的金屬探針針尖接觸焊盤(pán)。一般探針與探針卡的晶圓測(cè)試可以測(cè)試直流參數(shù)（與時(shí)間無(wú)關(guān)的參數(shù)）、功能和某些極限參數(shù)測(cè)試以及部分低速低頻芯片的低精度交流參數(shù)（與時(shí)間有關(guān)的參數(shù)）測(cè)試。,2.3.1 性能參數(shù)測(cè)試項(xiàng)目,1.直流（DC）參數(shù) 大規(guī)模集成電路的直流參

23、數(shù)體系包括所有表征集成電路的電流和電壓參數(shù)。這些參數(shù)決定于在測(cè)試狀態(tài)下，對(duì)被測(cè)器件（DUT）芯片的所有輸入引腳、輸出引腳和電源引線等進(jìn)行的穩(wěn)態(tài)電氣特性測(cè)試。 現(xiàn)今大規(guī)模集成電路測(cè)試設(shè)備內(nèi)部都裝有（DC）子系統(tǒng)，DC子系統(tǒng)包括可編程電源DPS和高精度的精密測(cè)量單元PMU,2.3.1 性能參數(shù)測(cè)試項(xiàng)目,2.功能 集成電路的功能依照設(shè)計(jì)的要求會(huì)有千差萬(wàn)別。集成電路可以實(shí)現(xiàn)數(shù)字邏輯運(yùn)算，數(shù)字和模擬信號(hào)的處理、控制、存儲(chǔ)、發(fā)射等一系列功能。 3.極限（裕量）參數(shù) 集成電路的極限參數(shù)是與集成電路工作環(huán)境密切相關(guān)的，指允許變化范圍的極限電學(xué)參數(shù)。 4.交流參數(shù) 集成電路的交流參數(shù)是與時(shí)間有關(guān)的電參數(shù)，包括上

24、升時(shí)間和下降時(shí)間、傳輸過(guò)程的延遲時(shí)間、建立和保持時(shí)間、刷新和暫停時(shí)間等。,2.4 晶圓測(cè)試設(shè)備,晶圓測(cè)試設(shè)備是借助于探針對(duì)晶圓上芯片進(jìn)行測(cè)試的設(shè)備。利用晶圓測(cè)試設(shè)備可以步進(jìn)測(cè)試晶圓上器件和芯片的電學(xué)性能參數(shù)和功能，得到晶圓上芯片和微電子測(cè)試結(jié)構(gòu)的統(tǒng)計(jì)量。,2.4.1 手動(dòng)探針測(cè)試臺(tái),手動(dòng)探針測(cè)試臺(tái)具有最基本的配置，能進(jìn)行手動(dòng)步進(jìn)測(cè)試。,2.4.1 手動(dòng)探針測(cè)試臺(tái),1.探針卡與探針座 探針很單薄、很細(xì)小，每個(gè)探針卡上可以有序組裝許多探針，一塊探針卡可以組裝幾百根。探針卡上的許多探針預(yù)先按照集成電路芯片的焊盤(pán)位置進(jìn)行分布和焊接，形成固定的探針陣列。 探針座安裝在探針座支架上，可以自由移動(dòng)和固定位置

25、。探針座的體積比卡用探針大得多，探針座支架上可以安裝的探針座是有限的，最多幾十個(gè)。,2.4.1 手動(dòng)探針測(cè)試臺(tái),1.探針卡與探針座,2.4.1 手動(dòng)探針測(cè)試臺(tái),2.體視顯微鏡 體視顯微鏡安裝在手動(dòng)探針測(cè)試臺(tái)的載物工作臺(tái)上方，用于觀察晶圓、芯片和探針。體視顯微鏡由雙目鏡、物鏡、顯微鏡筒體、倍率調(diào)節(jié)裝置和升降導(dǎo)軌裝置等構(gòu)成。,2.4.1 手動(dòng)探針測(cè)試臺(tái),3.載物工作臺(tái) 載物臺(tái)由X-Y二維步進(jìn)工作臺(tái)和載物臺(tái)構(gòu)成。載物臺(tái)上放置被測(cè)物件，即晶圓片等，載物臺(tái)可以進(jìn)行360度的旋轉(zhuǎn)和Z方向的升降。,2.4.1 手動(dòng)探針測(cè)試臺(tái),4.探針卡支架與探針座支架 探針卡支架主要用于安裝和固定探針卡，探針卡支架保證了探

26、針卡的機(jī)械穩(wěn)定性。晶圓測(cè)試時(shí)，探針陣列固定不動(dòng)，晶圓做相對(duì)步進(jìn)移動(dòng)和升降移動(dòng)，以完成對(duì)晶圓上陣列芯片的測(cè)試。,2.4.1 手動(dòng)探針測(cè)試臺(tái),5.打墨點(diǎn)裝置 打墨點(diǎn)裝置固定于支架上，可以在不合格的芯片表面打墨點(diǎn)標(biāo)記，以便在晶圓劃片后分離芯片時(shí)，能區(qū)分合格和不合格芯片。,2.4.2 自動(dòng)探針測(cè)試臺(tái),自動(dòng)測(cè)試探針臺(tái)可以再細(xì)分為半自動(dòng)和全自動(dòng)兩種。半自動(dòng)探針測(cè)試臺(tái)需要人工干預(yù)，用于自動(dòng)化程度要求不高的場(chǎng)合。全自動(dòng)測(cè)試探針臺(tái)能完成自動(dòng)裝片、自動(dòng)對(duì)準(zhǔn)、自動(dòng)步進(jìn)、自動(dòng)測(cè)試等，用于自動(dòng)生產(chǎn)流水線。,2.4.2 自動(dòng)探針測(cè)試臺(tái),用自動(dòng)測(cè)試臺(tái)進(jìn)行晶圓測(cè)試時(shí)，首先要設(shè)定自動(dòng)探針臺(tái)的工作參數(shù)，如晶圓直徑、X-Y方向的芯

27、片步進(jìn)距離、Z方向的分離高度、Z向升降工作模式、測(cè)試方式和打點(diǎn)模式等。 其次，把晶圓安裝在晶圓承片步進(jìn)臺(tái)上，晶圓承片步進(jìn)臺(tái)進(jìn)入探針測(cè)試臺(tái)中心，經(jīng)系統(tǒng)的CCD顯微攝像裝置掃描找準(zhǔn)后，X-Y二維步進(jìn)工作臺(tái)移動(dòng)定位到測(cè)試探針陣列對(duì)準(zhǔn)晶圓上芯片的位置，升降Z軸，使探針和芯片接觸。,2.4.2 自動(dòng)探針測(cè)試臺(tái),然后，探針臺(tái)受啟動(dòng)測(cè)試信號(hào)的控制，對(duì)芯片進(jìn)行測(cè)試，芯片測(cè)試過(guò)程結(jié)束。 最后，打點(diǎn)裝置受打點(diǎn)信號(hào)控制，按照測(cè)試結(jié)果決定是否打墨點(diǎn)之后，承片臺(tái)下降。,2.4.2 自動(dòng)探針測(cè)試臺(tái),1.基本構(gòu)成和功用 自動(dòng)探針卡測(cè)試臺(tái)是光機(jī)電一體化的精密設(shè)備，比手動(dòng)探針卡測(cè)試臺(tái)更復(fù)雜、緊密、高效。自動(dòng)探針卡測(cè)試臺(tái)有兩種構(gòu)成方式，一種是獨(dú)立的整機(jī)設(shè)備，另一種是依附于集成電路自動(dòng)測(cè)試設(shè)備的模塊式自動(dòng)探針卡測(cè)試臺(tái)。,2.4.2 自動(dòng)探針測(cè)試臺(tái),2.外圍保障和輔件 自動(dòng)探針測(cè)試臺(tái)、自動(dòng)測(cè)試設(shè)備和自動(dòng)分選機(jī)的外圍保障有工業(yè)動(dòng)力源、壓縮氣動(dòng)源、防靜電的凈化室等。,2.5 晶圓測(cè)試操作,晶圓測(cè)試主要是利用探針卡與探針對(duì)功能芯片電路和微電子測(cè)試結(jié)構(gòu)的測(cè)試。芯片測(cè)試主要測(cè)試是