1、第17章 觸發(fā)器和時(shí)序邏輯電路,17.1 觸發(fā)器的電路結(jié)構(gòu)與特點(diǎn),17.2 觸發(fā)器邏輯功能分類及其與電路結(jié)構(gòu)的關(guān)系,17.3 時(shí)序邏輯電路的分析方法,17.4 常用的時(shí)序邏輯電路,17.5 由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器 和無穩(wěn)態(tài)觸發(fā)器,本章要求,1. 掌握 RS、JK、D 觸發(fā)器的邏輯功能及 不同結(jié)構(gòu)觸發(fā)器的動作特點(diǎn)。 2. 掌握寄存器、移位寄存器、二進(jìn)制計(jì)數(shù)器、 十進(jìn)制計(jì)數(shù)器的邏輯功能，會分析時(shí)序邏輯 電路。 3.熟悉觸發(fā)器電路結(jié)構(gòu)與特點(diǎn)、觸發(fā)器功能分 類及分析方法、簡單時(shí)序電路結(jié)構(gòu)和分析方法。 4. 了解集成定時(shí)器及由它組成的單穩(wěn)態(tài)觸發(fā)器 和多諧振蕩器的工作原理。,17.1 觸發(fā)器的電

2、路結(jié)構(gòu)與特點(diǎn),在上章所討論的門電路與組合邏輯電路中，它的輸出變量狀態(tài)完全由當(dāng)時(shí)的輸入變量的組合狀態(tài)來決定，而與電路的原來的狀態(tài)無關(guān)，這類電路的共同特點(diǎn)是，不存在內(nèi)部反饋、不具有記憶功能?，F(xiàn)討論如圖17.1所示的一類有反饋的電路。,圖17.1 有反饋和記憶的邏輯電路,圖17.1 有反饋和記憶的邏輯電路,在圖17.1中，當(dāng) 、 時(shí)，輸出 。若此時(shí) 由0變?yōu)?， 仍然為1，即 ，此時(shí)輸出 保持為0；當(dāng) 、 =0時(shí)，輸出 1。若此時(shí) 由0變?yōu)?，而 仍然為1，即 ，此時(shí)輸出 保持為1。由此可見，當(dāng)輸入信號 時(shí)，輸出 即可以為0，又可以為1，輸出 的狀態(tài)與過去的輸入有關(guān)。這一電路的輸出不僅與當(dāng)前的輸入有

3、關(guān)，而且還與輸入信號的變化過程有關(guān)，即該電路具有記憶功能。,圖17.2 基本觸發(fā)器的邏輯電路,觸發(fā)器有以下兩個(gè)基本特性： （1）有兩個(gè)穩(wěn)態(tài)，可分別表示二進(jìn)制數(shù)碼0和1，無外觸發(fā)時(shí)可維持穩(wěn)態(tài)。 （2）外觸發(fā)下，兩個(gè)穩(wěn)態(tài)可相互轉(zhuǎn)換（稱翻轉(zhuǎn)）。 觸發(fā)器電路的特點(diǎn)是：在電路上具有信號反饋，在功能上具有記憶功能。,觸發(fā)器電路的分類有以下三種基本方式： （1）按穩(wěn)定工作狀態(tài)分：雙穩(wěn)態(tài)觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、無穩(wěn)態(tài)觸發(fā)器。 （2）按結(jié)構(gòu)分：基本 觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器。 （3）按邏輯功能分： 觸發(fā)器、 觸發(fā)器、 觸發(fā)器、 和 觸發(fā)器。,17.2 觸發(fā)器邏輯功能分類及其與電路 結(jié)構(gòu)的關(guān)系,1

4、7.2.1 基本 RS 觸發(fā)器,1、工作原理,兩輸入端,反饋線,兩互補(bǔ) 輸出端,正常情況下，兩輸出端的狀態(tài)保持相反。通常以Q端的邏輯電平表示觸發(fā)器的狀態(tài)，即Q=1，Q=0時(shí)，稱為“1”態(tài)；反之為“0”態(tài)。,觸發(fā)器輸出與輸入的邏輯關(guān)系,設(shè)觸發(fā)器原態(tài)為“1”態(tài)。,1,0,1,0,設(shè)原態(tài)為“0”態(tài),1,1,0,觸發(fā)器保持“0”態(tài)不變,復(fù)位,0,結(jié)論: 不論觸發(fā)器原來 為何種狀態(tài)，當(dāng) SD=1， RD=0時(shí)，將使觸發(fā)器 置“0”或稱為復(fù)位。,設(shè)原態(tài)為“0”態(tài),1,1,0,0,設(shè)原態(tài)為“1”態(tài),0,0,1,觸發(fā)器保持“1”態(tài)不變,置位,1,結(jié)論: 不論觸發(fā)器原來 為何種狀態(tài)，當(dāng) SD=0，RD=1時(shí)，將

5、使觸發(fā)器置“1”或稱為置位。,設(shè)原態(tài)為“0”態(tài),0,0,1,1,設(shè)原態(tài)為“1”態(tài),0,0,1,觸發(fā)器保持“1”態(tài)不變,1,當(dāng) SD=1，RD=1時(shí)，觸發(fā)器保持原來的狀態(tài)，即觸發(fā)器具有保持、記憶功能。,1,0,若G1先翻轉(zhuǎn)，則觸發(fā)器為“0”態(tài),“1”態(tài),若先翻轉(zhuǎn),當(dāng)信號SD= RD = 0同時(shí)變?yōu)?時(shí)，由于與非門的翻轉(zhuǎn)時(shí)間不可能完全相同，觸發(fā)器狀態(tài)可能是“1”態(tài)，也可能是“0”態(tài)，不能根據(jù)輸入信號確定。,基本RS觸發(fā)器的狀態(tài)真值表,圖17.5 基本RS觸發(fā)器的輸出波形,總結(jié),1.基本觸發(fā)器是雙穩(wěn)態(tài)器件，只要令RD=SD=1，觸發(fā)器即保持原態(tài)。穩(wěn)態(tài)情況下，兩個(gè)輸出互補(bǔ)。一般定義Q為觸發(fā)器的狀態(tài)。,

6、2. 在控制端加入負(fù)脈沖，可以使觸發(fā)器狀態(tài)變化。SD端加入負(fù)脈沖，使Q = 1，SD稱為“置位”或“置 1 ”端；RD端加入負(fù)脈沖，使 Q = 0，RD 稱為“復(fù)位”或“ 清 0 ”端。,17.2.2 時(shí)鐘 觸發(fā)器,時(shí)鐘脈沖,導(dǎo)引電路,基本R-S觸發(fā)器,時(shí)鐘 觸發(fā)器邏輯符號,當(dāng)CP=0時(shí),R，S 輸入狀態(tài) 不起作用。 觸發(fā)器狀態(tài)不變,當(dāng) CP= 1 時(shí),觸發(fā)器狀態(tài)由R，S 輸入狀態(tài)決定。,觸發(fā)器的翻轉(zhuǎn)時(shí)刻受CP控制（CP高電平時(shí)翻轉(zhuǎn)），而觸發(fā)器的狀態(tài)由R，S的狀態(tài)決定。,當(dāng) CP = 1 時(shí),(1) S=0, R=0,觸發(fā)器狀態(tài)由R，S 輸入狀態(tài)決定。,(2) S = 0, R= 1,(3)

7、S =1, R= 0,(4) S =1, R= 1,圖17.7 時(shí)鐘RS觸發(fā)器的波形圖,17.2.3 JK觸發(fā)器,1、主從JK觸發(fā)器的邏輯圖,反饋線,主從JK觸發(fā)器的邏輯符號,2. 工作原理,F主打開,F主狀態(tài)由J、K決定，接收信號并暫存。,F從封鎖,F從狀態(tài)保持不變。,CP,F從打開,從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器。,狀態(tài)保持不變。,F主封鎖,C高電平時(shí)觸發(fā)器接收信號并暫存（即F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)保持不變）。,要求C高電平期間J、K的狀態(tài)保持不變。,C下降沿( )觸發(fā)器翻轉(zhuǎn)（ F從狀態(tài)與F主狀態(tài)一致）。,C低電平時(shí),F主封鎖J、K不起作用,

8、JK觸發(fā)器的J、K信號端與RS觸發(fā)器的R、S信號 之間的關(guān)系為,將上式代入RS觸發(fā)器的特征方程,得到JK觸發(fā)器的特征方程,分析JK觸發(fā)器的邏輯功能,(1)J=1, K=1,設(shè)觸發(fā)器原態(tài)為“0”態(tài),設(shè)觸發(fā)器原態(tài)為“1”態(tài),為“？”狀態(tài),J=1, K=1時(shí)，每來 一個(gè)時(shí)鐘脈沖，狀 態(tài)翻轉(zhuǎn)一次，即具 有計(jì)數(shù)功能。,(2)J=0，K=1,設(shè)觸發(fā)器原態(tài)為“1”態(tài),設(shè)觸發(fā)器原態(tài)為“0”態(tài),(3)J=1，K=0,設(shè)觸發(fā)器原態(tài)為“0”態(tài),設(shè)觸發(fā)器原態(tài)為“1”態(tài),(4)J=0，K=0,設(shè)觸發(fā)器原態(tài)為“0”態(tài),保持原態(tài),結(jié)論：,C高電平時(shí)F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)不變。,JK觸發(fā)器的狀態(tài)真值表,JK觸發(fā)器的輸

9、出波形圖,17.2.4 D觸發(fā)器,1.電路結(jié)構(gòu),基本R-S觸發(fā)器,導(dǎo)引電路,G1、G2組成基本觸發(fā)器，G3、G4組成時(shí)鐘控制電路， G5、G6組成數(shù)據(jù)輸入電路。,維持阻塞型D觸發(fā)器的邏輯符號和波形圖,2.邏輯功能,（1）D = 0,當(dāng)C = 0時(shí),當(dāng)C = 1時(shí),在C = 1期間，觸發(fā)器保持“0”不變,（2）D = 1,當(dāng)C = 0時(shí),當(dāng)C = 1時(shí),在C = 1期間，觸發(fā)器保持“1”不變,C上升沿前接收信號，上降沿時(shí)觸發(fā)器翻轉(zhuǎn)，（ 其Q的狀態(tài)與D狀態(tài)一致；但Q的狀態(tài)總比D的狀態(tài)變化晚一步，即Qn+1 =Dn；上升沿后輸入 D不再起作用，觸發(fā)器狀態(tài)保持。 即(不會空翻),結(jié)論：,D觸發(fā)器的特性

10、方程為,D觸發(fā)器的邏輯狀態(tài)表,17.2.5 觸發(fā)器邏輯功能變換,將D觸發(fā)器轉(zhuǎn)換為 JK 觸發(fā)器,已知D觸發(fā)器的特征方程為 ，JK觸發(fā)器的特征方程為 。比較兩個(gè)觸發(fā)器的特征方程， 求得轉(zhuǎn)換電路的方程:,如果用與非門實(shí)現(xiàn)上述表達(dá)式，則,D觸發(fā)器和轉(zhuǎn)換電路構(gòu)成的JK觸發(fā)器,2. 將JK觸發(fā)器轉(zhuǎn)換為 D 觸發(fā)器,觸發(fā)器的特征方程為,D觸發(fā)器的特征方程為,將D觸發(fā)器的特征方程進(jìn)行下面的變換,令,則可將,觸發(fā)器的邏輯功能轉(zhuǎn)換成,觸發(fā)器的邏輯功能。,JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器的邏輯功能圖和符號,17.3 時(shí)序邏輯電路的分析方法,17.3.1 時(shí)序邏輯電路概述,1、時(shí)序電路的特點(diǎn)及其結(jié)構(gòu),時(shí)序邏輯電路結(jié)構(gòu)圖,組

11、合邏輯電路至少有一個(gè)輸出反饋到存儲電路的輸入端，存儲電路的狀態(tài)至少有一個(gè)作為組合電路的輸入，與其它輸入信號共同決定電路的輸出,時(shí)序電路的特點(diǎn)： （1）含有具有記憶元件 （最常用的是觸發(fā)器）。 （2）具有反饋通道。,時(shí)序電路的分類,穆爾型（Moore）電路 米里型（Mealy）電路,分析時(shí)序邏輯電路的一般步驟 1由邏輯圖寫出下列各邏輯方程式： （1）各觸發(fā)器的時(shí)鐘方程。 （2）時(shí)序電路的輸出方程。 （3）各觸發(fā)器的驅(qū)動方程。 2將驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程，求得時(shí)序邏輯電路的狀態(tài)方程。 3根據(jù)狀態(tài)方程和輸出方程，列出該時(shí)序電路的狀態(tài)表，畫出狀態(tài)圖或時(shí)序圖。 4根據(jù)電路的狀態(tài)表或狀態(tài)圖說明給

12、定時(shí)序邏輯電路的邏輯功能。,17.4 常用的時(shí)序邏輯電路,17.4.1 寄存器與移位寄存器,寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個(gè)觸發(fā)器只能存放一位二進(jìn)制數(shù)，存放 n 位二進(jìn)制時(shí)，要 n個(gè)觸發(fā)器。,寄存器的功能是存放二進(jìn)制數(shù)碼，就必須具有記憶單元，即觸發(fā)器，每個(gè)觸發(fā)器能存放一位二進(jìn)制碼，存放位數(shù)碼就應(yīng)具有個(gè)觸發(fā)器。寄存器為了保證正常存放數(shù)碼，還必須有適當(dāng)?shù)拈T電路組成控制電路。下面介紹兩種寄存器,2位代碼寄存器,2位代碼寄存器雙拍工作方式,先由負(fù)脈沖清零，再由正脈沖接收輸入代碼。,2位代碼寄存器單拍工作方式,不需要事先清零。凡有置0、置1功能的各種觸

13、發(fā)器均可作寄存器。,數(shù)碼寄存器,僅有寄存數(shù)碼的功能。,通常由D觸發(fā)器或R-S觸發(fā)器組成,輸入端是4個(gè)與門，輸入四位二進(jìn)制數(shù) 。,當(dāng)與門的輸入信號 時(shí)，把輸入與門打開， 便可輸入。當(dāng)時(shí)鐘脈沖 時(shí)， 以取反的方式寄存在 4 個(gè)D觸發(fā)器的 端。輸出端 是4個(gè)三態(tài)非門。取出數(shù)據(jù)時(shí)，使三態(tài)門的輸出端控制信號 ， 便可從三態(tài)門的 端輸出。,17.4.2 移位寄存器,不僅能寄存數(shù)碼，還有移位的功能。,所謂移位，就是每來一個(gè)移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。,單向移位寄存器,由JK觸發(fā)器組成的四位移位寄存器,FF0接成觸發(fā)器，數(shù)碼由D端輸入 。,移位一次，存入一個(gè)新數(shù)碼，直到第四個(gè)脈沖的

14、下降沿來到 時(shí)，存數(shù)結(jié)束。這時(shí)，可以從4個(gè)觸發(fā)器的Q端得到并行的數(shù)碼輸出。,移位寄存器的狀態(tài)表,左移寄存器波形圖,1,1,1,1,1,1,0,待存數(shù)據(jù),1011存入寄存器,從Q3取出,17.4.3 計(jì)數(shù)器,計(jì)數(shù)器是數(shù)字電路和計(jì)算機(jī)中廣泛應(yīng)用的一種邏輯部件，可累計(jì)輸入脈沖的個(gè)數(shù)，可用于定時(shí)、分頻、時(shí)序控制等。,1、 二進(jìn)制計(jì)數(shù)器,按二進(jìn)制的規(guī)律累計(jì)脈沖個(gè)數(shù)，它也是構(gòu)成其它進(jìn)制計(jì)數(shù)器的基礎(chǔ)。要構(gòu)成 n位二進(jìn)制計(jì)數(shù)器，需用 n個(gè)具有計(jì)數(shù)功能的觸發(fā)器。,1. 異步二進(jìn)制加法計(jì)數(shù)器,異步計(jì)數(shù)器：計(jì)數(shù)脈沖C不是同時(shí)加到各位觸發(fā)器。最低位觸發(fā)器由計(jì)數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時(shí)需由相鄰低位觸發(fā)器輸出的進(jìn)

15、位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時(shí)間先后不一，只有在前級觸發(fā)器翻轉(zhuǎn)后,后級觸發(fā)器才能翻轉(zhuǎn)。,JK型觸發(fā)器構(gòu)成的四位異步二進(jìn)制加法計(jì)數(shù)器,每個(gè)觸發(fā)器的J、K端懸空，相當(dāng)于“1”，故具有計(jì)數(shù)功能。觸發(fā)器的進(jìn)位脈沖從Q端輸出送到相鄰高位觸發(fā)器的C，這符合主從型觸發(fā)器在輸入正脈沖的下降沿觸發(fā)的特點(diǎn)。,工作波形圖,這種觸發(fā)器所以稱為“異步”加法計(jì)數(shù)器，是由于計(jì)數(shù)脈沖不是同時(shí)加到各位觸發(fā)器的CP端，而只加到最低位觸發(fā)器，其他各位觸發(fā)器則由相鄰低位觸發(fā)器輸出的進(jìn)位脈沖來觸發(fā)，因此它們狀態(tài)的變換有先有后，是異步的,2. 同步二進(jìn)制加法計(jì)數(shù)器,異步二進(jìn)制加法計(jì)數(shù)器線路聯(lián)接簡單。 各觸發(fā)器是逐級翻轉(zhuǎn)，因而工

16、作速度較慢。,同步計(jì)數(shù)器：計(jì)數(shù)脈沖同時(shí)接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計(jì)數(shù)脈沖同步。,同步計(jì)數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快。但接線較復(fù)雜。,同步計(jì)數(shù)器組成原則： 根據(jù)翻轉(zhuǎn)條件，確定觸發(fā)器級間連接方式 找出J、K輸入端的連接方式 。,構(gòu)成原則： 對一個(gè)多位二進(jìn)制數(shù)來講，當(dāng)在其末尾上加1，若要使第 位改變（由0變1，或由1變0），則第 位以下皆應(yīng)為1 。,二 進(jìn) 制 數(shù) Q2 Q1 Q0,0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0,脈沖數(shù) (C),二進(jìn)制加法計(jì)數(shù)器狀態(tài)表,最低位觸發(fā)器F

17、F0每來一個(gè)脈沖就翻轉(zhuǎn)一次；,FF1：當(dāng)Q0=1時(shí)，再來一個(gè)脈沖則翻轉(zhuǎn)一次；,FF2：當(dāng)Q0=Q1= 1時(shí)，再來一個(gè)脈沖則翻轉(zhuǎn)一次。,四位二進(jìn)制同步加法計(jì)數(shù)器級間連接的邏輯關(guān)系,觸發(fā)器翻轉(zhuǎn)條件,J、K端邏輯表達(dá)式,J、K端邏輯表達(dá)式,FF0,每輸入一C翻一次,FF1,FF2,FF3,J0 =K0 =1,Q0 =1,J1 =K1 = Q0,Q0 = Q1 = 1,J2 =K2 = Q1 Q0,Q0 = Q1 = Q2 = 1,J3 =K3= Q1 Q1 Q0,由J、K端邏輯表達(dá)式，可得出四位同步二進(jìn)制計(jì)數(shù)器的邏輯電路,（加法）,（減法）,四位同步二進(jìn)制加法計(jì)數(shù)器的邏輯圖,每個(gè)觸發(fā)器有多個(gè)J端和K

18、端，J端之間和K之間 都是“與”的邏輯關(guān)系,在上述的四位二進(jìn)制加法計(jì)數(shù)器中，當(dāng)輸入第16個(gè)計(jì)數(shù)脈沖時(shí)，又將返回初始狀態(tài)“0000”。如果還有第五位觸發(fā)器的話，這時(shí)應(yīng)是“10000”，即十進(jìn)制數(shù)16。但是現(xiàn)在只有四位，這個(gè)數(shù)就記不下來，這稱為計(jì)數(shù)器的溢出。 因此，四位二進(jìn)制加法計(jì)數(shù)器，能記得的最大十進(jìn)制數(shù)為 。 位二進(jìn)制加法計(jì)數(shù)器，能記的最大十進(jìn)制數(shù)為 。,例:分析圖示邏輯電路的邏輯功能,說明其用處。 設(shè)初始狀態(tài)為“000”。,解：1. 寫出各觸發(fā)器 J、K端和C端的邏輯表達(dá)式,解：當(dāng)初始狀態(tài)為“000”時(shí)， 各觸發(fā)器J、K端和C端的電平為,由表可知，經(jīng)5個(gè)脈沖循環(huán)一次，為五進(jìn)制計(jì)數(shù)器。,2.列

19、寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程,C1= Q0,由于計(jì)數(shù)脈沖沒有同時(shí)加到各位觸發(fā)器上，所以為異步計(jì)數(shù)器。,異步五進(jìn)制計(jì)數(shù)器工作波形,2、十進(jìn)制計(jì)數(shù)器,十進(jìn)制計(jì)數(shù)器： 計(jì)數(shù)規(guī)律：“逢十進(jìn)一”。它是用四位二進(jìn)制數(shù)表示對應(yīng)的十進(jìn)制數(shù)，所以又稱為二-十進(jìn)制計(jì)數(shù)器。,四位二進(jìn)制可以表示十六種狀態(tài)，為了表示十進(jìn)制數(shù)的十個(gè)狀態(tài)，需要去掉六種狀態(tài)，具體去掉哪六種狀態(tài)，有不同的安排，這里僅介紹廣泛使用 8421編碼的十進(jìn)制計(jì)數(shù)器。,與二進(jìn)制加法計(jì)數(shù)器比較（比較表17.5與表17.8），來第10個(gè)脈沖不是由“1001”變?yōu)椤?010”，而是恢復(fù)為“0000”，即要求第二位觸發(fā)器FF1不得翻轉(zhuǎn)，保持“0”態(tài)，第四位

20、觸發(fā)器FF3應(yīng)翻轉(zhuǎn)為“0”。,1、同步十進(jìn)制計(jì)數(shù)器,十進(jìn)制加法計(jì)數(shù)器狀態(tài)表,十進(jìn)制加法計(jì)數(shù)器狀態(tài)表,脈沖數(shù) （CP）,十進(jìn)制同步加法計(jì)數(shù)器,十進(jìn)制計(jì)數(shù)器工作波形,2、異步十進(jìn)制計(jì)數(shù)器,CT74LS290型二-五-十進(jìn)制計(jì)數(shù)器邏輯圖,CT74LS290型二-五-十進(jìn)制計(jì)數(shù)器的外引線排列圖,和 是清零輸入端,74LS290功能表,二進(jìn)制數(shù)，,五進(jìn)制計(jì)數(shù)，,十進(jìn)制計(jì)數(shù)，,下面按二-五-十進(jìn)制3種情況來分析,（1）只輸入計(jì)數(shù)脈沖，由 輸出， 三位觸發(fā)器不用，為二進(jìn)制計(jì)數(shù)器,（2）只輸入計(jì)數(shù)脈沖 ，由 、 、 端輸出， 為五進(jìn)制計(jì)數(shù)器,（3）將 端與 端連接，輸入計(jì)數(shù)脈沖 。這時(shí)， 由邏輯圖得出各位觸發(fā)

21、器的J、K端的邏輯關(guān)系式：,任意進(jìn)制計(jì)數(shù)器,用一片CT74LS290構(gòu)成10以內(nèi)的任意進(jìn)制計(jì)數(shù)器。下面以構(gòu)成六進(jìn)制計(jì)數(shù)器為例加以介紹。其六進(jìn)制計(jì)數(shù)器的輸出狀態(tài)見表 。,六進(jìn)制計(jì)數(shù)器的輸出狀態(tài)表,脈沖數(shù) （,六進(jìn)制計(jì)數(shù)器的輸出從“0000”開始到“0101”結(jié)束。當(dāng)狀態(tài)“0110”出現(xiàn)時(shí)，將 ， 送到復(fù)位端 和 ，使計(jì)數(shù)器立即清零，狀態(tài)“0110”僅瞬間存在。當(dāng)計(jì)數(shù)器清零后，重新開始新一輪計(jì)數(shù)。這樣，計(jì)數(shù)器的計(jì)數(shù)變?yōu)榱M(jìn)制計(jì)數(shù)方式。,六進(jìn)制計(jì)數(shù)器連線圖,17.5 由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器和無穩(wěn)態(tài)觸發(fā)器,雙穩(wěn)態(tài)觸發(fā)器具有兩個(gè)穩(wěn)定的狀態(tài)，從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)由觸發(fā)脈沖觸發(fā)，觸發(fā)脈沖消失后，穩(wěn)定狀態(tài)能一直保持。單穩(wěn)態(tài)觸發(fā)器在信號未加之前處于穩(wěn)定狀態(tài)，在觸發(fā)脈沖的觸發(fā)下，觸發(fā)器發(fā)生翻轉(zhuǎn)，但新的穩(wěn)態(tài)只能暫時(shí)保持（暫穩(wěn)狀態(tài)），經(jīng)過一定時(shí)間后自動翻轉(zhuǎn)到原來的穩(wěn)定狀態(tài)。所以只有一個(gè)穩(wěn)定狀態(tài)，故稱為“單穩(wěn)態(tài)”觸發(fā)器。 無穩(wěn)態(tài)觸發(fā)器沒有穩(wěn)定狀態(tài)，也不需外加觸發(fā)脈沖，就能輸出一定頻率的矩形脈沖，由于矩形波含有大量的諧波，所以稱為多諧振蕩器。通過對555定時(shí)器外部不同的連接，可以構(gòu)成單穩(wěn)態(tài)觸發(fā)器和無穩(wěn)態(tài)觸發(fā)器（多諧振蕩器）