1、第三章 集成邏輯門電路 教學要求 ： 1、在重點理解原理的基礎上，熟練掌握各種門電路的外特性；對各種常用門電路的使用方法有深刻的了解；知道選用器件進行組合，實現(xiàn)實際系統(tǒng)的設計要求。 2、各種器件的內部工作原理和結構只需了解，以能“理解”為原則。 3、本章分析方法： 電路圖電路分析 約定邏輯定義 實現(xiàn)的邏輯功能, 數(shù)字集成電路的分類 數(shù)字集成電路按其內部有源器件的不同可分為兩類。 1、雙極型晶體管集成電路 晶體管晶體管邏輯(TTL） 射極耦合邏輯(ECL) 集成注入邏輯(I2L） 2、MOS(Metal Oxide Semiconductor)集成電路 有源器件采用金屬氧化物半導體場效應管，它

2、又可分為NMOS、PMOS和CMOS等幾種類型。 3、TTL和CMOS集成電路特點。 A、TTL集成電路工作速度快、驅動能力強，但功耗 大、集成度低；,B、MOS集成電路集成度高、功耗低。超大規(guī)模集成電 路基本上都是MOS集成電路，其缺點是工作速度略低。 目前數(shù)字系統(tǒng)中普遍使用TTL和CMOS集成電路。 4、 大、中、小規(guī)模集成電路 A、小規(guī)模集成電路(SSI），每片組件內包含10100個 元件(或1020個等效門)。 B、中規(guī)模集成電路(MSI)，每片組件內含1001000個元件(或20100個等效門)。 C、大規(guī)模集成電路(LSI)， 每片組件內含 1000100000個元件(或10010

3、00個等效門)。 D、超大規(guī)模集成電路(VLSI)，每片組件內含100000 個元件(或1000個以上等效門)。,目前常用的邏輯門和觸發(fā)器屬于SSI，常用的譯碼器、數(shù)據(jù)選擇器、加法器、計數(shù)器、移位寄存器等組件屬于MSI。常見的LSI、VLSI有只讀存儲器、隨機存取存儲器、微處理器、單片微處理機、位片式微處理器、 高速乘法累加器、通用和專用數(shù)字信號處理器等。此外還有專用集成電路，它分標準單元、門陣列和可編程邏輯器件PLD。PLD是近十幾年來迅速發(fā)展的新型數(shù)字器件，目前應用十分廣泛。,2 半導體二極管和三極管的開關特性 一、 半導體二極管的開關特性 1、開關特性 半導體二極管具有單向導電性，即外加

4、正向電壓（大于閾值電壓）時導通，反之截止。所以相當于一個 受外加電壓極性控制的開關。 二極管開關電路 二極管的伏安特性,A、電路分析： 設：輸入信號的高電平 VIH =VCC ，低電平VIL=0 二極管D為理性器件，即正向導通 電阻為0，反向電阻為。 1） VI=VIH 時，D 截止，VO=VOH=VCC 2） VI=VIL 時，D 導通， VO=VOL= 0 可以通過輸入高、低電平控制二極管的開關狀態(tài)， 并在輸出端得到相應的高、低電平。 B、門限電壓（閾值電壓）： 通常把電壓VTH稱為門限電壓或閾值電壓。 硅管的閾值電壓為0.6 0.7 V， 鍺管的閾值電壓為0.2 0.3 V。,2、限幅電

5、路（限幅器） A、電路功能： 限幅電路的功能是將輸入波形的一部分傳送到輸出端，其余部分抑制掉，可以對脈沖波形進行整形或變換 。常用的有二極管串聯(lián)上限限幅器、串聯(lián)下限限幅器、串聯(lián)雙向限幅器；二極管并聯(lián)上限限幅器、并聯(lián)下限限幅器、并聯(lián)雙向限幅器。 B、電路分析： 限幅電路如圖所示，設D工作在理想的開關狀態(tài)。 1） VIVREF 時，D導通，VO VI 2） VIVREF 時，D截止，VO VREF 它將輸入波形中瞬時電位低于VREF的部分波形抑制掉，而將瞬時波形高于VREF的部分波形傳送到輸出端。,限幅電平為VREF的串聯(lián)下限限幅器及工作波形圖 注意：在限幅器中，D截止時，D上反向電壓不能超過D的

6、 反向擊穿電壓。,二、半導體三極管的開關特性 在脈沖與數(shù)字電路中，在大幅度脈沖信號作用下，半導體三極管交替工作在截止區(qū)與飽和區(qū)，作為開關元件來使用。 1、三極管的基本開關電路及電路傳輸特性： 三極管的基本開關電路及電路傳輸特性如圖示：,2、電路分析： A、當輸入電壓VIVON而小于某一數(shù)值時，三極管T工 作在放大區(qū)。當輸入電壓有一較小變化時，會引 起輸出電壓較大的變化。 C、當輸入電壓大于某一數(shù)值時，三極管T工作在飽和 區(qū)，相當于開關閉合。 硅管的閾值電壓為0.6 0.7V， 鍺管的閾值電壓為0.2 0.3V。,3、舉例： 在圖示電路中，試計算當輸入端分別接0 V、5 V和 懸空時輸出電壓U0

7、的數(shù)值，并指出三極管工作在什么狀態(tài)。假定三極管導通以后UBE=0.7 V，電路參數(shù)如圖中所注。 解：當輸入端懸空時，UBE= -10 V，三極管處于截 止狀態(tài)，U0=10 V。,當輸入端接Ui時，可利用戴維寧定理將接至基極與 發(fā)射極間的外電路化簡為由等效電壓UE和等效電阻 RE串聯(lián)的單回路，如圖所示。 其中： 若Ui=0 V，則UE= -2.03 V，故三極管處于截止狀態(tài)，U0=10 V。 若Ui=5 V， 則UE=1.95 V， 而臨界飽和基極電流 可見，IBIBS，三極管處于飽和導通狀態(tài)， U0=UCES=0.3 V。,3 TTL集成邏輯門 一、 TTL與非門： 1、電路構成： 輸入級 倒

8、相級 輸出級,A、 輸入級： 輸入級由多發(fā)射極管T1和電阻R1組成，其作用是對輸入變量A、B、C實現(xiàn)邏輯與，它相當于一個與門。 設二極管V1V4 的正向管壓降為0.7 V。 輸入級等效電路如下圖所示。,1）當輸入信號A、B、C 中至少有一個以上為低電平(0.3V)時， Ub1=1V， UC =0.3V； 2）當A、B、C 全部為高電平(3.6V)時， Ub1=4.3V，UC=3.6V。 當所有輸入都為高時，輸出才為高，只要有一個輸 入為低，輸出便是低，所以起到了與門的作用。 B、倒相級： 倒相級由T2、R2、R3組成，在T2的集電極與發(fā)射極可以得到兩個相位相反的電壓，為輸出級提供兩個相位相反的

9、驅動信號。 C、輸出級： 輸出級由T3、T4、T5和R4、R5組成，這種電路形式稱推拉式電路，它不僅輸出阻抗低，帶負載能力強，而且可以提高工作速度。,2、電路分析： A、當T1管的輸入全為高時：(開門狀態(tài)） T1管處于反向偏置狀態(tài)，反=0.2 T2飽和 T5飽和 T3導通，T4截止,假設T2不存在。此時： VB1=VIH+VON=3.6+0.7=4.3(V) 顯然T2、T5存在的情況下， T2、T5的發(fā)射結必然同 時導通。一旦T2、T5導通之后： VB1=0.7+0.7+0.7=2.1(V) 又因為，此時VE1 =3.6V， VC1 =1.4V。所以T1處于 發(fā)射結反向偏置、集電結正向偏置的工

10、作狀態(tài)，即稱為 “倒置”工作狀態(tài)。 所以VB1 被箝位在2.2V左右，T2導通使VC2被箝位在1.0V左右，所以T3導通，但T4截止。由于T5導通，所以輸出為低電平。,注：發(fā)射結處于反偏（Vbe1=-0.7V），這時T1管相當于一個反向放大管（射極當集電極用），其反=0.2，各發(fā)射極電流是很微弱的。而集電極卻有較大的電流。這樣Ib2電流較大，將使T2管處于飽和狀態(tài)。,B、當T1的輸入至少有一為低時： (關門狀態(tài)） T1飽和 ，T2截止 T5截止 T3飽和，T4放大。,此時T1的發(fā)射結導通，基極電位被箝位在： VB1=VIL+VON=0.3+0.7=1.0(V) 由于T1工作在深度飽和狀態(tài)，使V

11、CE=0.1V，則： VC1=VIL+VCES=0.3+0.1=0.4(V) 因此T2的發(fā)射結不會導通。 T2截止后， VC2為高電 平，VE2為低電平，導致T5截止，T4導通，輸出為高電 平。 所以輸入與輸出之間的關系為與非關系。,注： 由于VE1為低，發(fā)射結將處于正偏，T1管處于飽和 狀態(tài)，將有很大的集電極電流（IC1）流通。IB2 是個相當大的反向驅動電流，它促使T2管很快 從飽和轉換為截止。 當T1的輸入端接有低電平時，T1管總的來說是 處于飽和狀態(tài)，但卻經歷兩種特殊的飽和階段。 當T2管即將退出飽和時，T1處于低負載電阻，大 電流（IC1大）飽和狀態(tài)。當T2進入截止后，T1 負載是T

12、2的反向結電阻與R2串聯(lián)，是個大電阻， T1處于小電流飽和狀態(tài)，其VCES=0.1V。,C、交叉漏電流 當T1輸入一個為高，兩個為低時，存在一個交叉漏電流。一般來說，前一級高電平負載主要是由交叉漏電流來確定。（即T4管提供此電流I交叉）。 注：實際電路中，輸入端有一箝位二極管，它即可以抑止輸入端可能出現(xiàn)的負極性干擾脈沖，又可以防止輸入電壓為負時T1的發(fā)射極電流過大，起到保護作用。該二極管允許通過的最大電流約為20mA。,3、TTL與非門的特性與參數(shù) A、電壓傳輸特性 輸出電壓跟隨輸入電壓變化的 關系曲線，曲線如圖示。 曲線大致分為四段： 1)、 AB段(截止區(qū))： 當UI0.6V時，UB11.

13、3V,故 T2,T5截止，T3,T4導通，輸出 為高電平。UOH=UCCIB3R2UBE3UBE4=3.6V 2)、 BC段(線性區(qū))： 當0.6VUI1.3V時，T1工作在深度飽和狀態(tài)，使VCE=0.1V ，所以0.7VUb21.4V，T2開始導通，T5尚未導通。T2處于放大狀態(tài)，其集電極電壓Uc2隨著UI的增加而下降，并通過T3、T4射極跟隨器使輸出電壓UO也下降，下降斜率近似等于-R2/R3。,3)、CD段(轉折區(qū))： 1.3VUI1.4V，當UI略大于1.3V時，UB1約為2.1V，T2、T5導通， T4截止，輸出電壓迅速下降為低電平。轉折區(qū)中點對應的輸入電壓稱為閾值電壓也稱門檻電壓。

14、此時電路的狀態(tài)由關態(tài)轉換為開態(tài)。 4)、DE段(飽和區(qū))： 當UI1.4V時，隨著UI增加V1進入倒置工作狀態(tài)，T4截止，T2、T5飽和，輸出為低電平UOL=0.3V。 B、幾個重要參數(shù)： a、輸出高電平UOH和輸出低電平UOL 電壓傳輸特性：截止區(qū)的輸出電壓UOH=3.6V， 飽和區(qū)的輸出電壓UOL=0.3V。 一般產品規(guī)定UOH2.7V、UOL0.5V時即為合格。,b、閾值電壓UT。 電壓傳輸特性上轉折區(qū)中點所對應的輸入電壓UT1.3V，UT可看成與非門導通和截止的分界線。c 、開門電平UON和關門電平UOFF。 開門電平UON是保證輸出電平達到額定低電平(0.3V）所允許輸入高電平的最低

15、值，通常UON=1.4V，一般產品規(guī)定UON1.8V。 關門電平UOFF是保證輸出電平為額定高電平(2.7V左右)時，允許輸入低電平的最大值。通常UOFF1V, 一般產品要求UOFF0.8V。,d、 噪聲容限UNL、UNH 在電子電路中總是不同程度地存在外界的干擾，這些干擾信號稱為噪聲。它將影響電路的正常工作。噪聲容限就是反映電路抗干擾能力的一個指標，即反映電路在多大的干擾電壓下仍能正常工作。 在保證輸出高、低電平不變的條件下，輸入電平允許波動的范圍值稱為噪聲容限。 低電平噪聲容限 用UNL表示： UNL=UOFFUIL 若UOFF=0.8V，UIL=0.3V，則UNL=0.5V。 高電平噪聲

16、容限 用UNH表示： UNH=UIHUON 若UON=1.8V，UIH=3V，則UNH=1.2V。 注意：在一般條件下，影響電壓傳輸特性的主要因素是環(huán) 境溫度和電源電壓。總趨勢：溫度升高，輸出高、低電平 都會升高，閾值電壓降低。電源電壓的變化主要影響輸出 高電平，一般VOH VCC，輸出低電平影響不大。,C、輸入特性(輸入端） 輸入特性是指輸入電流與 輸入電壓之間的關系曲線， 輸入特性如圖示。 分析過程中，僅考慮輸入信號 是高、低電平，而不考慮中間值。 設輸入電流II由信號源流入V1發(fā)射極時方向為正， 反之為負。 當UIUT時II為負，即II流入信號源，對信號源形成灌 電流負載。當UIUT時I

17、I為正，II流入TTL門，對信號源形成拉電流負載。 ,1)、VI為低電平：若VCC=5V,VI=VIL=0.3V （輸入短路 電流）此時T1飽和 ，T2截止 輸入短路電流IIS：當UI為低電平時的輸入電流稱為輸入短 路電流。 典型值約為-1.5mA。 2)、VI為高電平：若VCC=5V,VI=VIH=3.6V（輸入漏電流） 此時，T1處于倒置狀態(tài)，T2、T5導通 74系列門電路每個輸入端的IIH值一般小于40uA。,D、輸入負載特性 輸入負載特性如圖示。 輸入電流流過RI，在RI上產生壓降而形成輸入端電位UI，UI隨RI變化的規(guī)律即為輸入端負載特性。 1)、當RI很小時UI很小，相當于輸入低電

18、平，輸出高電 平。為了保持電路穩(wěn)定地輸出高電平，必須使 UIUOFF，即：,若UOFF=0.8V，R1=3k，可求得RI 0.69k，這個電阻值稱為關門電阻ROFF。可見，要使與非門穩(wěn)定地工作在截止狀態(tài)，必須選取RIROFF。 2)、同理，為了保證與非門穩(wěn)定地輸出低電平，應 該有UIUON。此時求得的輸入電阻稱為開門電 阻RON。對于典型TTL與非門，RON=2k，即： RIRON 時，才能保證與非門可靠導通。,E、輸出特性（輸出端) 1)、輸出低電平的輸出特性： 當輸出為低電平時，V5飽和、V4截止，輸出電流IL從負載流進V5，形成灌電流；當灌電流增加時，V5飽和程度減輕，因而UOL隨IL增

19、加略有增加。V5輸出電阻約1020。若灌電流很大，使V5脫離飽和進入放大狀態(tài)，UOL將很快增加，這是不允許的。通常為了保證輸出低電平UOL0.35V，應使 IL25mA。,2)、輸出高電平時的輸出特性： 當輸出為高電平時，V5截止，V3微飽和，V4導通，負 載電流為拉電流，當拉電流IL5mA時，V3、V4處于 射隨器狀態(tài)，因而輸出高電平UOH變化不大。 當IL5mA時，V3進入深飽和，由于IR5IL， UOH UCC-Uces4-ILR5，故UOH將隨著IL的增加而降低。,因此，為保證穩(wěn)定地輸出高電平，要求負載電流IL14mA，允許的最小負載電阻RL約為170。 注意：由于受到功耗的限制，74

20、系列門電路的運用條件 規(guī)定，輸出為高電平時，最大負載電流不能超過 0.4mA。 F、扇出系數(shù)：表示門電路能驅動同類型門的個數(shù)，是衡量門電路負載能力的指標。分低電平輸出扇出系數(shù)和高電平輸出扇出系數(shù)。 （一般為28個） 1）低電平輸出扇出系數(shù)NL：驅動門的最大灌電流與負載門的低電平輸入電流之比。 2）高電平輸出扇出系數(shù)NH：驅動門的最大拉電流與負載門的高電平輸入電流之比。,4、舉例： A、在由74系TTL與非門組成的電路中，計算門G1能驅動多少同樣的與非門。 要求G1輸出的高、低電平滿足VOH 3.2V，VOL0.4 V。 與非門的輸入電流為IIL-1.6 mA，IIH40 A。 VOL0.4 V

21、 時輸出電流最大值為IOL= 16 mA， VOH3.2 V 時輸出電流最大值為IOH= -0.4 mA。 G1的輸出電阻可忽略不計。 解：當UO=VOL=0.4 V時，可求得： 當UO=VOH=3.2 V時，可求得： 故G1能驅動5個同樣的與非門。,B、在圖示電路中，為保證U01=0.2V時U120.5V，試計算G1和G2為74系列與非門時R的最大允許值。 解： 對74系列而言，輸入端的 電路結構如圖示， R的最大允許值為： 已知74系列TTL與非門的R1為3K，代入上式得到 R=237 。 一般情況下，典型值R 0.69K。（關門電阻）,F、傳輸延遲時間t pd 傳輸延遲時間表示輸出信號

22、滯后于輸入信號的時間。 1)、輸出電壓由高電平跳 變?yōu)榈碗娖降膫鬏斞舆t時間 稱為導通延遲時間tPHL。 2)、輸出電壓由低電平跳變?yōu)?高電平的傳輸延遲時間稱為 截止延遲時間t PLH。 t PHL和t PLH是以輸入、輸出波形對應邊上等于最大 幅度50%的兩點時間間隔來確定的，如圖所示。 3)、t pd為t PLH和t PHL的平均值： 通常，TTL門的tpd在340 ns之間。,三、 集電極開路門（OC門 OPEN COLLECTOR GATE） 在數(shù)字電路中，常希望多個門電路的輸出端并聯(lián)以實現(xiàn)“與”邏輯，這種功能稱為“線與”。 而TTL門電路中，輸出端是不允 許并聯(lián)使用。因為當兩個門并接時

23、， 若一個門輸出為高電平，另一個門 輸出低電平，就會有一個很大的電 流從截止門的V4管流到導通門的V5 管(如圖 所示)。這個電流不僅會使 導通門的輸出低電平抬高，而且會 使它因功耗過大而損壞。 集電極開路門是允許輸出端直接 并聯(lián)在一起的TTL門，以構成線與邏 輯及線或邏輯。,1、電路構成： 集電極開路門電路圖及邏輯符號如圖示； 注：OC門在使用時，必須在輸出 端通過外接負載電阻接至VCC 或其它電源。 2、由OC門組成的與或非邏輯電路： 1）、邏輯電路：,2）、外接上拉電阻RL的選?。?外接上拉電阻RL的選取應保證輸出高電平時，不低于UOHmin；輸出低電平時，不高于UOLmax。 設：有n

24、個OC門 線與輸出，驅動m個TTL與非門的m個輸入端。 A、當所有OC門輸出高電平時： 其中：IOH為每個OC門輸出管 截止時的漏電流， IIH是負載門每個輸入端 的高電平輸入電流， m為負載門的個數(shù)，n為OC門的個數(shù)。,B、當只有一個OC門輸出低電平時（極限情況）： 其中：ILM 是OC門允許的 最大負載電流， IIL為每個負載門 輸入電流的絕對值。,C、電阻RL的選?。?RL的典型值為1K 。 注： 由于有上拉電阻RL存在，降低了系統(tǒng)的開關速 度，故OC門只適用于速度不高的場合。 上拉電阻的大小不僅影響線與輸出的高、低電 平，而且還影響門的延時、功耗和扇出等等。,3、利用OC門實現(xiàn)不同電平

25、的轉換 有些OC門的輸出管設計較大，足以承受較大電流和較高電壓。所以輸出管T5的RL可接到較高的電源EC上，用它控制輸出所需要的高電平。如數(shù)碼管，MOS器件等，此時EC可接1020V。 例SN7407（同相）/ SN7406（反相)輸出管允許的最大負載電流為40mA ，截止時耐壓為30V，足以直接驅動小型繼電器和數(shù)碼管等小型功率器件。 除與非門外，反相器、與門、或門、或非門都可做成OC門的輸出結構，外接負載電阻的計算方法也相同。,4、計算圖示電路中上拉電阻RL的阻值范圍。其中 G1、G2、G3是74LS系列OC門，輸出管截止時的漏電流IOH3.2V,VOL0.4 V。 解： 故應取0.68kR

26、15 k 。,四、三態(tài)TTL電路（三態(tài)門 THREE STATE GATE） 普通TTL門的輸出只有兩種狀態(tài)邏輯 0 和邏輯 1，這兩種狀態(tài)都是低阻輸出。三態(tài)邏輯(TSL)輸出門除了具有上述兩個狀態(tài)外，還具有高阻輸出的第三種狀態(tài)(或稱禁止狀態(tài))，這時輸出端相當于懸空。 1、電路構成：,三態(tài)門的電路圖及符號如圖所示。 其中：G為控制輸入端 2、電路分析： A、當G=0(即G端輸入低電平)時： 晶體管V6截止，其集電極UC6為高電平，使晶體管V1中與V6集電極相連的那個發(fā)射結也截止。由于和二極管VD的N區(qū)相連的PN結全截止，故VD截止，相當于開路，不起任何作用。這時三態(tài)門和普通與非門一樣，完成“與

27、非”功能，即 。,B、當G=1(即G端輸入高電平)時： V6飽和導通，UC6為低電平，則VD導通，使UC2被鉗制在1V左右，致使V4截止。同時UC6使V1管射極之一為低電平，所以V2、V5也截止。由于同輸出端相接的兩個晶體管V4和V5同時截止，因而輸出端相當于懸空或開路。這時三態(tài)門相對負載而言呈現(xiàn)高阻抗，故稱這種狀態(tài)為高阻態(tài)或懸浮狀態(tài)，也叫禁止狀態(tài)。 C、真值表：,3、由三態(tài)門組成的 “與或非”電路： 注意：G1，G2不能同時為高電平，否則會發(fā)生與普通 與非門電路輸出端并聯(lián)所造成的同樣后果，致 使邏輯關系混亂，器件損壞。 4、實際應用 三態(tài)門大量地用于計算機的總線接口上，由此又稱之為總線驅動器

28、，緩沖器等。它不但可以代替OC門，實現(xiàn)高速線或，而且可以實現(xiàn)數(shù)據(jù)的雙向傳輸（即用一條傳輸總線，實現(xiàn)數(shù)據(jù)的雙向傳輸）， 這就是當今為什么大量選用三態(tài)門的原因所在。,用三態(tài)門構成的雙向傳輸總線如下圖所示。 注：某一時刻只能有一個三態(tài)門處于工作狀態(tài)，其余的兩 態(tài)門處于高阻狀態(tài)，則總線就可輪流傳送各三態(tài)門的 輸出/輸入信號。否則會發(fā)生與普通與邏輯門電路輸 出端并聯(lián)所造成的同樣后果，致使邏輯關系混亂，器 件損壞。（74LS373）,4、 MOS集成邏輯門 MOS晶體管是金屬-氧化物-半導體場效應管的簡稱。MOS集成邏輯電路具有集成度高，功耗小，工藝簡單等優(yōu)點。因而在集成電路，特別是在大規(guī)模集成電路中得到

29、廣泛應用。 一、MOS管的開關特性： 1、N溝道增強型MOS管： N溝道增強型MOS管的結構及符號如圖示。,2、MOS管輸出特性： 輸出特性是指當固定柵極電壓不同值時，漏電流 IDS和漏源之間電壓UDS關系，NMOS管輸出特性曲線 如圖所示。 A、非飽和區(qū)： VDS(VGS - VT) 在一定的VGS值下： VDS ，其IDS基本不變 C、截止區(qū)： VGSVT， IDS0,3、轉移特性： 轉移特性時指VDS為一定值時，漏極電流IDS隨柵極控制電壓VGS而變化的特性曲線。NMOS管的轉移特性如圖所示。 A、當UGSUT時： 管子導通，且UGS導電 溝通的電阻漏電流IDS C、MOS管在開關狀態(tài)的

30、條件下， 加在柵極上的電壓不是高電位， 就是低電位，其轉移特性可用 直線來近似。其斜率為一常數(shù)。,二、CMOS 反相器 1、電路結構： CMOS反相器電路如圖示，它由兩個增強型MOS場效應管組成，其中V1為NMOS管，稱驅動管，V2為PMOS管，稱負載管。 NMOS管的柵源開啟電壓UTN為正值，PMOS管的柵源開啟電壓UTN是負值，其數(shù)值范圍在25V之間。為使電路正常工作，要求電源電壓UDD(UTN+|UTP|)。UDD可在318V之間工作，其適用范圍較寬。,2、電路分析： A、當UI=UIL=0V時： UGS1=0，因此V1管截止，而此時 |UGS2|UTP|，所以V2導通，且 導通內阻很低

31、，所以UO=UOHUDD， 即輸出為高電平。 B、 當UI=UIH=UDD時： UGS1=UDDUTN，V1導通，而UGS2=0|UTP|， 因此V2截止。此時UO=UOL0，即輸出為低電平?？梢?，CMOS反相器實現(xiàn)了邏輯非的功能。 C、CMOS反相器在工作時，由于在靜態(tài)下UI無論是高電平還是低電平，V1和V2中總有一個截止，且截止時阻抗極高，流過V1和V2的靜態(tài)電流很小，因此CMOS反相器的靜態(tài)功耗非常低，這是CMOS電路最突出的優(yōu)點。,3、CMOS反相器的主要特性 A、電壓傳輸特性 CMOS反相器的電壓傳輸特性如圖示。 1）AB段： UIUTN輸入低電平時， UGS1UTN, |UGS2|

32、UTP|， 故V1截止，V2導通， UO=UOHUDD，輸出高電平。 2）CD段： UIUDD-|UTP|輸入為 高電平，V1導通，而 |UGS2|UTP|， 故V2截止， 所以UO=UOL0，輸出低電平。 ,3） BC段： UTNUI(UDD-|UTP|)，此時由于UGS1UTN， UGS2|UTP|，故V1、V2均導通。若V1、V2的參數(shù)對稱，則UI=1/2UDD時兩管導通內阻相等UO=1/2UDD。因此，CMOS反相器的閾值電壓為UT1/2UDD。 BC段特性曲線很陡，可見CMOS反相器的傳輸特性接近理想開關特性，因而其噪聲容限大，抗干擾能力強。 B、電流傳輸特性 CMOS反相器的 電流

33、傳輸特性如圖示：,1）在AB段 由于V1截止，阻抗很高，所以流過V1和V2的漏電流幾乎為0。 2）在CD段 V2截止，阻抗很高，所以流過V1和V2的漏電流也幾乎為0。 3）在BC段 V1和V2均導通時才有電流iD流過V1和V2，并且在 UI=1/2UDD附近，iD最大。 C、 CMOS電路特點 1）靜態(tài)功耗低 CMOS反相器穩(wěn)定工作時，總是有一個MOS管處于截止狀態(tài)，流過的電流為極小的漏電流，因而靜態(tài)功耗很低，有利于提高集成度。,2）抗干擾能力強。 由于其閾值電壓UT=1/2UDD，在輸入信號變化時，過渡區(qū)變化陡峭，所以低電平噪聲容限和高電平噪聲容限近似相等。約為0.45UDD。 3）電源電壓

34、工作范圍寬，電源利用率高。 標準CMOS電路的電源電壓范圍很寬，可在318V范圍內工作。當電源電壓變化時，與電壓傳輸特性有關的參數(shù)基本上都與電源電壓呈線性關系。 CMOS反相器的輸出電壓擺幅大，UOH=UDD, UOL=0V，因此電源利用率很高。 4）負載能力強（較強的容性負載驅動能力） 由于下級門輸入電阻很大，約為1010，幾乎不取負載電流，因此負載能力強。理論上扇出系數(shù)無窮大。但隨著N 出CL 這將導致工作速度 。 5）CMOS非門傳輸延遲較大，且它們均與電源電壓有關.電源電壓越高，CMOS電路的傳輸延遲越小，功耗越大。,D、使用CMOS門電路時應注意事項： 1）輸出端不允許直接接電源或地

35、。 2）除漏極開路（OD）門和三態(tài)門外，不允許兩個器件的輸出端直接并接。 3）多余輸入端不允許懸空，應按邏輯要求直接接VDD或地。若通過電阻接地，不管電阻是大是小，都相當于連接低電平。 4）當速度不高時，允許輸入端并聯(lián)使用。 E、各種MOS電路的分析技巧： 1）工作管相串起“與”的作用，相并起“或”的作用。 2）工作管若先串后并，則先“與”后 “或”，若先并后串，則先“或”后 “與”。 3）每經過一個負載管就反相一次。,四、 其它幾種CMOS門電路 1、CMOS與非門電路 電路如圖所示，其中T1T2為兩個串連的NMOS管，T4T3 為兩個并聯(lián)PMOS管。 當輸入均為高時：T1T2導通，T4T3

36、截止,F為低電平， 當輸入有一為低時：T1T2截止，T3T4有一導通， F為高電平，所以,2、 CMOS或非門 電路如圖所示，電路形式恰好與“與非門”相反。 當有一個輸入為高時：T1T2中必有一個導通，同時使 T3T4截止，F(xiàn)為低電平。 當輸入均為低時：T1T2均截止，T4T3導通，F(xiàn)為高電平， 所以,3、 CMOS傳輸門 A、電路結構： CMOS傳輸門電路結構邏輯符號如圖所示： B、電路分析： 1）控制端C加0V，在 端加UDD時： 只要輸入信號的變化范圍不超出0UDD，則V1和V2同時截止，輸入與輸出之間呈高阻態(tài)(109)，傳輸門截止。 ,2） 若C=UDD， ，而且在RL遠大于V1、V2

37、的導通 電阻的情況下： 當0UIUDD-UTN時V1將導通，而當|UTP|UIUDD時V2導通。因此，UI在0UDD之間變化時，V1和V2至少有一個是導通的，使UI與UO兩端之間呈低阻態(tài)(小1k)，傳輸門導通。 3）由于V1、V2管的結構形式是對稱的，即漏極和源 極可互換使用，因而CMOS傳輸門屬于雙向器件， 它的輸入端和輸出端也可以互易使用。 4、模擬開關 A、電路結構： 模擬開關用來傳輸連續(xù)變化的模擬電壓信號。 模擬開關的基本電路由CMOS傳輸門和一個CMOS 反相器組成，電路如圖所示。,B、電路分析： 當C=1時，開關接通。 當C=0時，開關斷開。 因此只要一個控制電壓即可工作。和CMO

38、S傳輸門一樣，模擬開關也是雙向器件。,五、CMOS邏輯門系列 CMOS邏輯門器件有三大系列： 4000系列， 74C系列，硅-氧化鋁系列。 1、 4000B系列部分器件： 2、各系列CMOS電路的技術參數(shù)：,3、舉例：試分析圖中電路的邏輯功能，寫出輸出邏輯 函數(shù)式。 1）工作管相串起“與” 的作用，相并起 “或”的作用。 2）工作管若先串 后并，則先“與”后 “或”，若先并后串， 則先“或”后 “與”。 3）每經過一個負載 管就反相一次,5、集成門電路使用中的實際問題 一、TTL電路與CMOS電路的接口 TTL電路和CMOS電路接口時，無論是用TTL電路驅動CMOS電路還是用CMOS電路驅動T

39、TL電路，驅動門都必須為負載門提供合乎標準的高、低電平和足夠的驅動電流。 即必須同時滿足下列各式： 注：n、m分別為負載電流IIH、IIL的個數(shù)。,1、用TTL電路驅動CMOS電路 A、驅動4000系列和HC系列CMOS電路 必須設法將TTL電路的輸出高電平提升到3.5V以上?？梢栽赥TL電路的輸出端接一個上拉電阻至電源 UCC(+5V)(注意電阻阻值的選?。?。此時，CMOS電路相當于一個同類TTL電路的負載。 如果CMOS電路的電源較高，TTL的輸出端仍可接一上拉電阻，但需使用集電極開路門電路(OC門)。 另一種方案是采用一個專用的CMOS電平轉換器，它由兩種直流電源UCC和UDD供電，電平

40、轉換器接收TTL電平(對應于UCC)，而輸出CMOS電平(對應于UDD) B、驅動74HCT系列和74ACT系列的CMOS門電路 因兩類電路性能兼容，故可以直接相接，不需外加元件和器件。,2、用4000系列CMOS電路驅動74系列TTL電路 (不包括74LS系列，74系列的IIL max 1.6mA。） 由于IOLmaxm IIL max不滿足，因此需擴大CMOS門電路輸出低電平時吸收負載電流的能力。常用以下三種方法。 A、將同一封裝內的門電路并聯(lián)使用以加大驅動能力。B、在CMOS門電路輸出端增加CMOS驅動電路。 （如CMOS的OD門） C、用三極管反相 器作為接口電路， 即用三極管電流 放

41、大器擴展電 流驅動能力。,3、試計算圖示電路中上拉電阻RL的取值范圍。TTL與非門在VOL0.3 V時的灌電流為8 mA，輸出端T5管截止時有50 A的漏電流。CMOS或非門的輸入電流可以忽略。要求加到CMOS或非門輸入端的電壓滿足 VIH4 V，VIL0.3 V。給定電源電壓VDD=5 V。 解：A、根據(jù)VIH4V的要求和TTL與非門的截止漏電流可求得RL最大允許值： B、根據(jù)VIL0.3 V及TTL與非門的最大 負載電流可求出RL的最小允許值： 所以：0.59KRL20K 典型值 10 K,二、門電路多余輸入端的處理措施 1、TTL門電路 1）懸空。易引入干擾，不采用。(相當于接邏輯高電平

42、) 2）接固定的電平。（與非門：接高電平；或非門：接低電平。)優(yōu)點是不增加信號的驅動電流。 3）與有用的輸入端并聯(lián)。優(yōu)點：邏輯可靠性提高，但信號提供的驅動電流增加。 2、CMOS門電路 1）與有用的輸入端并聯(lián)。優(yōu)點：邏輯可靠性提高，但會增加電路的輸入電容量，影響開關速度。常在工作頻率不高的情況下使用。 2）接固定的電平。（與非門：接高電平；或非門：接低電平。)常在工作頻率較高的情況下使用。 注意：嚴禁懸空。易受外界干擾影響，引起器件損壞。 懸空相當于接低電平。,三、MOS電路使用注意事項 盡管CMOS和大多數(shù)MOS電路輸入有保護電路，但這些電路吸收瞬變能量有限，太大的瞬變信號會破壞保護電路，甚

43、至破壞電路的工作。為防止這種現(xiàn)象發(fā)生，應注意以下幾點： 1、焊接時，電烙鐵外殼應接地。 2、器件插入或拔出插座時，所有電壓均需除去。 3、不用的輸入端應根據(jù)邏輯要求接電源UDD(與非 門)，或接地(或非門)，或與其它輸入端連接。 4、輸出級所接電容負載不能大于500 pF，否則會因 輸出級功率過大而損壞電路。,四、TTL門與CMOS門的比較 1）構成器件的材料不同。 2）TTL門的工作電壓5V，CMOS門為318V。 3） TTL門的輸入端懸空相當于接高電平，CMOS門電路的輸入端不允許懸空，懸空相當于接低電平。 4） TTL門的輸入端接電阻R時，若RRON，輸入端相當于接高電平；若RROFF

44、，相當于接低電平。而CMOS門電路輸入端接電阻R時，不管電阻有多大都相當于接低電平。 5） CMOS門電路輸出高電平的數(shù)值比TTL的高，接近于電源電壓，CMOS門電路輸出低電平的數(shù)值比TTL的低，接近于零。,6）TTL門的扇出系數(shù)比CMOS門的小，計算方法也不同。 CMOS門的扇出系數(shù)取決于對工作速度的要求：工作速度低扇出系數(shù)可多些，否則扇出系數(shù)少些。 7）TTL門電路的噪聲容限比CMOS門電路小，抗干擾能力差。 例1：分析右圖電路結構 解：是或非結構。,例2、如圖所示，根據(jù)給出的輸入A、B波形畫出輸出Y1、Y2的波形（北航） 解：TTL：輸入端接的電阻小于 關門電阻，相當于接低電平，故 相當

45、于與非門。 CMOS門：接任何電阻到地都相 當于輸入低電平，故相當于或非門。,例3：如圖所示，G1G2均為TTL 門電路，其輸出VOH3V， VOL0.3V，IHM=0.4mA， ILM=30mA，T的40。 T工作在開關狀態(tài)，導通時 VBE=0.7V，飽和時 VCES=0.3V，最大允許集電 極電流ICM=100mA；發(fā)光二 極管正向導通壓降VD=1.4V， 發(fā)光時，正向電流ID=510mA。 (1)當輸入ABCD取何值時，D有可能發(fā)光？ (2)求限流電阻RC的取值范圍。 (3)若RC =0.2K，為使T導通， 應取多大？,解：(1)D發(fā)光的條件是T導通，且IC(ID)=510mA。 所以：

46、G1必須輸出高電平，則AB的取值為“0、0” G2必須輸出低電平，則CD的取值為“1、1” 因此：ABCD的取值為“0、0、1、1”， D才能發(fā)光。 （2）設T處于飽和狀態(tài)，按發(fā)光二極管的電流要求和與非門的最大允許灌電流ILM的限制，求出RC的取值范圍。 所以： RC的取值范圍 （3）T進入飽和狀態(tài)時， 的選擇必須滿足：IBIBS,小 結 一、 本章內容提要： 1、半導體二極管和三極管的開關特性 A、硅管的閾值電壓為0.6 0.7V， B、在脈沖與數(shù)字電路中，在大幅度脈沖信號作用下，半導體三極管交替工作在截止區(qū)與飽和區(qū)，作為開關元件來使用。 2、TTL與非門： A、TTL與非門電路分析 B、T

47、TL與非門的特性與參數(shù) 輸出高電平UOH和輸出低電平UOL 閾值電壓UT。 開門電平UON和關門電平UOFF 噪聲容限UNL、UNH 輸入短路電流IIS，輸入漏電流IIH ,關門電阻ROFF、開門電阻RON 灌電流IL25mA、拉電流IL14mA，實際不允許拉電流超過0.4mA。 扇入扇出系數(shù) 導通延遲時間tPHL、截止延遲時間、平均延遲時間 3、集電極開路門（OC門） 外接上拉電阻RL的選?。?4、三態(tài)TTL電路（三態(tài)門） 邏輯符號、真值表 5、MOS集成邏輯門,A、MOS管的開關特性 非飽和區(qū)、飽和區(qū)、截止區(qū) B、CMOS 反相器 電路結構、電路分析、CMOS反相器的主要特性 C、CMOS電路特點 D、其它幾種CMOS門電路 CMOS與非門電路 CMOS或非門 CMOS傳輸門 6、集成門電路使用中的實際問題 TTL電路與CMOS電路的接口 MOS電路使用注意事項,二、舉例： 1、已知某與非門的電壓傳輸特性、輸入特性、輸出特性分別如圖曲線所示。試求出它的有關參數(shù)。,輸出高電平VOH= 3.2V 輸出低電平VOL=0.2V 輸入短路電流IIS= -1.2mA 高電平輸入電流IIH=0.04mA 關門電平VOOF=0.9V 開門電平VON=1.7V 低電平噪聲容限VNL=0.7V 高電平噪聲容限VNH=1.5V 扇出系