1、EDA實驗,主講教師信息 姓 名：何靜 電話郵箱：,成績評定方法 本課程的總評成績由平時成績、期末考試成績（機試）組成，平時成績的評定依據(jù)是預習報告、實驗考勤、實驗態(tài)度、實驗動手能力、實驗報告，開放實驗完成情況等，占總評成績的40%。期末考試成績占60%,4,實驗一 基于Quartus II的原理圖輸入數(shù)字電路設(shè)計,5,第一部分：實驗要求,通過本次實驗，引導學生以EDA設(shè)計的手段來設(shè)計數(shù)字邏輯電路； 掌握QuartusII集成開發(fā)環(huán)境軟件。,6,一、實驗目的,1. 學習EDA集成工具軟件Quartus II的使用； 2. 學會基于PLD的EDA設(shè)計流程； 3. 學會使

2、用原理圖設(shè)計小型數(shù)字電路。,7,三、實驗任務(wù),參照下圖，在QuartusII原理圖輸入環(huán)境下，畫出半加器電路并進行仿真。,8,四、實驗步驟,1. 建立一個項目； 2. 選定目標器件（EP2C35F484C8)，對設(shè)計進行綜合； 3. 繪制設(shè)計電路原理圖； 4. 編輯測試激勵波形文件，執(zhí)行功能仿真，記錄仿真結(jié)果； 5. 記錄實驗結(jié)果及實驗過程中出現(xiàn)的問題及解決辦法。 （注：請自行保留設(shè)計工程文件夾。第二次實驗繼續(xù)進行）,9,五、實驗報告要求,1. 記錄設(shè)計原理圖。 2. 記錄仿真結(jié)果。,10,一、準備,1、使用QuartusII軟件之前，請確保軟件已正常破解。 若啟動QuartusII時看到如下

3、界面，則說明軟件尚未正常破解，需要破解后才能正常使用。,將本機D:Altera目錄下的License.Dat文件中的MAC號替代即完成破解; 右圖所示為查看本機MAC地址（實際地址）的方法。,11,2、Quartus II 6.0主界面操作環(huán)境,1、Project Navigator（工程管理器）,3、Message window（信息窗口）,2、Status window（狀態(tài)窗口）,12,3、常用工具欄,To reset views: Tools Customize Toolbars Reset All Restart Quartus II,若QuartusII界面上一些默認的按鈕被關(guān)閉，

4、影響使用，可按右邊的操作步驟來復原。,13,工程創(chuàng)建時的準備工作,QuartusII通過“工程（Project）”來管理設(shè)計文件，必須為此工程創(chuàng)建一個放置與此工程相關(guān)的所有設(shè)計文件的文件夾； 此文件夾名不宜用中文，也最好不要用數(shù)字，應(yīng)放到磁盤上容易找到的地方，不要放在軟件的安裝目錄中； 建立完工程文件夾后再進行后續(xù)操作。,二、在QuartusII6.0環(huán)境下建立工程,14,1、項目創(chuàng)建向?qū)?文件菜單,15,添加用戶的設(shè)計文件 Graphic (.BDF, .GDF) AHDL VHDL Verilog EDIF Notes: Files in project directory do not

5、need to be added Add top level file if filename 或雙擊鼠標左鍵,2.輸入節(jié)點；,輸入“節(jié)點”界面 點擊“Node Finder”按鈕,查詢節(jié)點界面(注意,fliter 要選擇Pin:all) 點擊“l(fā)ist”按鈕列出節(jié)點,列出的節(jié)點列在左側(cè)欄中。本例中要使用 所有節(jié)點，點擊“”按鈕把所有節(jié)點選中。,選中完節(jié)點后的界面 點擊“OK”按鈕結(jié)束。,節(jié)點查找完成后的界面 點擊“OK”按鈕結(jié)束。,節(jié)點插入完成后的界面,39,3、設(shè)置仿真時間長度,默認為1us，可以修改，這里仍采用默認值。,40,4、設(shè)置柵格時間,默認為10ns，可以修改。這里仍采用默認值。,41,5、編輯輸入端口信號,信號賦值,窗口縮放（左鍵放大，右鍵縮?。?已編輯好的波形,直接點擊保存,保存波形文件,6、啟動功能仿真,點擊start,即可仿真，