1、2020年9月24日星期四5時(shí)13分7秒,1,邏輯門符號(hào)及電路,儀表自動(dòng)化應(yīng)用常識(shí) 馬德紅 2012.12.12,2020年9月24日星期四5時(shí)13分7秒,2,1知道常用集成邏輯門電路的符號(hào)、邏輯功能。 2用儀器儀表測(cè)試常用集成邏輯門電路的邏輯功能。 3用儀器儀表測(cè)試常用集成邏輯門電路的應(yīng)用電路。 4分析和仿真常用集成邏輯門電路及其應(yīng)用電路。 5編寫文檔記錄常用集成邏輯門電路的學(xué)習(xí)過程和測(cè)試結(jié)果。（一組交一份） 6相互交流和學(xué)習(xí)。,任務(wù)目標(biāo)與要求,2020年9月24日星期四5時(shí)13分7秒,3,學(xué)習(xí)要點(diǎn)： 二極管、三極管的開關(guān)特性 分立元件門電路 集成門電路及其功能和使用方法,任務(wù)基礎(chǔ)知識(shí),20

2、20年9月24日星期四5時(shí)13分7秒,4,基本和常用門電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。,任務(wù)基礎(chǔ)知識(shí)一分立元件門電路,獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)，如下圖。,邏輯0和1： 電子電路中用高、低電平來表示。,邏輯門電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路，簡稱門電路。,圖2-1 獲得高、低電平的方法 圖2-2 高、低電平的邏輯賦值 a) 正邏輯b） 負(fù)邏輯,2020年9月24日星期四5時(shí)13分7秒,5,一、二極管、三極管的開關(guān)特性,1.二極管的開關(guān)特性,二極管符號(hào)：,正極,負(fù)極,uD ,Ui0.5V時(shí)，二極

3、管截止，iD=0。,Ui0.5V時(shí)，二極管導(dǎo)通。,2020年9月24日星期四5時(shí)13分7秒,6,uo,uo,ui0V時(shí)，二極管截止，如同開關(guān)斷開，uo0V。,ui5V時(shí)，二極管導(dǎo)通，如同0.7V的電壓源，uo4.3V。,二極管的反向恢復(fù)時(shí)間限制了二極管的開關(guān)速度。,2020年9月24日星期四5時(shí)13分7秒,7,2.三極管的開關(guān)特性,2020年9月24日星期四5時(shí)13分7秒,8,截止?fàn)顟B(tài),飽和狀態(tài),iBIBS,ui=UIL0.5V,uo=+VCC,ui=UIH,uo=0.3V,飽和區(qū),截止區(qū),放,大,區(qū),觀看講解動(dòng)畫,2020年9月24日星期四5時(shí)13分7秒,9,ui=0.3V時(shí)，因?yàn)閡BE0.

4、5V，iB=0，三極管工作在截止?fàn)顟B(tài)，ic=0。因?yàn)閕c=0，所以輸出電壓：,ui=1V時(shí)，三極管導(dǎo)通，基極電流：,因?yàn)?iBIBS，三極管工作在放大狀態(tài)。iC=iB=500.03=1.5mA，輸出電壓：,三極管臨界飽和時(shí)的基極電流：,uo=uCE=VCC-iCRc=5-1.51=3.5V,uo=VCC=5V,ui3V時(shí)，三極管導(dǎo)通，基極電流：,而,因?yàn)閕BIBS，三極管工作在飽和狀態(tài)。輸出電壓：,uoUCES0.3V,2020年9月24日星期四5時(shí)13分7秒,10,3.MOS管的開關(guān)特性,工作原理電路,轉(zhuǎn)移特性曲線,輸出特性曲線,截止?fàn)顟B(tài),uiUT,uo=+VDD,導(dǎo)通狀態(tài),uiUT,uo0

5、,2020年9月24日星期四5時(shí)13分7秒,11,二、三種基本門電路,1、二極管與門,Y=AB,2020年9月24日星期四5時(shí)13分7秒,12,2.二極管或門,Y=A+B,2020年9月24日星期四5時(shí)13分7秒,13,3.三極管非門,uA0V時(shí)，三極管截止，iB0，iC0，輸出電壓uYVCC5V,uA5V時(shí)，三極管導(dǎo)通?；鶚O電流為：,iBIBS，三極管工作在飽和狀態(tài)。輸出電壓uYUCES0.3V。,三極管臨界飽和時(shí)的基極電流為：,2020年9月24日星期四5時(shí)13分7秒,14,當(dāng)uA0V時(shí)，由于uGSuA0V，小于開啟電壓UT，所以MOS管截止。輸出電壓為uYVDD10V。,當(dāng)uA10V時(shí)，

6、由于uGSuA10V，大于開啟電壓UT，所以MOS管導(dǎo)通，且工作在可變電阻區(qū)，導(dǎo)通電阻很小，只有幾百歐姆。輸出電壓為uY0V。,2020年9月24日星期四5時(shí)13分7秒,15,任務(wù)基礎(chǔ)知識(shí)二TTL集成門電路,1.TTL與非門,2020年9月24日星期四5時(shí)13分7秒,16,輸入信號(hào)不全為1：如uA=0.3V， uB=3.6V,1V,則uB1=0.3+0.7=1V，T2、T5截止，T3、T4導(dǎo)通,忽略iB3，輸出端的電位為：,輸出Y為高電平。,uY50.70.73.6V,2020年9月24日星期四5時(shí)13分7秒,17,輸入信號(hào)全為1：如uA=uB=3.6V,2.1V,則uB1=2.1V，T2、T

7、5導(dǎo)通，T3、T4截止,輸出端的電位為：,uY=UCES0.3V,輸出Y為低電平。,2020年9月24日星期四5時(shí)13分7秒,18,功能表,真值表,邏輯表達(dá)式,輸入有低，輸出為高； 輸入全高，輸出為低。,觀看TTL與非門原理動(dòng)畫,2020年9月24日星期四5時(shí)13分7秒,19,74LS00內(nèi)含4個(gè)2輸入與非門，74LS20內(nèi)含2個(gè)4輸入與非門。,74LS00管腳介紹動(dòng)畫演示,2020年9月24日星期四5時(shí)13分7秒,20,2.TTL非門、或非門、與或非門、與門、或門及異或門,A=0時(shí)，T2、T5截止，T3、T4導(dǎo)通，Y=1。,A=1時(shí)，T2、T5導(dǎo)通，T3、T4截止，Y=0。,TTL非門,20

8、20年9月24日星期四5時(shí)13分7秒,21,A、B中只要有一個(gè)為1，即高電平，如A1，則iB1就會(huì)經(jīng)過T1集電結(jié)流入T2基極，使T2、T5飽和導(dǎo)通，輸出為低電平，即Y0。,AB0時(shí)，iB1、iB1均分別流入T1、T1發(fā)射極，使T2、T2、T5均截止，T3、T4導(dǎo)通，輸出為高電平，即Y1。,TTL或非門,2020年9月24日星期四5時(shí)13分7秒,22,A和B都為高電平（T2導(dǎo)通）、或C和D都為高電平（T2導(dǎo)通）時(shí)，T5飽和導(dǎo)通、T4截止，輸出Y=0。,A和B不全為高電平、并且C和D也不全為高電平（T2和T2同時(shí)截止）時(shí)，T5截止、T4飽和導(dǎo)通，輸出Y=1。,TTL與或非門,2020年9月24日星

9、期四5時(shí)13分7秒,23,與門,或門,異或門,2020年9月24日星期四5時(shí)13分7秒,24,3.OC門及TSL門,問題的提出：,為解決一般TTL與非門不能“線與”而設(shè)計(jì)的。,A、B不全為1時(shí)，uB1=1V，T2、T3截止，Y=1。,接入外接電阻R后：,A、B全為1時(shí)，uB1=2.1V，T2、T3飽和導(dǎo)通，Y=0。,外接電阻R的取值范圍為：,OC門,n個(gè)OC門并聯(lián)后為負(fù)載門的m個(gè)輸入端提供輸入信號(hào)時(shí)的R。,2020年9月24日星期四5時(shí)13分7秒,25,TSL門（三態(tài)門）,E0時(shí)，二極管D導(dǎo)通，T1基極和T2基極均被鉗制在低電平，因而T2T5均截止，輸出端開路，電路處于高阻狀態(tài)。,結(jié)論：電路的

10、輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。,2020年9月24日星期四5時(shí)13分7秒,26,功能表,三態(tài)門的符號(hào)及功能表,功能表,2020年9月24日星期四5時(shí)13分7秒,27,TSL門的應(yīng)用：,構(gòu)成數(shù)據(jù)總線：讓各門的控制端輪流處于低電平，即任何時(shí)刻只讓一個(gè)TSL門處于工作狀態(tài)，而其余TSL門均處于高阻狀態(tài)，這樣總線就會(huì)輪流接受各TSL門的輸出。,2020年9月24日星期四5時(shí)13分7秒,28,4.TTL系列集成電路及主要參數(shù),TTL系列集成電路,74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時(shí)間tpd10ns，平均功耗P10mW。,74H：高速系列，是在74系列

11、基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd6ns，平均功耗P22mW。,74S：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd3ns，平均功耗P19mW。,74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd9ns，平均功耗P2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。,2020年9月24日星期四5時(shí)13分7秒,29,TTL與非門主要參數(shù),（1）輸出高電平UOH：TTL與非門的一個(gè)或幾個(gè)輸入為低電平時(shí)的輸出電平。產(chǎn)品規(guī)范值UOH2.4V，標(biāo)準(zhǔn)高電平USH2.4V。

12、 （2）高電平輸出電流IOH：輸出為高電平時(shí)，提供給外接負(fù)載的最大輸出電流，超過此值會(huì)使輸出高電平下降。IOH表示電路的拉電流負(fù)載能力。 （3）輸出低電平UOL：TTL與非門的輸入全為高電平時(shí)的輸出電平。產(chǎn)品規(guī)范值UOL0.4V，標(biāo)準(zhǔn)低電平USL0.4V。 （4）低電平輸出電流IOL：輸出為低電平時(shí)，外接負(fù)載的最大輸出電流，超過此值會(huì)使輸出低電平上升。IOL表示電路的灌電流負(fù)載能力。 （5）扇出系數(shù)NO：指一個(gè)門電路能帶同類門的最大數(shù)目，它表示門電路的帶負(fù)載能力。一般TTL門電路NO8，功率驅(qū)動(dòng)門的NO可達(dá)25。 （6）最大工作頻率fmax：超過此頻率電路就不能正常工作。,2020年9月24日

13、星期四5時(shí)13分7秒,30,（7）輸入開門電平UON：是在額定負(fù)載下使與非門的輸出電平達(dá)到標(biāo)準(zhǔn)低電平USL的輸入電平。它表示使與非門開通的最小輸入電平。一般TTL門電路的UON1.8V。 （8）輸入關(guān)門電平UOFF：使與非門的輸出電平達(dá)到標(biāo)準(zhǔn)高電平USH的輸入電平。它表示使與非門關(guān)斷所需的最大輸入電平。一般TTL門電路的UOFF0.8V。 （9）高電平輸入電流IIH：輸入為高電平時(shí)的輸入電流，也即當(dāng)前級(jí)輸出為高電平時(shí)，本級(jí)輸入電路造成的前級(jí)拉電流。 （10）低電平輸入電流IIL：輸入為低電平時(shí)的輸出電流，也即當(dāng)前級(jí)輸出為低電平時(shí)，本級(jí)輸入電路造成的前級(jí)灌電流。 （11）平均傳輸時(shí)間tpd：信號(hào)

14、通過與非門時(shí)所需的平均延遲時(shí)間。在工作頻率較高的數(shù)字電路中，信號(hào)經(jīng)過多級(jí)傳輸后造成的時(shí)間延遲，會(huì)影響電路的邏輯功能。 （12）空載功耗：與非門空載時(shí)電源總電流ICC與電源電壓VCC的乘積。,2020年9月24日星期四5時(shí)13分7秒,31,1.CMO反相器,（1）uA0V時(shí)，TN截止，TP導(dǎo)通。輸出電壓uYVDD10V。 （2）uA10V時(shí)，TN導(dǎo)通，TP截止。輸出電壓uY0V。,任務(wù)基礎(chǔ)知識(shí)三CMOS集成門電路,2020年9月24日星期四5時(shí)13分7秒,32,2.CMOS與非門、或非門、與門、或門、與或非門和異或門,CMOS與非門,A、B當(dāng)中有一個(gè)或全為低電平時(shí)，TN1、TN2中有一個(gè)或全部截

15、止，TP1、TP2中有一個(gè)或全部導(dǎo)通，輸出Y為高電平。,只有當(dāng)輸入A、B全為高電平時(shí)，TN1和TN2才會(huì)都導(dǎo)通，TP1和TP2才會(huì)都截止，輸出Y才會(huì)為低電平。,2020年9月24日星期四5時(shí)13分7秒,33,CMOS或非門,只要輸入A、B當(dāng)中有一個(gè)或全為高電平，TP1、TP2中有一個(gè)或全部截止，TN1、TN2中有一個(gè)或全部導(dǎo)通，輸出Y為低電平。,只有當(dāng)A、B全為低電平時(shí)，TP1和TP2才會(huì)都導(dǎo)通，TN1和TN2才會(huì)都截止，輸出Y才會(huì)為高電平。,2020年9月24日星期四5時(shí)13分7秒,34,與門,或門,CMOS與或非門,2020年9月24日星期四5時(shí)13分7秒,35,CMOS異或門,3.CMO

16、S OD門、TSL門及傳輸門,CMOS OD門,2020年9月24日星期四5時(shí)13分7秒,36,CMOS TSL門,2020年9月24日星期四5時(shí)13分7秒,37,CMOS 傳輸門,C0、 ，即C端為低電平（0V）、 端為高電平（VDD）時(shí)， TN和TP都不具備開啟條件而截止，輸入和輸出之間相當(dāng)于開關(guān)斷開一樣。 C1、 ，即C端為高電平（VDD）、 端為低電平（0V）時(shí)，TN和TP都具備了導(dǎo)通條件，輸入和輸出之間相當(dāng)于開關(guān)接通一樣，uoui。,2020年9月24日星期四5時(shí)13分7秒,38,4.CMOS數(shù)字電路的特點(diǎn)及使用時(shí)的注意事項(xiàng),（1）CMOS電路的工作速度比TTL電路的低。 （2）CM

17、OS帶負(fù)載的能力比TTL電路強(qiáng)。 （3）CMOS電路的電源電壓允許范圍較大，約在318V，抗干擾能力比TTL電路強(qiáng)。 （4）CMOS電路的功耗比TTL電路小得多。門電路的功耗只有幾個(gè)W，中規(guī)模集成電路的功耗也不會(huì)超過100W。 （5）CMOS集成電路的集成度比TTL電路高。 （6）CMOS電路適合于特殊環(huán)境下工作。 （7）CMOS電路容易受靜電感應(yīng)而擊穿，在使用和存放時(shí)應(yīng)注意靜電屏蔽，焊接時(shí)電烙鐵應(yīng)接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。,CMOS數(shù)字電路的特點(diǎn),2020年9月24日星期四5時(shí)13分7秒,39,使用集成電路時(shí)的注意事項(xiàng),（1）對(duì)于各種集成

18、電路，使用時(shí)一定要在推薦的工作條件范圍內(nèi)，否則將導(dǎo)致性能下降或損壞器件。,（2）數(shù)字集成電路中多余的輸入端在不改變邏輯關(guān)系的前提下可以并聯(lián)起來使用，也可根據(jù)邏輯關(guān)系的要求接地或接高電平。TTL電路多余的輸入端懸空表示輸入為高電平；但CMOS電路，多余的輸入端不允許懸空，否則電路將不能正常工作。,（3）TTL電路和CMOS電路之間一般不能直接連接，而需利用接口電路進(jìn)行電平轉(zhuǎn)換或電流變換才可進(jìn)行連接，使前級(jí)器件的輸出電平及電流滿足后級(jí)器件對(duì)輸入電平及電流的要求，并不得對(duì)器件造成損害。,2020年9月24日星期四5時(shí)13分7秒,40,附: 門電路的常見邏輯符號(hào),2020年9月24日星期四5時(shí)13分7

19、秒,41,2020年9月24日星期四5時(shí)13分7秒,42,2020年9月24日星期四5時(shí)13分7秒,43,任務(wù)技能訓(xùn)練一硬件實(shí)驗(yàn),驗(yàn)證常用門電路的邏輯功能。 掌握4種常用集成門電路對(duì)信號(hào)的控制作用。 了解CMOS集成電路的使用規(guī)則。,一、實(shí)驗(yàn)?zāi)康暮腿蝿?wù),實(shí)驗(yàn)一 常用集成邏輯門電路的邏輯功能測(cè)試,2020年9月24日星期四5時(shí)13分7秒,44,二、實(shí)驗(yàn)內(nèi)容及步驟,1.門電路邏輯功能測(cè)試,或非門電路,2020年9月24日星期四5時(shí)13分7秒,45,異或門電路,2020年9月24日星期四5時(shí)13分7秒,46,門電路邏輯功能表,2020年9月24日星期四5時(shí)13分7秒,47,與非門電路,2020年9月

20、24日星期四5時(shí)13分7秒,48,與或非門電路,2020年9月24日星期四5時(shí)13分7秒,49,門電路邏輯功能表,2020年9月24日星期四5時(shí)13分7秒,50,CMOS與非門電路（CD4011）,2020年9月24日星期四5時(shí)13分7秒,51,2.門電路中邏輯電平對(duì)信號(hào)的控制,或非門電路,2020年9月24日星期四5時(shí)13分7秒,52,異或門電路,2020年9月24日星期四5時(shí)13分7秒,53,與非門電路,2020年9月24日星期四5時(shí)13分7秒,54,與或非門電路,2020年9月24日星期四5時(shí)13分7秒,55,1歸納異或門、與或非門分別在什么輸入情況下，輸出低電平？什么情況下輸出高電平？

21、 2如果要用74LS51實(shí)現(xiàn)如下邏輯功能（與非、或非），應(yīng)如何搭接電路？畫出原理圖。 3多輸入的門電路的一個(gè)輸入端接連續(xù)脈沖時(shí)，那么： 其余的輸入端是什么邏輯狀態(tài)時(shí)，允許脈沖通過？脈沖通過時(shí)，輸入和輸出波形有何差別？ 如果僅僅想用一個(gè)控制端控制輸入信號(hào)的通斷，其余端口如何處理？例如74LS51，A端輸入信號(hào)，用B做控制端時(shí)C、D如何處理，用C做控制端時(shí)B、D如何處理，且輸出結(jié)果相同嗎？,三、實(shí)驗(yàn)問題與討論,2020年9月24日星期四5時(shí)13分7秒,56,任務(wù)技能訓(xùn)練二軟件實(shí)驗(yàn),熟悉基本門電路的邏輯功能及測(cè)試方法。 熟悉電路仿真軟件的使用方法。,一、實(shí)驗(yàn)?zāi)康暮腿蝿?wù),實(shí)驗(yàn)一 常用集成邏輯門電路的邏輯功能測(cè)試,2020年9月24日星期四5時(shí)13分7秒,57,二、實(shí)驗(yàn)內(nèi)容及步驟,1.取用元件,邏輯電路圖常由一些門組成，這些門由芯片的幾個(gè)管腳組成。實(shí)驗(yàn)中的與門、異或門、與或非門等均可由基本元件列表中取得。對(duì)于輸入的高、低電平可由一定的電壓串適當(dāng)電阻和地充當(dāng)，用開關(guān)進(jìn)行選擇。輸出信號(hào)可用發(fā)光二極管或指示燈