1、CPU的功能和組成 指令周期 時序產(chǎn)生器和控制方式,主要內(nèi)容,什么是CPU？ 所謂中央處理器是控制計算機來自動完成取出指令和執(zhí)行指令任務的部件。它是計算機的核心部件，通常簡稱為CPU。,CPU的功能和組成,CPU的主要功能是執(zhí)行指令，控制并完成各種操作，包括運算操作、傳送操作、輸入輸出操作等。 為了實現(xiàn)這些功能，需要解決4個關鍵問題。 CPU由哪些部件組成？ 各部件之間如何交換信息？ CPU如何建立與外部的連接？ CPU如何形成微命令序列來控制指令的執(zhí)行？,CPU的基本組成 中央處理器由兩個主要部分控制器和運算器組成。,CPU的功能和組成,6,CPU具備以下功能,CPU具備以下四個方面的功能：

2、 指令控制：保證機器按順序執(zhí)行程序是CPU的首要任務。 操作控制：CPU根據(jù)指令的要求，產(chǎn)生需要的操作信號。 時間控制：對各種操作信號進行定時，即進行時間控制。 數(shù)據(jù)加工：對數(shù)據(jù)進行算術運算和邏輯運算。完成數(shù)據(jù)的加工處理，是CPU的核心任務。,8.1 CPU 的結構,一、 CPU 的功能,取指令,分析指令,執(zhí)行指令，發(fā)出各種操作命令,控制程序輸入及結果的輸出,總線管理,處理異常情況和特殊請求,1. 控制器的功能,2. 運算器的功能,實現(xiàn)算術運算和邏輯運算,指令控制,操作控制,時間控制,數(shù)據(jù)加工,處理中斷,控制器 由程序計數(shù)器、指令寄存器、指令譯碼器、時序產(chǎn)生器和操作控制器組成，它是發(fā)布命令的“

3、決策機構”，即完成協(xié)調和指揮整個計算機系統(tǒng)的操作?？刂破鞯闹饕δ苡校?從內(nèi)存中取出一條指令，并指出下一條指令在內(nèi)存中的位置。 對指令進行譯碼或測試，并產(chǎn)生相應的控制信號。 指揮并控制CPU，內(nèi)存和I/O之間的數(shù)據(jù)流動的方向。,CPU的功能和組成,9,控制器的組成與主要功能,控制器的組成： 指令部件 程序計數(shù)器 指令寄存器 指令譯碼器 時序部件 脈沖源 節(jié)拍信號發(fā)生器 啟?？刂七壿?微操作信號發(fā)生器 中斷控制邏輯,控制器的主要功能： 從內(nèi)存中取出一條指令，并指出下一條指令在內(nèi)存中的位置 對指令的操作碼進行譯碼，并產(chǎn)生相應的操作控制信號。比如，一次內(nèi)存讀寫操作，或一個算術邏輯運算操作等。 指揮并

4、控制CPU、內(nèi)存以及輸入輸出設備之間的數(shù)據(jù)流動方向。,運算器 由算術邏輯單位（ALU）、累加寄存器、數(shù)據(jù)緩沖寄存器和狀態(tài)條件寄存器組成，它是數(shù)據(jù)加工處理部件。相對控制器而言，運算器接受控制器的命令而進行動作，即運算器所進行的全部操作都是由控制器發(fā)出的控制信號來指揮的，所以它是執(zhí)行部件。運算器的主要功能： 執(zhí)行所有的算術運算。 執(zhí)行所有的邏輯運算。,CPU的功能和組成,CPU 結構框圖,PC IR,ALU 寄存器,中斷系統(tǒng),1. CPU 與系統(tǒng)總線,CU 時序電路,CPU的寄存器 1寄存器用途：重要的設計出發(fā)點是使用完全通用的寄存器，還是指定各寄存器的用途。這影響指令集的設計。對指定寄存器的使用

5、：節(jié)省了位數(shù)；又限制了程序員的靈活性。趨勢是朝著指定寄存器使用的方向發(fā)展。 2寄存器數(shù)量：影響指令集的設計；寄存器越多，要求的操作數(shù)指定器的位數(shù)也越多。趨勢：RISC中使用上百個寄存器。,寄存器組,1 通用寄存器（Ri） 2 暫存器（R） 3 指令寄存器（IR） 4 程序計數(shù)器（PC） 5 程序狀態(tài)字寄存器（PSW） 6 地址寄存器（MAR） 7 數(shù)據(jù)寄存器（MDR） PSW: 1 特征位：進位C、溢出V、零位Z、負位N、奇偶P 2 編程設定位：（程序調試、中斷相應、工作方式） 程序跟蹤位T、容許中斷位I 、工作方式字段。,I,T,P,N,Z,V,C,1.用戶可見寄存器,(1) 通用寄存器,三

6、、 CPU 的寄存器=用戶可見寄存器,存放操作數(shù),可作 某種尋址方式所需的 專用寄存器,(2) 暫存器,存放操作數(shù),(3) 地址寄存器,存放地址，其位數(shù)應滿足最大的地址范圍,用于特殊的尋址方式 段基值 棧指針,(4) PSW 為部分可見寄存器,存放條件碼，可作程序分支的依據(jù),如 正、負、零、溢出、進位等,2. 控制和狀態(tài)寄存器,(1) 控制寄存器,PC,控制 CPU 操作,(2) 狀態(tài)寄存器,其中 MAR、MDR、IR 用戶不可見,存放條件碼=用戶可見,PSW 寄存器,存放程序狀態(tài)字,PC 用戶可見,MAR,M,MDR,IR,CPU的功能和組成,CPU的主要寄存器,累加寄存器AC 累加寄存器A

7、C通常簡稱為累加器，它的功能是：當運算器的算術邏輯單元（ALU）執(zhí)行全部算術和邏輯運算時，為ALU提供一個工作區(qū)。累加寄存器是暫時存放ALU運算的結果信息。顯然，運算器中至少要有一個累加寄存器。,狀態(tài)條件寄存器PSW 狀態(tài)條件寄存器保存由算術指令和邏輯指令運行或測試的結果建立的各種條件碼內(nèi)容，同時狀態(tài)條件寄存器還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時了解機器運行狀態(tài)和程序運行狀態(tài)。因此，狀態(tài)條件寄存器是一個由各種狀態(tài)條件標志拼湊而成的寄存器。,CPU的功能和組成,程序計數(shù)器PC 程序計數(shù)器中存放的是下一條指令在內(nèi)存中的地址。,指令寄存器IR 指令寄存器用來保存當前正在執(zhí)行的一條

8、指令。,CPU的功能和組成,地址寄存器MAR 地址寄存器用來保存當前CPU所訪問的內(nèi)存單元的地址。由于在內(nèi)存和CPU之間存在著操作速度上的差別，所以必須使用地址寄存器來保持地址信息，直到內(nèi)存的讀/寫操作完成為止。,緩沖寄存器MDR 緩沖寄存器用來暫時存放由內(nèi)存儲器讀出的一條指令或一個數(shù)據(jù)字；反之，當向內(nèi)存存入一條指令或一個數(shù)據(jù)字時，也暫時將它們存放在緩沖寄存器中。,20,4、控制器的核心部件,微操作信號發(fā)生器：控制器的核心部件，其功能是根據(jù)指令操作碼、狀態(tài)信息和時序信號，產(chǎn)生各種微操作控制信號，以便正確地建立數(shù)據(jù)通路，從而完成取指令和執(zhí)行指令的任務。 根據(jù)產(chǎn)生微操作控制信號的不同方式，控制器分

9、為組合邏輯型、存儲邏輯型以及組合邏輯與存儲邏輯結合型三種。采用組合邏輯實現(xiàn)的控制器稱為組合邏輯控制器，采用存儲邏輯實現(xiàn)的控制器稱為微程序控制器。 時序部件：脈沖源、節(jié)拍信號發(fā)生器和啟停控制邏輯構成。微操作控制信號有嚴格的時間要求，絕不能出現(xiàn)任何差錯。時序部件的作用是對各種操作實施時間上的控制。,21,5、CPU內(nèi)部的數(shù)據(jù)通路,CPU內(nèi)部各部件之間需要傳送信息，例如操作數(shù)由寄存器送到ALU進行運算，ALU將運算結果送入寄存器存放，等等。把CPU內(nèi)部各部件之間傳送數(shù)據(jù)的通路稱為數(shù)據(jù)通路。,22,二、指令周期,指令和數(shù)據(jù)都放在內(nèi)存里。從形式上看，它們都是二進制代碼， CPU是怎么準確地判別出是指令還

10、是數(shù)據(jù)的 ？這要從指令周期說起。,程序的執(zhí)行過程：,指令周期,馮. 諾依曼 結構的計算機執(zhí)行程序的順序： 1. 正確從程序首地址開始. 2. 正確分步執(zhí)行每一條指令，并形成下條待執(zhí)行指令的地址. 3.正確并自動地連續(xù)執(zhí)行指令，直到程序的最后一條指令.,讀取指令 指令地址送入主存地址寄存器 讀主存，讀出內(nèi)容送入指定的寄存器 分析指令 按指令規(guī)定內(nèi)容執(zhí)行指令 不同指令的操作步驟數(shù) 和具體操作內(nèi)容差異很大 檢查有無中斷請求 若無，則轉入下一條指令的執(zhí)行過程,指令周期,形成下一條指令地址,指令的執(zhí)行過程,指令執(zhí)行過程,取指令 分析指令（對指令譯碼） 執(zhí)行指令,分析指令,這個過程所需要的時間稱為一個指令

11、周期,指令周期的基本概念,指令周期,指令周期：CPU每取出并執(zhí)行一條指令，都要完成一系列的操作，這一系列操作所需用的時間通常叫做一個指令周期。,機器周期：指令周期常常用若干個CPU周期數(shù)來表示，CPU周期也稱為機器周期。,時鐘周期：由于CPU內(nèi)部的操作速度較快，而CPU訪問一次內(nèi)存所花的時間較長，因此通常用內(nèi)存中讀取一個指令字的最短時間來規(guī)定CPU周期。而一個CPU周期時間又包含有若干個時鐘周期（通常稱為節(jié)拍脈沖或T周期，它是處理操作的最基本單位）。這些時鐘周期的總和則規(guī)定了一個CPU周期的時間寬度。,指令周期,指令周期,T周期,（取指令）,（執(zhí)行指令 ）,相互關系： 1個指令周期 = 若干個

12、CPU周期 1個CPU周期 = 若干T周期,第5章 控制器邏輯,6.2.1 指令的微操作分析,第5章 控制器邏輯,1. 取指周期（Fetching Cycle） 取指周期包含了如下的微操作： 程序計數(shù)器PC的內(nèi)容被裝入地址寄存器MAR。 向存儲器發(fā)出讀信號。 MAR中的地址經(jīng)地址譯碼，驅動所指向的單元，從中讀出數(shù)據(jù)送存儲器的數(shù)據(jù)寄存器MDR中。 將MDR中內(nèi)容送指令寄存器IR中。 指令的操作碼送CU譯碼或測試。 程序計數(shù)器內(nèi)容加1，為取下一條指令做好準備。 任何一條指令都是從取指令開始，所以取指令稱為公共操作。,第5章 控制器邏輯,2. 間址周期（Execution Cycle） 間接訪內(nèi)指令

13、是采用間址方式取操作數(shù)的指令。這種指令比直接訪存指令要多一個間址周期，用于獲取操作數(shù)的有效地址。具體操作如下。,第5章 控制器邏輯, 將指令中的形式地址送MAR。 向存儲器發(fā)送讀信號。 從MAR所指向的存儲單元中保存的數(shù)據(jù)（有效地址）讀到MDR中。 將有效地址送指令寄存器中的地址字段。,第5章 控制器邏輯,3. 執(zhí)行周期（execute cycle） 任何指令都含有執(zhí)行周期。但是不同的指令的執(zhí)行周期所進行的操作是不同的。下面介紹幾種典型指令的執(zhí)行周期中的操作。,下面以一個簡單的程序來具體認識每一條指令的指令周期和執(zhí)行過程。,指令周期,CLA指令的指令周期,指令周期,一個CPU周期,一個CPU周

14、期,取指令階段,執(zhí)行指令階段,開始,取指令 PC+1,對指令 譯碼,執(zhí)行 指令,取下條指令 PC+1,指令周期,算術邏輯單元,狀態(tài)條件寄存器,程序記數(shù)器PC,地址寄存器AR,地址總線ABUS,數(shù)據(jù)總線DBUS,累加器AC,緩沖寄存器DR,CPU,ALU,指令寄存器IR,指令譯碼器,操作控制器 時序產(chǎn)生器,時鐘,狀態(tài)反饋,取指控制,執(zhí)行控制,c,c,c,c,+1,000 020,20,21,22,23,24,30,31,40,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 020,CLA,CLA,000 021,指令周期,算術邏輯單元,狀態(tài)條件寄存器,程序記數(shù)器

15、PC,地址寄存器AR,地址總線ABUS,數(shù)據(jù)總線DBUS,累加器AC,緩沖寄存器DR,CPU,ALU,指令寄存器IR,指令譯碼器,操作控制器 時序產(chǎn)生器,時鐘,狀態(tài)反饋,取指控制,執(zhí)行控制,c,c,c,c,+1,20,21,22,23,24,30,31,40,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 020,CLA,CLA,000 021,ADD指令的指令周期,指令周期,ADD指令的指令周期由三個CPU周期組成。 第一個CPU周期為取指令階段。 第二個CPU周期中將操作數(shù)的地址送往地址寄存器并完成地址譯碼。 在第三個CPU周期中從內(nèi)存取出操作數(shù)并執(zhí)行相加

16、的操作。,指令周期,一個CPU周期,一個CPU周期,取指令階段,執(zhí)行指令階段,開始,取指令 PC+1,對指令 譯碼,送操作數(shù) 地址,取下條指令 PC+1,取出操作數(shù),執(zhí)行加 操作,一個CPU周期,指令周期,算術邏輯單元,狀態(tài)條件寄存器,程序記數(shù)器PC,地址寄存器AR,地址總線ABUS,數(shù)據(jù)總線DBUS,累加器AC,緩沖寄存器DR,CPU,ALU,指令寄存器IR,指令譯碼器,操作控制器 時序產(chǎn)生器,時鐘,狀態(tài)反饋,取指控制,執(zhí)行控制,c,c,c,c,+1,20,21,22,23,24,30,31,40,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 021,AD

17、D,ADD 30,000 021,000 022,000 030,000 006,0+6=6,000 006,STA指令的指令周期,指令周期,STA：把A寄存器的內(nèi)容寫入到指定的內(nèi)存單元。 指令的指令周期由四個CPU周期組成。其中第一個CPU周期仍然是取指令階段，其過程和CLA指令、ADD指令完全一樣，不同的是此階段中程序計數(shù)器加1后變?yōu)?23，因而為取第四條指令做好了準備。我們假定，第一個CPU周期后結束，“STA 40”指令已放入指令寄存器并完成譯碼測試。,指令周期,算術邏輯單元,狀態(tài)條件寄存器,程序記數(shù)器PC,地址寄存器AR,地址總線ABUS,數(shù)據(jù)總線DBUS,累加器AC,緩沖寄存器DR

18、,CPU,ALU,指令寄存器IR,指令譯碼器,操作控制器 時序產(chǎn)生器,時鐘,狀態(tài)反饋,取指控制,執(zhí)行控制,c,c,c,c,+1,20,21,22,23,24,30,40,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 022,STA,STA 40,000 022,000 023,000 040,000 006,000 006,000 006,NOP指令和JMP指令的指令周期,指令周期,NOP指令是一條空指令，包含兩個CPU周期，第一個周期取指令，第二個周期執(zhí)行指令，因是空指令，所以操作控制器不發(fā)出任何控制信號。 JMP指令由兩個CPU周期組成，第一個周期是取指

19、令周期，同其他指令。第二個周期為執(zhí)行階段，CPU把指令寄存器中的地址碼部分21送到程序計數(shù)器，從而用新內(nèi)容21代替PC原先的內(nèi)容25，這樣，下一條指令將不從25單元中讀出，而從21電源開始讀出并執(zhí)行，從而改變了程序原先的執(zhí)行順序 。,指令周期,算術邏輯單元,狀態(tài)條件寄存器,程序記數(shù)器PC,地址寄存器AR,地址總線ABUS,數(shù)據(jù)總線DBUS,累加器AC,緩沖寄存器DR,ALU,指令寄存器IR,指令譯碼器,操作控制器 時序產(chǎn)生器,時鐘,狀態(tài)反饋,取指控制,執(zhí)行控制,c,c,c,c,+1,20,21,22,23,24,30,40,CLA,ADD 30,STA 40,NOP,JMP 21,000 00

20、6,000 024,JMP 21,JMP 21,000 024,000 021,000 006,000 006,000 025,000 021,第5章 控制器邏輯,4. 中斷周期 每條指令即將結束時，CPU都要檢測有無中斷請求，若有就要執(zhí)行下列操作。 將一個特定地址（用于保存斷點的單元地址）送MAR。 將PC內(nèi)容（斷點）送MDR。 向存儲器發(fā)送寫信號。 將MDR內(nèi)容（斷點）寫到MAR指示單元。 將中斷服務程序入口地址送PC。 關中斷將中斷允許觸發(fā)器EINT置0。,45,三、時序部件與控制方式,在日常生活中，我們學習、工作和休息遵循作息時間，以維持正常的秩序。在計算機系統(tǒng)中也有一個類似“作息時間

21、”的東西，它叫時序部件。 由于計算機高速地進行工作，每一個動作的時間是非常嚴格的，不能有任何差錯。時序系統(tǒng)是控制器的心臟，其功能是為指令的執(zhí)行提供各種定時信號。,46,1、時序信號的作用和體制,我們曾經(jīng)問過，CPU是怎么識別數(shù)據(jù)和指令的？結論如下： 從時間上來說，取指令事件發(fā)生在指令周期的第一個CPU周期，即發(fā)生在“取指令”階段，而取數(shù)據(jù)事件發(fā)生在指令周期的后面幾個CPU周期，即發(fā)生在“執(zhí)行指令”階段。 從空間上來說，如果取出的代碼是指令，那么一定送往指令寄存器，如果取出的代碼是數(shù)據(jù)，那么一定送往運算器。 從地址的來源講，指令地址來源于程序計數(shù)器，而數(shù)據(jù)地址來源于地址形成部件。 時序信號的作用

22、就是用來劃分時段，對各種操作信號嚴格定時，使多個控制信號在時間上相互配合，從而完成某一特定功能.,47,三級時序體制（系統(tǒng)）,一臺計算機內(nèi)的控制信號一般由若干個周期狀態(tài)，若干個節(jié)拍電位及若干個時鐘脈沖這樣3級控制時序信號定時完成 一個指令周期分為若干機器周期（CPU周期）；一個機器周期再劃分為若干相等的時間段，每個時間段用一個電位信號來表示，稱為節(jié)拍電位；在節(jié)拍中執(zhí)行的微操作，需要同步定時脈沖來配合 ，稱為工作脈沖。,48,2、時序部件,下圖是組合邏輯控制器的時序部件結構圖，由時鐘源、啟?？刂七壿?、CPU周期信號發(fā)生器、節(jié)拍電位信號發(fā)生器、節(jié)拍脈沖（工作脈沖）發(fā)生器等部分組成。,時鐘源用來為整

23、個機器提供頻率穩(wěn)定的方波時鐘脈沖信號，通常由石英晶體振蕩器和與非門組成的正反饋電路組成。,49,節(jié)拍脈沖信號發(fā)生器,觸發(fā)器C1C0構成兩位循環(huán)移位寄存器。開始時由清零信號CLR將C1C0清為00，然后在Clock上升沿和下降沿的作用下規(guī)律性地變化：00011110，譯碼后輸出節(jié)拍脈沖P0、P1、P2、P3。,50,節(jié)拍電位信號發(fā)生器,節(jié)拍電位信號發(fā)生器可由循環(huán)移位寄存器組成。開始由清零信號CLR將移位寄存器清為0001，然后在脈沖信號clock作用下，按0001001001001000 規(guī)律變化，從而輸出節(jié)拍電位T0、T1、T2、T3 。,51,CPU周期信號發(fā)生器,CPU周期信號一般設置單獨

24、的觸發(fā)器表示，有幾個周期就設置幾個觸發(fā)器。例如，某計算機系統(tǒng)設有取指令、取操作數(shù)和執(zhí)行三個CPU周期，便設立三個觸發(fā)器分別表示。 每個CPU周期狀態(tài)的建立信號由微操作信號發(fā)生器產(chǎn)生，而且是在上一個CPU周期的最后一個節(jié)拍脈沖信號的下降沿建立。,52,啟?？刂七壿?計算機工作期間，要求時序信號必須是完整的。也就是說，不能從半個脈沖處開始工作；也不能在半個脈沖處結束工作。啟停控制邏輯用來保證這一要求的實現(xiàn)。 因為T3的下降沿正是T0的上升沿，所以用T3信號作為Cr觸發(fā)器的時鐘端輸入，就可以保證在T0的前沿開啟時序部件工作，而在T3的后沿關閉時序部件。,控制方式 同步控制方式 異步控制方式 聯(lián)合控制

25、方式,時序產(chǎn)生器和控制方式,同步控制方式：在任何情況下，已定的指令在執(zhí)行時所需的機器周期數(shù)和時鐘周期數(shù)都是固定不變的。 采用完全統(tǒng)一的機器周期執(zhí)行各種不同的指令。這意味這所有指令周期具有相同的節(jié)拍電位和相同的節(jié)拍脈沖數(shù)。 采用不定長的機器周期。 中央控制和局部控制相結合。 中央控制：就是將大部分指令安排在固定的機器周期完成。 局部控制：對少數(shù)復雜的指令采用另外的時序進行定時。,時序產(chǎn)生器和控制方式,時序產(chǎn)生器和控制方式,同步控制方式：,時鐘,微操作信號1,微操作信號2,異步控制方式： 每條指令、每個操作控制信號需要多少時間就占用多少時間。這意味著每條指令的指令周期可由多少不等的機器周期數(shù)組成。

26、,時序產(chǎn)生器和控制方式,異步控制方式,時序產(chǎn)生器和控制方式,命令1,命令2,操作信號1,回答1,操作信號2,回答2,命令3,聯(lián)合控制方式： 將同步控制方式和異步控制方式相結合的方式。 一般設計思想：在功能部件內(nèi)部采用同步式，而在功能部件之間采用異步式，并且在硬件實現(xiàn)允許的情況下，盡可能多地采用異步控制。,時序產(chǎn)生器和控制方式,59,四、微程序控制原理,計算機解題時，總是把一個復雜的問題化成一步一步的算術運算或邏輯運算等基本操作來做，每一個基本操作稱為一條指令。 我們在指令周期中又講到，一條指令的執(zhí)行通過分解為更小的若干動作來實現(xiàn)。例如指令執(zhí)行過程分解為“取指令、取操作數(shù)、執(zhí)行指令”三個階段；就

27、取指令來說，又被分解為“從內(nèi)存取指令、程序計數(shù)器PC+1、指令譯碼”三個微小的動作。 如何產(chǎn)生這些微小的動作有不同的方法。目前，大多數(shù)計算機普遍采用微程序設計技術來產(chǎn)生這些微動作。,60,微程序控制原理（續(xù)）,微程序設計的概念和原理最早是英國劍橋大學的Wilkes教授在1951年提出來的。由于當時不具備制造存放微程序的控制存儲器技術，實際上并沒有真正使用。 1964年，在IBM360機器上將微程序設計技術付諸于實踐，成功地用于控制器的設計。 微程序設計技術是將程序設計技術和存儲技術相結合，用程序設計的思想來組織這些微小操作的產(chǎn)生邏輯，即把這些操作控制信號編制成所謂的微指令，存放在一個只讀存儲器

28、里；當機器運行時，一條一條讀出這些微指令，來產(chǎn)生指令執(zhí)行過程中所需要的各種控制信號。,61,1、微命令和微操作,一臺計算機基本上可以劃分為兩大部分控制部件和執(zhí)行部件?？刂破魇强刂撇考?，而運算器、存儲器和外圍設備相對控制器而言，都是執(zhí)行部件。 控制部件通過控制線向執(zhí)行部件發(fā)出控制命令，通常把這種控制命令叫做微命令。執(zhí)行部件接受微命令后所進行的操作，叫做微操作，它是最基本的、不可再分的操作。微操作與微命令具有一一對應的關系。 由于數(shù)據(jù)通路的結構關系，微操作被分成相容性和相斥性兩種。所謂相容性微命令是指（同一微周期）那些可以同時產(chǎn)生、并行執(zhí)行的微命令。所謂互斥性微命令是指（同一微周期）那些不能同時產(chǎn)

29、生和執(zhí)行的微命令。,62,相容性和互斥性微命令分析,圖20示出了一個簡單運算器模型。其中，雙線表示數(shù)據(jù)通路，單線表示微操作控制命令。 +、-、M三個微命令是互斥性的微命令，4、6、8是互斥性的微命令，5、7、9三個微命令也互相斥性的。它們是不能同時產(chǎn)生的。 微命令1、2、3可以同時進行，所以是相容性的微命令。另外，ALU的X輸入的微命令4、6、8分別與Y輸入的微命令5、7、9任意兩個也是相容性的。,63,2、微指令和微程序,一條微指令是實現(xiàn)一定操作功能的若干微命令的集合，是存儲在控制存儲器中的一個控制字。 存放微指令的控制存儲器的單元地址稱為微地址。一條微指令應至少包含兩部分信息：操作控制信息

30、和順序控制信息。,64,微指令和微程序（續(xù)）,操作控制字段：用來發(fā)出指揮全機工作的控制信號。這條微指令中的前17位對應操作控制部分，每一位表示一個微命令。當某一位為1時，表示發(fā)出微命令；當某一位為0時，表示不發(fā)出微命令。順序控制部分：用來產(chǎn)生下一條要執(zhí)行的微指令的地址。 一條機器指令的功能是用許多條微指令序列來實現(xiàn)的，這個微指令序列通常叫做微程序。一條機器指令對應一個微程序。,65,3、微程序控制器的組成,圖22給出了一個微程序控制器原理框圖，包括控制存儲器、微指令寄存器、微地址形成部件和微地址寄存器四部分。,圖6.20 微程序控制器結構框圖,66,微程序控制器的組成（續(xù)）,控制存儲器（CM）

31、：是用來存放微程序的，它在CPU內(nèi)部，用ROM實現(xiàn)。（控制存儲器在CPU內(nèi)部，不屬于存儲系統(tǒng)）?？刂拼鎯ζ鞯淖珠L就是微指令字的長度。對控制存儲器的要求是速度要快。 控制器一旦開始工作，從控制存儲器讀出一條微指令、執(zhí)行一條微指令；接著再讀一條，再執(zhí)行一條，。通常從控制存儲器中讀出一條微指令，并執(zhí)行完相應的微操作所需的時間稱為一個微指令周期，簡稱微周期。 微指令寄存器（IR）：用來存放從控制存儲器中讀出的微指令，其位數(shù)和微指令字長相等。 微地址形成部件：用來產(chǎn)生下一條微指令地址，是由機器指令操作碼、運行狀態(tài)以及微指令順序控制字段給出的信息來形成的。 微地址寄存器（MAR）：用來存放讀取微指令的地址

32、，這個地址是控制存儲器的單元地址。,67,4、微程序控制器的工作過程,微程序控制器的工作過程是在微程序控制器的控制下執(zhí)行機器指令的過程。 執(zhí)行取指令公操作。取指令操作對所有機器指令都一樣，通常由一段取指微程序來完成（取機器指令），屬于公操作。 由機器指令的操作碼字段通過微地址形成部件產(chǎn)生該機器指令所對應的微程序入口地址，并送入微地址寄存器。 從控制存儲器逐條取出對應的微指令并執(zhí)行取出的微指令。 執(zhí)行完一條機器指令所對應的一段微程序后，又回到取指微程序的入口地址，準備取下一條機器指令。,5、機器指令和微指令的關系,從指令和微指令、程序和微程序、地址和微地址的對應關系來看，前者與主存有關，后者與控

33、制存儲器有關. 機器指令的微操作序列的安排主要取決于數(shù)據(jù)通路的結構，不同的數(shù)據(jù)通路有不同的微操作序列。 微操作控制信號實際控制數(shù)據(jù)通路中的指令流和數(shù)據(jù)流的流向?？刂菩盘柕谋举|是按要求打開或關閉各個控制門。,一條機器指令對應一段微程序，機器指令的執(zhí)行過程就是與之對應的微程序的執(zhí)行過程，機器指令執(zhí)行過程中的微命令由微指令來產(chǎn)生。 任何一條機器指令的取指令操作都是相同，取指令操作的微命令被統(tǒng)一編制成一段微程序，作為公操作使用。,69,6、微程序入口地址的形成,機器指令的操作碼字段指出其對應的微程序的入口地址。由機器指令操作碼轉換成微程序入口地址有三種方法： 一級功能轉換： 如果機器指令的操作碼字段的

34、位數(shù)和位置固定，可以直接用操作碼與入口地址的部分位相對應。 例如，某機器有16條機器指令，操作碼由4位二進制數(shù)就能表示，分別為0000，0001，1111，假設微程序由4條微指令構成。以表示操作碼，則微程序的入口地址可表示為11B。對于這16條指令，微程序入口地址分別為： 000011B，000111B，111111B。,70,微程序入口地址的形成（續(xù)）,二級功能轉換： 當同類機器指令的操作碼字段的位數(shù)和位置固定，而不同類機器指令的操作碼的位數(shù)和位置不固定時，就要使用二級功能轉換。 例如，先分類轉移，把位數(shù)一樣、位置固定的分為一類； 再用操作碼對應微程序入口地址，第二次按操作碼轉移。 編程轉換： 當機器指令的操作碼位數(shù)和位置都不固定時，可以采用可編程邏輯陣列（PLA）將每條機器指令的操作碼翻譯成對應的微程序的入口地址.,71,7、后繼微地址的形成,找到微程序的入口地址，開始執(zhí)行位程序。當執(zhí)行完一條位指令后，如何找到要執(zhí)行的下一條微指令？這就是后繼微地址的形成問題，有三種方式。 增量方式：增量方式又叫計數(shù)器方式，也就是用一個微程序計數(shù)器（PC）來產(chǎn)生下一條微指令的地址。在順序執(zhí)行微指令時，后繼地址由現(xiàn)行微地址加上一個增量來產(chǎn)生（通常+1）；在非順序執(zhí)