華中科技大學一碩士學位論文；一摘要離散余弦變換DCT及其反變換IDCT在圖像編解碼方面應(yīng)用十分廣泛，至今己被JPEG、MPEGL、MPEG2、MPEG4和H26X等國際標準所采用。由于其計算量較大，軟件實現(xiàn)往往難以滿足實時處理的要求，因而在很多實際應(yīng)用中需要采用硬件設(shè)計的DCTIDCT處理電路來滿足我們對處理速度的要求。本文所研究的內(nèi)容就是針對圖像處理應(yīng)用的8X8維DCTIDCT處理核的硬件實現(xiàn)。本文首先介紹了DCT和IDCT在圖像處理中的作用和原理，詳細說明了DCT變換實現(xiàn)圖像壓縮的過程，并與其它變換比較說明了用DCT變換實現(xiàn)圖像壓縮的優(yōu)勢。接著，分析研究了DCT的各種快速算法，總結(jié)了前人對DCT快速算法及其VLSI實現(xiàn)所做的研究。根據(jù)圖像處理的特點和基于IP復用的設(shè)計思想，結(jié)合DCT快速算法和硬件實現(xiàn)的特點，以提高速度、減少設(shè)計面積和功耗為目標，本文給出了一種DCTIDCT的硬件設(shè)計方案。該方案利用DCT的行列分離特性，采用流水線設(shè)計技術(shù)，將二維DCTFIDCT實現(xiàn)轉(zhuǎn)化為兩個一維DCTIDCT實現(xiàn)。在一維DCTFIDCT設(shè)計中，利用DCT余弦因子預先知道和其具有的旋轉(zhuǎn)特性，采用移位和加法邏輯來實現(xiàn)乘法運算，從而避免了采用乘法器設(shè)計所造成的資源和面積的浪費，同時提高了運算速度。最后，對所設(shè)計的DCTIDCT處理核進行了綜合和仿真驗證，結(jié)果表明所設(shè)計的DCTIDCT處理核能夠在100M時鐘頻率下正確完成88DCT或IDCT的邏輯運算。采用035UMI藝庫綜合后除所用6415RAM步B，其余部分邏輯的面積為5547790625UM2。關(guān)鍵詞離散余弦變換離散余弦反變換IPVLSI流水線華中科技大學碩士學位論文；一ABSTRACTDISCRETECOSINETRANSFORMANDINVERSEDISCRETECOSINETRANSFORMAREWILDLYUSEDINCODINGANDDECODINGOFIMAGEPROCESSINGSOFAR,ITHASADOPTEDBYMANYINTERNATIONALSTANDARDSLIKEJPEG，MPEGL，MPEG2，MPEG4ANDH26XETCITSDIFFICULTTOSATISFYTHEREQUIREMENTFORREALTIMEBYSOFTWAREOWINGTOITSHEAVYQUANTITYOFCOMPUTINGTHEREFORE，WEUSEDTOADOPTHARDWARECIRCUITSTOSARISFYOURREQUIREMENTFORSPEEDINMANYPRACTICALAPPLICATIONSTHECONTENTOFTHETHESISRESEARCHINGISTHATHARDWAREIMPLEMENTATIONOF8X82DDCTIDCTIPCOREFORAPPLICATIONOFIMAGEPROCESSINGTHETHESISINTRODUCEDPRINCIPLEANDEFFECTOFDCTIDCTINIMAGEPROCESSINGATFIRST，ANDFURTHERELABORATEDTHEADVANTAGESOFDCTTRANSFORMANDANALYZEDANDSTUDIEDVARIOUSFASTALGORITHMSOFDCT,SUMMARIZEDTHEWORKINGFORDCTFASTALGORITHMSANDITSVLSIIMPLEMENTATIONWHICHHASDONEBYPREVIOUSRESEARCHERSBASEDONCHARACTERISTICSOFIMAGEPROCESSANDIPDESIGNIDEA，COMBININGDCTFASTALGORITHMSANDHARDWAREIMPLEMENTATION，ONTHEPURPOSEOFIMPROVINGSPEEDANDDECREASINGAREAANDPOWER,THETHESISPRESENTEDAWAYOFDCTIDCTHARDWAREIMPLEMENTATIONTHEWAYADOPTEDPIPELINEARCHITECTUREANDCHANGED2DDCTIDCTTOTWOIDDCTIDCTBASEDONCHARACTERISTICOFROWCOLUMNDECOMPOSITIONINTHEDESIGNOF1DDCTIDCT，SINCEWEKNEWTHEVALUEOFDCTCOSINECOEFFICIENTS，BYMAKINGUSEOFITSROTATIONCHARACTERISTIC，MULTIPLICATIONFUNCTIONCANBEDESIGNEDBYSHIFTANDADDITIONLOGICINSTEADOFDIRECTMULTIPLICATIONUNITBYWHICHCANSAVEDESIGNRESOURCESWHILEIMPROVETHESPEEDATLAST，SYNTHESIZEANDVERIFICATIONFORDESIGNHASBEENDONETHERESULTSHOWNTHATTHEDESIGNCOULDCOMPLETETHEFUNCTIONOF88DCTORIDCTUNDER100MCLOCK丘EQUENCYEXCEPT6415RAMWHICHDESIGNNEEDED，OTHERLOGICAREAISABOUT5547790625UM2AFTERSYNTHESISBY035TECHNOLOGYLIBRAT3,KEYWORDSDISCRETECOSINETRANSFORMINVERSEDISCRETECOSINETRANSFORMIPVLSIPIPELINE華中科技大學碩士學位論文；一獨創(chuàng)性聲明本人聲明所呈交的學位論文是我個人在導師指導下進行的研究212作及取得的研究成果。盡我所知，除文中已經(jīng)標明引用的內(nèi)容外，本論文不包括任何其他個人或集體已經(jīng)發(fā)表或撰寫過的研究成果。對本文的研究做出貢獻的個人和集體，均已在文中以明確方式標明。本人完全意識到本聲明的法律效果由本人承擔。學位論文作者簽名蕩尊日期妒一年廠月9日學位論文版權(quán)使用授權(quán)書本學位論文作者完全了解學校有關(guān)保留、使用學位論文的規(guī)定，即學校有權(quán)保留并向國家有關(guān)部門或機構(gòu)送交論文的復印件和電子版，允許論文被查閱和借閱。本人授權(quán)華中科技大學可以將本學位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫進行檢索，可以采用影印、縮印或掃描等復制手段保存和匯編本學位論文。保密口在年解密后適用本授權(quán)書。本論文屬于不保密曰請在以上方框內(nèi)打“4”一魏鴿哥日期P輯歹月3臼指導教師簽聾澎磁毒鄉(xiāng)日期伊弦，月，曰華中科技大學碩士學位論文1緒論11研究背景及意義娛樂、電信、因特網(wǎng)這些都是我們?nèi)粘Ｉ畹囊徊糠?，在生活中我們享受它們，使用它們，在報紙和雜志上讀到它們，在電視上看到它們，并在這些東西上花錢，但是我們已經(jīng)擁有收音楓、電視機、音響、電話幾十年了?，F(xiàn)在有什么新東西昵那就是“數(shù)字化”。為什么要數(shù)字化呢因為數(shù)字信號易于存儲和遠距離傳輸，而且沒有累積失真，數(shù)字化的存儲信息可高品質(zhì)地被還原。隨著科技的飛速發(fā)展，我們正在進入數(shù)字化時代。數(shù)字化后的信息，尤其是數(shù)字化后的視頻和音頻信息具有數(shù)據(jù)海量性，如聲音、音樂、電視、電影這些重要的信號數(shù)字化后，每秒需要更多的比特數(shù)去存儲或傳輸，這樣就造成了高成本。它給信息的存儲和傳輸造成較大的困難，成為阻礙人類有效地獲取和使用信息的瓶頸問題之一。因此，作為數(shù)字化技術(shù)核心之的數(shù)字壓縮備受人們關(guān)注【L】O對于圖像數(shù)據(jù)而言，一個顯著特點就是信息量大，根據(jù)計算，在不進行編碼壓縮處理的情況下，一張600M的光盤僅能存放20S左右的640X480像素的圖像信息，這就使得在對圖像的存儲和處理中所遇到的困難和所需成本是非常高的2J。同時，在現(xiàn)代通信中，圖像傳輸已經(jīng)成為重要內(nèi)容，傳輸信息量的大小是影響傳輸速度的熏要原因之二。要想提高通信速度，個必要的手段就是采用圖像的編碼壓縮技術(shù)，減少傳輸?shù)臄?shù)據(jù)量。組成圖像的各像素之間，無論是在行方向還是在列方向上，都存在著一定的相關(guān)性。應(yīng)用某種編碼方法提取或者減少這種相關(guān)性，就可以達到壓縮數(shù)據(jù)的目的。從信息論的觀點看，描述圖像信源的數(shù)據(jù)是由有效信息量和冗余量兩部分組成，去除冗余量能夠節(jié)省圖像存儲和傳輸中的開銷，同時又要不損害圖像信源的有效信息量，保證重構(gòu)圖像的質(zhì)量。所謂圖像壓縮編碼技術(shù)就是對要處理的圖像源數(shù)據(jù)按一定的規(guī)側(cè)進行變換和組合，從而達到以盡可能少的代碼符號來表示盡可能多的數(shù)據(jù)信息13】【41。離散余弦變換DCT能有效的消除圖像的空域冗余，因而被廣泛應(yīng)用于圖像華中科技大學碩士學位論叉一JE一編碼壓縮中，至今已被JPEG、MPEGL、MPEG2、MPEG4和H26X等國際標準所采用IST61。但由于其運算量較大，為了滿足實時要求，常常采用硬件來實現(xiàn)其功能。而DCT所具有的快速算法也為DCT的硬件實現(xiàn)提供了便利。盡管DCTIDCT快速算法很早就被提出，并已被研究和應(yīng)用了幾十年，但二維88DCT快速算法，仍然還未十分成熟，現(xiàn)在的算法所要求的乘法次數(shù)還遠高于理論值。目前，還在不斷的有新的快速算法被提出和應(yīng)用，對DCT算法的研究仍然是當今圖像壓縮編碼研究的重點之一。在考慮DCTIDCT的VLSI實現(xiàn)時，根據(jù)不同的應(yīng)用目的，結(jié)合不同的算法，有不同的實現(xiàn)方式。集成電路設(shè)計技術(shù)發(fā)展到今天，邏輯功能的實現(xiàn)已經(jīng)不是很大的挑戰(zhàn)了，而怎樣在最短的時間設(shè)計出面積小，速度快，功耗低的電路才是最大的挑戰(zhàn)。所以，即便采用同一算法，但在設(shè)計方法、工藝技術(shù)上不同，設(shè)計出的電路的性能也會大相徑庭。因此，對DCT，DCT的硬件實現(xiàn)的研究仍是十分有意義的。12國內(nèi)外研究情況DCT首先由NAHMED等人于1974年提出】。之后，許多快速算法被提出。1977年，WHCHEN等人根據(jù)變換矩陣具有對稱性，第一次用稀疏矩陣分解法得到DCTII快速算法。1987年，幾乎同時有三篇論文論述了DCT的遞歸算法，其中H，S。H011的快速算法較具有代表性。森川良孝采用切比雪夫多項式同余形式提出了2一DDCT的直接算法。NLCHO的快速算法采用三角函數(shù)法，將長度為2的N次冪的2DDCT表示為兩個新的二維變換之和，再利用換序移位和附加實數(shù)加法運算。九十年代以來，隨著JPEG、MPEG、HDTV的發(fā)展，DCTFIDCT的VLSI實現(xiàn)也有了很大進展，各種快速算法的提出及工藝的改進也為DCT，IDCT結(jié)構(gòu)的發(fā)展創(chuàng)造了條件?，F(xiàn)在，DCT的VLSI實現(xiàn)主要還是基于行一列分解法，因為此方法有較簡單的數(shù)據(jù)傳遞結(jié)構(gòu)。目前DCT中的乘法器多采用DA算法實現(xiàn)，因其精度高，結(jié)構(gòu)規(guī)則，占用面積相對較少。但隨著工藝的改進，特別是在深亞微米級，同一硅片將集成較以往更多的晶體管，I訇此晶體管數(shù)這一芯片性能參數(shù)的重要性有所降低，脈動陣列結(jié)構(gòu)有了一定的發(fā)展?？傊珺前DCT新算法正在被不斷的提出，相應(yīng)的新的VLSI實現(xiàn)方法也在不斷產(chǎn)生。以下列出了當今已實現(xiàn)的幾種典型88結(jié)構(gòu)DCT芯片的特性【8】。2華中科技大學碩士學位論文；一設(shè)計者工藝芯片面積晶體管數(shù)時鐘頻率備注AMADISETTI08UMCMOS10RAM67，000100MHZ基于乘法器，只用TRIPLEMETAL一個1DDCT處理單元KKCHAU08UM78，666100MHZ基于DA算法64X337RAMBICMOSGATEARRAYJCCARLAEHCMOS12UM26RAM50，00027MHZ基于DA算法，改進轉(zhuǎn)換電路SURAMOTO08UMDOUBLE102000100MHZ基于DA算法，雙64X33RAM。METALCMOS層，列交疊ROM技術(shù)MMATSUI08UM120，000200MHZ基于DA算法，385345MMBASERULESAFF結(jié)構(gòu)DOUBLAMETALCMOSTMASAKI06UMCMOS17RAM2】0，345102MHZ改進的DA算法，TRIPLEMETAS只用一個1一DDCT處理單元CLWANGO8UMCMOS108，36333MHZ基于DCT定義的69569MM2脈動結(jié)構(gòu)CMWU08UM65，920156MHZ基于LEE算法脈動SINGLEPOLY4755269MM整列，只用一個1DOUBLEMETAL一DDCT處理單CMOS元VSRINIVASAN08UM320，00050MHZ網(wǎng)格DCT結(jié)構(gòu)算147162MMBICMOS法，幀遞歸GATEARRAY13本論文的研究內(nèi)容本文的內(nèi)容安排共分為六個章節(jié)，各章節(jié)內(nèi)容如下第一章緒論，也就是本章。主要介紹了本課題研究的目的與意義、國內(nèi)外研究狀況以及本文的研究內(nèi)容和安排等；第二章DCT在圖像處理中的作用及IP設(shè)計技術(shù)。本章主要介紹圖像壓縮的相關(guān)知識、DCT的數(shù)學意義、DCT在圖像處理中的作用和工作原理。另外，還對ASIC設(shè)計方法和IP設(shè)計技術(shù)做了簡要介紹。3華中科技大學碩士學位論文第三章DCTIDCT的算法及結(jié)構(gòu)設(shè)計。本章主要研究了DCTIDCT的各種一維和二維快速算法及其VLSI實現(xiàn)結(jié)構(gòu)。首先對幾種流行的算法結(jié)構(gòu)做了介紹，分析了各種算法結(jié)構(gòu)的優(yōu)缺點，介紹了流水線的結(jié)構(gòu)設(shè)計相關(guān)知識，然后給出了自己的設(shè)計結(jié)構(gòu)，并做了詳細介紹和說明。第四章DCTIDCT的邏輯設(shè)計。本章主要研究DCTIDCTIP核的VLSI邏輯實現(xiàn)，對設(shè)計的各部分邏輯做了詳細的設(shè)計說明，并對設(shè)計中應(yīng)該注意的問題做了詳細介紹和說明。第五章綜合和驗證。本章對所設(shè)計的DCTIDCTIP核做了功能仿真，綜合和門級仿真驗證，對仿真和綜合過程做了詳細說明，給出了仿真和綜合結(jié)果，并對結(jié)果進行了分析。第六章總結(jié)。本章對所做的研究工作做了概括和總結(jié)。4華中科技大學碩士學位論文2DCT在圖像處理中的作用及IP設(shè)計技術(shù)21DCT介紹離散余弦變換DCT實際上是離散傅立葉變換DFT的一種特殊形式。傅立葉級數(shù)展開式中，如果被展開的函數(shù)是實偶函數(shù)，其傅立葉級數(shù)中只包含余弦項，由此可導出DCT變換。假如已知函數(shù)F0，并非實偶函數(shù)，人為的把它對稱擴展到X0，構(gòu)成實偶函數(shù)FX，那么RX的傅立葉變換的正弦項被抵消，余弦項是“X傅立葉變換中余弦項的兩倍【9】D22DC饑DCT在圖像處理中的作用DCT變換的目的是消除圖像的空域冗余，實現(xiàn)圖像的壓縮。離散余弦變換DCT可被看作為一個諧波分析儀，把離散余弦反變換IDCT看作一個諧波合成器。每個88維源圖像采樣數(shù)據(jù)塊，實際上是64點離散信號，該信號是空間二維參數(shù)X和Y的函數(shù)。IDCT把這些信號作為輸入，然后把它分解成64個正交基信號，每個正交基信號對應(yīng)于64個獨立二維2D空間頻率中的一個，這些空間頻率是由輸入信號的頻譜組成。IDCT的輸出是64個基信號的幅值，或稱DCT系數(shù)，每個系數(shù)值由64點輸入信號唯一地確定，即離散余弦變換的變換系數(shù)。在頻域平面上變換系數(shù)是二維頻域變量U1V的函數(shù)。對應(yīng)于U0，V0的系數(shù)，稱為直流分量，即DC系數(shù)，其余63個系數(shù)稱作AC系數(shù)，即交流分量。因為在一幅圖像中象素之間的灰度或色差信號變化緩慢，在8X8子塊中象素之間的相關(guān)性很強，DCT變換實現(xiàn)圖像數(shù)據(jù)壓縮正是利用圖像相鄰象索點之間相關(guān)性很強的特點這表明相鄰象素點之間的象素差很小，把圖像從時域變換到頻域，這樣，變換后的矩陣表示的不再是圖像的象素值，而是圖像的頻率分布。通過離散余弦變換處理后，DC系數(shù)代表了圖像的平均能量，即變換前64個圖像象素的平均值；而AC系數(shù)，代表圖像的各個頻率成分，離DC系數(shù)越遠的AC系數(shù)代表越高的頻率成分。如圖21所示，變換后的矩陣數(shù)值主要集中在矩陣的左上角，而越靠近右下角的數(shù)據(jù)數(shù)值越小。它所代表的物理意義是圖像的能量主華中科技大學碩士學位論文要集中在圖像的低頻部分，而高頻分量則很小。根據(jù)視覺特性，人的眼睛對圖像的高頻成分不敏感，這就大大的方便了我們進行數(shù)據(jù)壓縮。對變換后的各個數(shù)據(jù)根據(jù)其在矩陣中的不同位置，除以不同的數(shù)值，越靠近矩陣右下角的代表高頻成分的數(shù)據(jù)，所除的值越大，這個過程叫做量化，正是量化這個過程會造成圖像信息的丟失即失真，因為圖像的高頻成分被忽略了。經(jīng)過量化后的數(shù)據(jù)，就會在矩陣右下角出現(xiàn)很多連續(xù)的0，這就可以方便的進行行程編碼和霍夫曼編碼，實現(xiàn)對圖像數(shù)據(jù)的壓縮。A變換前的圖像象素矩陣圖21DCT變換B變換后的圖像頻率矩陣解碼過程中離散余弦變換IDCT是DCT的逆過程。假如對變換系數(shù)不進行量化處理，那么64個DCT變換系數(shù)經(jīng)過逆變換，重建64點的圖像數(shù)值，與源圖像輸入值完全一致。也就是說，如果DCTIDCT變換的計算精度足夠高，并且DCT變換系數(shù)沒被量化，那么原始的64點信號就能精確地恢復。理論上_DCT變換不會使源圖像信息丟失，它僅僅是把圖像從時域變到頻域，以便能更有效地編碼。由于DCT和IDCT計算公式中，都包含了超越函數(shù)，因此，沒有一種物理工具或計算手段能以很高的精度計算它們。甚至在DCT輸入和輸出精度一定的條件下，以獨立的設(shè)計來實現(xiàn)相同的DCT和IDCT算法時，在精度上也會有細微的差別，這些差別反映在余弦項或中間結(jié)果的表示，求和方法以及截尾或四舍五入數(shù)值上，這些因素都會使完全相同的輸入，最終產(chǎn)生稍微不同的輸出。計算DCTIDCT的方法很多，JPEG、MPEG等標準沒有規(guī)定唯一的DCT或IDCT算法。但是提出把精度測試作為基于DCT，IDCT編碼器和解碼器一致性測試的要求，這樣來保證克服使圖像質(zhì)量降低的余弦變換誤差。6貊的卯卯訓卯為臼I1111J20110290333333233605490066766677舛盯訪砷跎8豁叭II113627692957877787辨蘭MMMMM038780996567787733978990866777678華中科技大學碩士學位論文當今流行的失真圖像壓縮算法有三種離散余弦變換PCT，DISCRETECOSINETRANSFORMATION壓縮、分形FRACTA壓縮和小波變換WAVELETTRANSFORMATION壓縮。在所有的正交變換編碼中，DCT變換是僅次于KLT變換無失真變換的次最優(yōu)變換。自從離散余弦變換DCT被提出以來，DCT已被廣泛應(yīng)用在數(shù)字信號處理中，特別是語音及圖像數(shù)據(jù)壓縮，自適應(yīng)濾波以及通信系統(tǒng)等領(lǐng)域，目前基于88的二維DCTIDCT的編解碼系統(tǒng)已被圖像壓縮標準JPEG、MPEG和11261等標準所采納，并己用在HDTV中。JPEG是ISO和CCITT聯(lián)合制定的適用于連續(xù)色調(diào)、多級灰度、彩色和單色靜止圖像壓縮的國際標準。JPEG的核心是DCT編碼技術(shù)。對靜止圖像的壓縮推薦使用的方法是將圖像先分割成88大小的方塊，然后再對其變換、量化和編碼，并提供了符合人的視覺變化的量化表。編碼方法主要利用HUFFRNAN編碼及算術(shù)編碼。MPEG標準是運動圖像壓縮國際標準，到目前為止，已有MPEGL、MPEG2和MPEG4三個標準。MPEG是對運動圖像的壓縮，主要采用幀內(nèi)編碼與幀間編碼相結(jié)合的方法，幀內(nèi)編碼技術(shù)與伸EG相同，幀間編碼采用運動補償技術(shù)，即預測和內(nèi)插兩種方法。在選取均方差準則下，KARBUNENLOEVE變換KLT是信號處理中的最佳變換，但KLT沒有快速算法，且計算十分困難，所以不具有實用價值，但可以用它作為衡量其他1變換的標準。在有快速算法的次最佳變換中，DCT基向量最接近KLT，其編碼技術(shù)己趨成熟，因而發(fā)展很快，應(yīng)用廣泛FL01。另外，因為DCT具有快算算法，可分離特性和中等的算法復雜度三個特點，十分適合于VLSI實現(xiàn)【111。23IP設(shè)計技術(shù)隨著IC設(shè)計方法學的進步，微電子工藝技術(shù)的不斷發(fā)展，ASIC設(shè)計所要求的時間日益縮短。集成電路設(shè)計技術(shù)已逐漸從以通用芯片設(shè)計為主轉(zhuǎn)向以專用芯片為主，以普通規(guī)模專用芯片為主轉(zhuǎn)向超大規(guī)模的系統(tǒng)芯片為主，從基于時序驅(qū)動的數(shù)字IC設(shè)計方法轉(zhuǎn)向基于IP的數(shù)字IC設(shè)計方法。231ASIC設(shè)計流程專用集成電路產(chǎn)品開發(fā)，最初總是從市場上得到需求信息或產(chǎn)品概念，根據(jù)這些概念需求，逐步完成IC規(guī)格定義和總體方案設(shè)計?？傮w方案定義了芯片的功能和華中科技大學碩士學位論文模塊劃分，定義了模塊功能和模塊之間的時序關(guān)系等內(nèi)容。在總體方案經(jīng)過充分討論或論證后開始ASIC產(chǎn)品的開發(fā)。IC的開發(fā)階段包含了RTL代碼設(shè)計、功能仿真、綜合、DFT、形式驗證、靜態(tài)時序分析STA、自動布局布線APR、版圖設(shè)計和版圖后時序驗證等過程。如圖22所示，其中的時序驗證包含動態(tài)時序驗證SIMULATION和靜態(tài)時序驗證STA。IFI構(gòu)想與市場研究L前端撰寫設(shè)計文檔設(shè)計1布局布線后端山礦設(shè)1P,TL代蠟墩計R版圖設(shè)計計J，J，IRTL仿真QOI時序驗證JOKI邏輯綜合和優(yōu)化卜流片，時序驗證I，嚕OOKI圈22ASIC設(shè)計流程簡圖IC設(shè)計開發(fā)過程是一個迭代的過程，在設(shè)計的每一個環(huán)節(jié)完成后都要進行驗證，如果不滿足要求就需要返回到上一個步驟，甚至更前面的步驟。例如，在綜合后的門級仿真或靜態(tài)時序分析中，發(fā)現(xiàn)時序不能滿足要求，我們就需要從新改變綜合約束條件重新綜合，如果不行，還要返回到RTL代碼設(shè)計階段來修改RTL代碼，然后再繼續(xù)RTL仿真、綜合、然后再驗證，如此反復迭代，直到驗證通過，才能再進行下一環(huán)節(jié)的設(shè)計。8華中科技大學碩士學位論文232IP軟核設(shè)計方法與技術(shù)IP技術(shù)是針對可復用的設(shè)計而言的，其本質(zhì)特征是功能模塊的可復用性。IP通常必然滿足以下三個基本特征一是通用性好，二是正確性有100的保證，三是可移植性好。通用性好是指IP的功能在某一應(yīng)用領(lǐng)域廣泛通用。正確性有100保證是指IP的實現(xiàn)嚴格遵守一系列的可復用設(shè)計開發(fā)規(guī)范，IP的驗證用例具有完備性，功能覆蓋率、測試覆蓋率都能達到100?？梢浦残院檬侵窱P的實現(xiàn)如行為描述、網(wǎng)表、版圖文件具有可移植性，有規(guī)范通用的接口設(shè)計。P核的開發(fā)與設(shè)計與ASIC設(shè)計開發(fā)的流程基本一致，但其也具有自己的特點。IP軟核的開發(fā)可以滿足芯片規(guī)模要求越來越大，設(shè)計周期要求越來越短的需求，其特征是IC設(shè)計中的IP功能模塊的復用和組合?？蓮陀肐P模塊首先必須是一個良好的模塊設(shè)計，必須嚴格遵守一系列的設(shè)計規(guī)則。概括起來是一個基本準則和三個基本規(guī)則。一個基本準則是局部問題局部解決。因為當設(shè)計規(guī)模越來越大時，局部模塊設(shè)計的缺陷如留到系統(tǒng)驗證階段，就會變得非常辣手，難以發(fā)現(xiàn)和修正。三條基本規(guī)則一是盡可能采用全同步的設(shè)計策略，對模塊的輸入和輸出信號用寄存器鎖存以達到時序優(yōu)化問題局部化的目的；二是嚴格遵循自底向上的驗證策略，保證每個功能模塊在被集成到更高層次之前得到最充分的驗證，以達到功能驗證問題局部化的目的三是在著手進行詳細設(shè)計之前必須做好總體方案的設(shè)計和論證。P軟核的開發(fā)流程包括兩條主線IP設(shè)計和IP驗證。IP設(shè)計流程一般可劃分為確定規(guī)格和IP宏模塊的總體設(shè)計，子模塊的定義和設(shè)計，IP宏模塊的集成化設(shè)計等三個階段；IP驗證流程包括了建立參照模型，建立測試平臺TESTBENCH和準備驗證用例TESTCASE，回歸測試，形式驗證等。圖23是IP模塊的設(shè)計開發(fā)流程。9華中科技大學碩士學位論文圖23IP模塊化設(shè)計流程10華中科技大學碩士學位論文口；一3DCTIDCTIP核的算法及結(jié)構(gòu)設(shè)計31DCT快速算法介紹311一維離散余弦變換1DDCT快速算法DCT首先由NAHMED等人于1974年提出，設(shè)數(shù)據(jù)序列XN，NO，1，NI，則XN的DCT定義為M，后砸，勢徊SC凈，M31當七。，S七譬；當1N1時，占。；Y庀是第七個。CT系數(shù)A若寫成矩陣形式，則有衛(wèi)P。K，其中C。K。號吼【C。S學表示DCT變換矩陣。離散余弦逆變換IDCT定義為_N2J專F七薹】，C。S學，N2。，1，一1321984年，王中得根據(jù)不同的變換矩陣將DCT分成了四類。為了有效地計算DCT，許多快速算法被提出。、一般DCT快速算法分為兩種間接算法與直接算法，兩種算法都是集中在蝶形結(jié)構(gòu)上，且目的都是為了減少乘法及加法運算量。間接算法是利用DCT和DFT、DHT等正交變換之間的關(guān)系，用DFT或DHT快速算法來計算DCT。間接算法過程簡單，主要工作是處理算法間的轉(zhuǎn)換，因此往往需要加一些額外的操作步驟。由于將其它變換的快速算法應(yīng)用在DCT中總有其自身的局限性，所以目前在算法上已很少有人用間接算法來計算DCT了。直接算法包括DCT變換矩陣分解遞歸算法兩種技術(shù)，不同之處在于矩陣分解是利用稀疏矩陣分解法將變換矩陣分解，而遞歸算法是由較低階DCT矩陣遞歸產(chǎn)生較高階DCT矩陣，可以說遞歸算法是分解算法的逆算法，但遞歸算法較矩陣分解算華中科墩。大學碩士學位論文一；一法有較好的數(shù)值穩(wěn)定性。1977年，WHCHEN等人根據(jù)變換矩陣具有對稱性，第一次用稀疏矩陣分解法得到DCTII快速算法【13】。這種算法不僅結(jié)構(gòu)簡單，且使用余弦系數(shù)做乘子，因而比前述各算法均優(yōu)越，但其實現(xiàn)結(jié)構(gòu)復雜。1987年，幾乎同時有三篇論文論述了DCT的遞歸算法【F5IF，其中HS，HOU的快速算法較具有代表性。近幾年出現(xiàn)的新算法大多是這幾種算法的改進。FEIGWINOGRAD通過把DCT看作是一種循環(huán)旋轉(zhuǎn)運算，證明了在有理數(shù)域上8點1DDCT變換所需的最小實數(shù)乘法次數(shù)為11次【17】。LOEFFIER的DCT快速算法達到了這一極限，它是將DCT運算轉(zhuǎn)為旋轉(zhuǎn)運算【18】。312二維DCT快速算法二維DCT定義為，F(xiàn)萬2吼QNI薈NIYK拗咖S芝AN筍1TCXN0坤S【芝筍，I吼Q蓋MCOSL麗一JCOS【竺巖堅O(shè)MIOMVI，Z0,1，N133二維IDCT定義為XN,M滬萬2XN芝K0窆10刪COS【筍】COS產(chǎn)。I“QYT，F(xiàn)COS【掣】COS掣1V二VT,塒20，1，N一134其中，當J一1時，華，當FL時，鼻宰，其它情況，白L2DDCT快速算法主要有兩種行一列分解法F19RCM及非行列分解法NRCM，RCM方法是將NN數(shù)據(jù)按行或列方向進行個1DDCT計算，產(chǎn)生中間矩陣，然后對中間矩陣按列或行方向再進行N個1DDCT計算，最后得到2DDCT結(jié)果。NRCM方法即直接分解法，典型的做法是2D矢量基DCT算法。2D矢量基算法主要有基于BGLEE的算法和基于HOU的算法。對于較長長度的DCT，基于HOU的算法較基于LEE的算法性能優(yōu)越。目前最有效的2DDCT真接分解算法主12華中科技大學碩士學位論文；2口一要有森川良孝等人的與NICHO等人的算法。這兩種算法都將算法運算量減至傳統(tǒng)行列分解法的50。森川良孝算法采用切比雪夫多項式同余形式。把2DDCT轉(zhuǎn)換為個點LDDCT和一個長度為N的切比雪夫多項式變換。NLCHO算法【糾采用三角函數(shù)法，將長度為2的N次冪的2一DDCT表示為兩個新的二維變換之和，再利用換序移位和附加實數(shù)加法運算。FEIWINOGRAD證明了在有理域上計算長度為2的”次冪的2一DDCT所需最小實乘次數(shù)為22”一N2”一2“1，現(xiàn)在還無法達此極限。32流水線設(shè)計技術(shù)321流水線設(shè)計的概念所謂流水線設(shè)計實際上就是把規(guī)模較大、層次較多的組合邏輯電路分為幾級，在每一級插入寄存器暫存中間數(shù)據(jù)。K級流水線就是從組合邏輯的輸入到輸出恰好有K級寄存器組分為K級，每一級有一個寄存器組，上一級的輸出是下級的輸入，結(jié)果從流水線的最后一級送出，無反饋電路。流水線執(zhí)行完成種固定的功能21。322流水線技術(shù)的特點和優(yōu)勢流水線的設(shè)計方法己經(jīng)在高性能的、需要經(jīng)常進行大規(guī)模運算的系統(tǒng)中得到廣泛的應(yīng)用，如CPU等。目前流行的CPU，如INTEL的奔騰處理器在指令的讀取和執(zhí)行周期中充分地運用了流水線技術(shù)以提高它們的性能。采用流水線設(shè)計的最大優(yōu)勢在于它能提高吞吐量。在ASIC設(shè)計中，流水線結(jié)構(gòu)是提高組合邏輯電路吞吐量從而增強計算性能的一個重要辦法【221。當用VERILOGHDL描述流水線結(jié)構(gòu)的部件時，要使用結(jié)構(gòu)描述，才能真正綜合成設(shè)計者想要的流水線結(jié)構(gòu)。簡單的運算符表達式只有在綜合庫中存有相應(yīng)的流水線結(jié)構(gòu)的宏庫部件時，才能綜合成流水線結(jié)構(gòu)從而顯著的提高運算速度。33總體結(jié)構(gòu)設(shè)計本文的DCTFLDCTIP核設(shè)計研究是針對圖像數(shù)據(jù)壓縮應(yīng)用的。在MPEG，JPEG等標準中，數(shù)據(jù)以碼流的形式被處理。為了提高編解碼的處理效率，節(jié)約硬件資源，華中科技大學碩士學位論文流水線的設(shè)計是非常重要的。對于JPEG來說，圖像的每一幀都是幀內(nèi)編碼圖像I幀，所以圖像的DCT變換的輸入是0255象素點灰度級，而輸出是一10241023，相應(yīng)的需要8位的輸入和11位的輸出，對于IDCT，輸入和輸出相反對于MPEG來說，要處理的不單有幀內(nèi)編碼的I幀圖像，還有幀間編碼的P幀圖像和B幀圖像，P幀和B幀圖像表示的是兩幀圖像象素點的差值，所以其DCT變換的輸入值表示范圍為一255255，DCT變換輸出值范圍為20002000，相應(yīng)的需要9位和12位來表示，IDCT則相反【”1。本文的設(shè)計研究是按MPEG的標準進行的，同時也兼容JPEG標準要求。對于數(shù)碼相機一類的應(yīng)用，既需要進行圖像編碼，又需要進行圖像解碼，也就是說需要在編碼的時候用到DCT變換，在解碼的時候用到IDCT變換。DCT變換和IDCT變換，在算法和方法上都是樣的，是完全可逆的，因此可以將DCT變換和IDCT變換合在一起設(shè)計成一個IP核，以節(jié)約硬件資源。對于2DDCT的結(jié)構(gòu)，也分為行列分解法RCM及非行列分解法NRCM兩類。對于2一DDCTNRCM，采用的算法是各種非行列分解2一DDCT快速算法，它往往要求整個NXN輸入數(shù)據(jù)同時參與計算，因此IO處理及數(shù)據(jù)傳遞電路復雜，使得它們的VLSI實現(xiàn)在性能上不如RCM系統(tǒng)。另外，因為圖像數(shù)據(jù)的編解碼過程往往是以數(shù)據(jù)流的形式進行，為了實現(xiàn)流水線的設(shè)計和操作，我們并不需要所有數(shù)據(jù)同時輸入?yún)⑴cDCTIDCT運算。那樣做，既需要設(shè)計串并轉(zhuǎn)換電路，而且還增加延遲，不利于流水線的設(shè)計。因此，現(xiàn)在行一列分解法RCM仍被廣泛應(yīng)用在2DDCT芯片設(shè)計中。本文也是采用RCM的設(shè)計結(jié)構(gòu)，其結(jié)構(gòu)如圖31所示，此結(jié)構(gòu)采用的算法為各種一維DCT快速算法，行和列的1一DDCT結(jié)構(gòu)相同，有時為了減少面積只用個1一DDCT處理單元完成兩次1一DDCT計算，當然這將影響操作時間，增加處理延遲，為了獲得較高的吞吐量，本文的設(shè)計采用了兩套1一DDCTIDCT電路處理單元，使其并行計算。對于所設(shè)計的RCM系統(tǒng)，必須在兩套的1DDCTIDCT處理電路之間對完成一次】一DDCTIDCT運算的輸出數(shù)據(jù)進行行一列轉(zhuǎn)換，這就需要設(shè)計中間數(shù)據(jù)轉(zhuǎn)換電路TRAM，所需要設(shè)計的轉(zhuǎn)置RAM大小為64X15BITS。14華中科技大學碩士學位論文一圖31DCTIDCTIP核總體結(jié)構(gòu)34一維DCTIDCT結(jié)構(gòu)設(shè)計341算法結(jié)構(gòu)介紹一般一個算法結(jié)構(gòu)的優(yōu)劣主要決定于三個性能參數(shù)面積、速度、精度，在此三個參數(shù)基礎(chǔ)上，還要求結(jié)構(gòu)規(guī)則，具有模塊化，這樣有利于設(shè)計及版圖布局布線?，F(xiàn)在已有多種一維DCT算法結(jié)構(gòu)被提出，這些結(jié)構(gòu)都有各自的缺點，因此在各種應(yīng)用中這些結(jié)構(gòu)并存。另外，因為每種DCT算法有自己的特殊性和應(yīng)用領(lǐng)域，不是所有的算法都適合于VLSI實現(xiàn)。個算法VLSI實現(xiàn)的有效性主要基于算法中算術(shù)單元之間的數(shù)據(jù)傳遞的復雜性，而不是算法的運算量。正如許多研究人員指出的那樣，像很多FFT算法，它們有較低數(shù)量的乘法運算，但這些算法并不適合于VLSI實現(xiàn)。DCT算法也遇到了同樣的問題。當前的一維DCT算法結(jié)構(gòu)主要有以下幾類1基于乘法器的DCTIDCT結(jié)構(gòu)此節(jié)構(gòu)多采用WHCHEN的算法直接用乘法器來實現(xiàn)DCTIDCT運算，改善此類DCTIDCT結(jié)構(gòu)的關(guān)鍵在于乘法器結(jié)構(gòu)的改進。例如，采用BOOTH乘法算法的乘法器，與普通的乘法器相比，減少了乘法過程中的加法操作，提高了乘法運算速度，改善了DCTIDCT的性能。但眾所周知，乘法器的引入也將導致面積的增加。另外，此類結(jié)構(gòu)雖具有模塊化，但結(jié)構(gòu)不規(guī)則，不利于布局、布線。2基于分配算法的DCTIDCT結(jié)構(gòu)華中科技大學碩士學位論文基于分配算法的DCT結(jié)構(gòu)由于其結(jié)構(gòu)緊湊，規(guī)則，精度高，速度快被廣泛應(yīng)用在各領(lǐng)域中。其基本思想是通過ROM查找表法，利用ROM和累加器代替乘法器。它是利用DCTIDCT中的余弦系數(shù)固定的特點，將相應(yīng)的輸入數(shù)據(jù)的乘法結(jié)果余弦算好，并存于ROM中，根據(jù)輸入數(shù)據(jù)對ROM取址即可【25L【261。由于分配算法具有高度的規(guī)則結(jié)構(gòu)，且因計算以分配方式進行，截斷被限制，因而能獲得較其它結(jié)構(gòu)更高的精度，很適合于VLSI實現(xiàn)。但大量ROM的使用同樣大大增加了設(shè)計的面積，而且對ROM的頻繁訪問和此算法結(jié)構(gòu)采用的位串行實現(xiàn)，同樣極大的限制了速度，難以獲得很高的時鐘頻率。另外，此結(jié)構(gòu)要求的工藝復雜，要同時用到三種工藝，因此成本比較高。由于很多FPGA芯片本身有ROM模塊，而且FPGA時鐘頻率也不可能很高，所以，這種方法，多用于FPGA的實現(xiàn)上。3基于脈動陣列的DCTIDCT結(jié)構(gòu)脈動陣歹嗡念最早由HTKUNG于1982年提出27】。脈動陣列由一組簡單重復的處理單元口E組成，每個PE執(zhí)行固定的、簡單的操作，每個PE只與相鄰的PE有規(guī)則地聯(lián)結(jié)，操作時，數(shù)據(jù)經(jīng)過連成流水線的PE，沿途得到連續(xù)的有效處理。此高度并行處理結(jié)構(gòu)，大大提高了VLSI速度，且結(jié)構(gòu)規(guī)則。DCT的脈動陣列種類多，采用的算法也各異，結(jié)構(gòu)實現(xiàn)的主要工作是選取合適的PE單元【281129。脈動陣列通過并行及流水操作可獲得較高的處理速度，且具有模塊化、結(jié)構(gòu)規(guī)則、局部內(nèi)聯(lián)等特點，適合于VLSI實現(xiàn)。但脈動陣列往往要求多個數(shù)據(jù)同時參與計算，因此IO處理通常較為復雜。另外，因每個PE內(nèi)有多種算術(shù)運算、截斷與舍入誤差會影響精度。而且，由于一個PE內(nèi)多種運算并存，有時會有多個乘法運算，因而面積往往很大，且脈動陣列結(jié)構(gòu)的時鐘控制電路復雜。這些原因使得現(xiàn)在各種應(yīng)用中采用脈動陣列DCT結(jié)構(gòu)的并不多見。4基于CORDIC運算技術(shù)的DCTIDCT結(jié)構(gòu)CORDIC是坐標旋轉(zhuǎn)數(shù)字計算機的同義詞。這種計算是VOLDER于1959年提出來的即1。這個概念雖然由來已久，但它的實現(xiàn)與應(yīng)用還在繼續(xù)發(fā)展，因為此技術(shù)簡化了體系結(jié)構(gòu)，提高了速度，降低了算術(shù)模塊的功耗。CORDIC算法是一個通過以角度AJARCTAN2一，進行矢量旋轉(zhuǎn)而得到的迭代過華中科技大學碩士學位論文；口；一程。通過采用CORDIC算法，旋轉(zhuǎn)運算中的乘法器可僅由加，減法器和移位寄存器來實現(xiàn)，減少了電路，并通過流水線結(jié)構(gòu)，加快了數(shù)據(jù)傳輸速度。1990年，DUB與WU首次將CORDIC引入DCT計算中F3”。EEMARIATORS等人的旋轉(zhuǎn)結(jié)構(gòu)利用DCT中每個CORDIC旋轉(zhuǎn)角度是預先確定的事實，找到角度的表達式，減少了運算量，減少了硬件【32】。而EZOU等人是將DCT結(jié)構(gòu)改進33】，使得完成一個DCT需要較少的CORDIC計算，獲得了較高吞吐量。342結(jié)構(gòu)設(shè)計考慮以上對當前流行的幾種算法結(jié)構(gòu)做了介紹，它們都有各自的優(yōu)缺點。在選擇或者設(shè)計一個算法結(jié)構(gòu)時，首先要考慮自己的設(shè)計的應(yīng)用對象，設(shè)計要求。本文所研究的設(shè)計是個IP核的ASIC設(shè)計，所以設(shè)計要獨立化，模塊化，以適于SOC設(shè)計技術(shù)。另外，結(jié)構(gòu)設(shè)計還應(yīng)該考慮到設(shè)計對性能的影響，比如速度、面積以及結(jié)構(gòu)的規(guī)則性等。這些因素之間往往是一對對的矛盾，有時為了更高的速度要犧牲面積，有時為了節(jié)約硬件資源減小面積也會以犧牲速度為代價。所以，設(shè)計者需要根據(jù)實現(xiàn)的要求和條件在這些性能指標之間做出折中，以最大程度的利用硬件資源，滿足設(shè)計的要求341，考慮圖像碼流的特點，數(shù)據(jù)是以數(shù)據(jù)流的形式傳遞，所以如果采用并行輸入計算的結(jié)構(gòu)可能會浪費資源，還要額外設(shè)計串并并串轉(zhuǎn)換電路。因此，基于脈動陣列的結(jié)構(gòu)設(shè)計方法并不適合本文的設(shè)計。設(shè)計還要考慮到ASIC設(shè)計技術(shù)的特點，因為對于應(yīng)用于FPGA的VLSI設(shè)計與ASIC設(shè)計是有許多不同的。在FPGA設(shè)計中，許多FPGA芯片本身包含了一些邏輯單元和存儲單元，我們可以盡量去利用，上述的基于分配算法的結(jié)構(gòu)就多用于FPGA實現(xiàn)，因為可以利用FPGA中固有的ROM存儲單元；而ASIC設(shè)計如果使用ROM查找表則必然增加面積，還會降低速度，所以本文的設(shè)計也沒有考慮采用分配算法。343設(shè)計實現(xiàn)考慮一維DCT變換公式3117華中科技大學碩士學位論父YCT，；J；占C尼，薹ZCN，C。SC警，七；。，T；有Y恥硼C。S等圳ICOS警“7COS等3_5由式35可以看出，與蓋。相關(guān)的乘積項是XOC。S等；與X1相關(guān)的乘積項是X1COS警；與Z7相關(guān)的乘積項是蓋7COS百15KZ。根據(jù)后的取值，LB10每個XN對應(yīng)的有8個乘積項，可以把每個輸入JN的所有乘積項都計算出來，然后再把對應(yīng)的項縱向相加來計算輸出YKLXOC。S詈1COSI071_爿7C。S面07。邢邢C。S景嘲1COS詈R州7COS等叫1XOC。3了77IF衛(wèi)1C。S號孑X7C。S1T05FZY736這樣，對于每個輸入值XN，都需要得到相關(guān)的8個乘積項的結(jié)果?；诖朔N思想，本文的設(shè)計結(jié)構(gòu)分為3個部分第一部分為乘法實現(xiàn)，第二部分為交叉選擇部分，第三部分為結(jié)果累加部分，如圖32所示。圖32維DCT1DCT結(jié)構(gòu)在乘法模塊的實現(xiàn)上，本文的設(shè)計采用了基于CORDIC運算技術(shù)的思想，利用DCTIDCT余弦系數(shù)所具有的旋轉(zhuǎn)特性，既對于8X8的二維DCTIDCT，其64個余弦系數(shù)在坐標上重復旋轉(zhuǎn)，除去符號不同外，數(shù)值上其實總共只有8個固定的值，華中科技大學碩士學位論文這樣就可以把乘法看作是乘數(shù)固定的運算，從而可以通過移位和加法來實現(xiàn)乘法運算【35】。交叉選擇部分是為了對乘法得到的結(jié)果進行交叉選擇排序，這是因為乘法的結(jié)果只是輸入數(shù)據(jù)與8個固定余弦值的機械相乘的結(jié)果。如式36分析每個輸入的XH的余弦乘積因子不同，但所有這些余弦因子都可等效為COS竺，16COS芝，COS等共8個值中的一個。這樣，乘法就可對每個輸入數(shù)據(jù)分別與LULO這8個余弦因子相乘，而交叉選擇就是對這些結(jié)果重新排序組合，以便送入相應(yīng)的累加器。累加部分就是累加求和，以輸出一維DCTIDCT的變換結(jié)果。整個一維DCTIDCT結(jié)構(gòu)采用9級流水線完成，在變換數(shù)據(jù)輸入9個時鐘周期后，將開始產(chǎn)生輸出結(jié)果。上述算法結(jié)構(gòu)，一方面減少了采用通用乘法器所產(chǎn)生的面積和資源的浪費，另一方面也避免了采用查找表方法實現(xiàn)乘法而需要的存儲器設(shè)計。9級流水線的設(shè)計更體現(xiàn)了此結(jié)構(gòu)具有的高速度和高吞吐量。同時，它不要求數(shù)據(jù)同時輸入，符合圖像編解碼的特征，利于實現(xiàn)流水線的操作。因此，本文所采用的結(jié)構(gòu)具有面積小，速度快，模塊化的特點。華中科技大學碩士學位論文4DCTFLDCTIP核的邏輯設(shè)計本章將對DCTIDCTIP核的邏輯設(shè)計做詳細說明。首先需要說明的是，所有的邏輯設(shè)計采用的數(shù)制表示都是補碼。這是因為，補碼較之源碼在處理減法時很有運算優(yōu)勢。所謂補碼，就是指對一個源碼數(shù)，如果為正數(shù)，則其補碼與源碼相同，如果為負數(shù)，則最高位符號位為1，其它位與源碼相反，然后再加上1所得到的數(shù)。例如，源碼數(shù)0101十迸制數(shù)5的補碼為1011。我們知道，在集成電路中的減法運算，實際上都是通過加上一個負數(shù)來完成的，這就要依靠補碼來實現(xiàn)。例如，十進制運算734，用二進制源碼表示就是011L00110100，我們可以把此式看成01110011，再把其變做補碼形式就是01111101，所得結(jié)果為0100，從而得到正確的結(jié)果。41乘法邏輯設(shè)計此部分實現(xiàn)一維的DCTIDCT乘法運算。由于DCTIDCT的運算量很大，其中的乘法實現(xiàn)是最耗資源和時間的，乘法運算處理模塊的設(shè)計直接關(guān)系DCTIDCT處理核的性能。411乘法器介紹在數(shù)字信號處理中，乘法器是非常重要的基本運算。乘法器的種類很多，從邏輯設(shè)計觀點來看，可以把乘法器分為時控乘法器和陣列乘法器兩大類。后者具有足夠的并行性，不必寄存中間結(jié)果，就可得到最后答案。此外，乘法器的結(jié)構(gòu)也依所用的數(shù)碼原碼，反碼或補碼而異。通常，無符號數(shù)的乘法比補碼乘法稍微簡單，但補碼最適合于高速乘法。1時控乘法器介紹下圖為移位相加乘法器簡圖。圖中，被乘數(shù)并行碼XX4。X3,X2X】，XO與乘數(shù)串行碼YY3，Y2，Y2，Y0相乘。如果Y中的每一位都是1，則此乘法器依次累加下面所示的各行華中科技大學碩士學位論文；一X4X3X2XLXOY01X4X3X2X1X0YO1X4X3X2X1XOY01X4X3X2X1X0YO1如果YI0，則送到加法器的第I行將是0。圖41移位相加乘法器簡圖根據(jù)乘法算法的規(guī)定，每送入一行被乘數(shù)X，累加器和就向右移位，以使相繼各行逐一提供更高的值。圖41的工作時序是這樣的當時鐘脈沖1到來后，首先將YII0，1，2，3移入與門，于是X或0被送入加法器。待加法器電平穩(wěn)定后，時鐘脈沖2便將加法器的輸出送入累加器，待累加器穩(wěn)定后便右移移位。顯然，這種移位相加乘法器電路雖然簡單，但是速度是很慢的。而且在這種加法器內(nèi)沒有超前進位邏輯，所以每次累加只能讓進位傳過整個加法器。所以，又出現(xiàn)了采用BOOTH算法編碼的乘法器，BOOTH編碼乘法器采用對乘數(shù)進行再編碼的方法來減少加法次數(shù)，從而提高了運算速度。2陣列乘法器介紹陣列乘法器是用一位加法器排列成的二維陣列，它是最快的乘法器。與圖41所示的時控乘法器不同，陣列乘法器是完全沒有存儲器邏輯網(wǎng)絡(luò)的，它只需要規(guī)定一個輸入信號作用之后，乘積產(chǎn)生之前的建立時間。陣列乘法器的結(jié)構(gòu)，可以根據(jù)2L華中科技大學碩士學位論文；加法器的連接方法或者依照處理負數(shù)的方法分成許多種。圖42所示的是一個用于4X4位無符號數(shù)相乘，但效率并不很高的陣列乘法器。圖中每一個小圓圈表示一個一位加法器?？梢钥吹?，每行加法器是全行波加法器，且每行加法器將其部分和送給下面一行。最下面一行的P7，PL，PO為乘積。圖42無符號4X4陣列乘法器412利用移位求和實現(xiàn)乘法邏輯根據(jù)DCTFIDCT計算公式，對于每一個輸入變換數(shù)據(jù)刀，為了計算Y后，我們需要將每一個XN分別與不同的余弦因子相乘。對于8點的DCTIDCT變換，余弦因子從C。S普到COSLOL56RR不等。由于余弦因子具有周期旋轉(zhuǎn)特性COSXCOS2N“X，COSXCOS萬X以及GOSXCOS一X，實際上，除去符號不同，這些余弦因子只有8個固定的值，分別為C。S警，C。S等，C。S等。由于這個特性，我們可以把余弦系數(shù)看作是固定的乘數(shù)，對每一個輸入的被乘數(shù)XN，分別乘以固定的幾個余弦系數(shù)即可36】。因此，此模塊共需要8個乘法器來完成。從以上介紹的乘法器，我們可以發(fā)現(xiàn)，用硬件實現(xiàn)乘法器會占用非常多的資源，而且多位的乘法器處理速度也非常慢，這樣乘法器就會成為整個處理核的瓶頸。對于乘法器的處理，還有一種方法是使用基于ROM的查找表叫T方法。此方法是將一華中科技大學碩士學位論文_一255255個灰度輸入值與這8個固定的余弦系數(shù)相乘的可能結(jié)果預先算出，并按相應(yīng)地址存放于ROM之中，然后根據(jù)地址邏輯對輸入取址來獲得乘法結(jié)果。這種方法不但會使乘法器的面積很大，而且只能微弱地改善均方差MSE，從ROM中讀出數(shù)據(jù)的速度也限制了處理核的速度。這種方法一般只適合于FPGA實現(xiàn)，因為很多FPGA芯片中包含