1、半導(dǎo)體相關(guān)知識(shí) 本征材料：純硅9-10個(gè)9 250000Q.cm N型硅：摻入V族元素-磷P、機(jī)|iAs、錨 Sb P型硅：摻入HI族元素一像Ga、硼B(yǎng)POOOO4*N PN 結(jié)：半導(dǎo)體元件制造過(guò)程可分為前段(Front End)制程晶圓處理制程(Wafer Fabrication；簡(jiǎn)稱Wafer Fab)、晶圓針測(cè)制程(Wafer Probe)；彼段(Back End)構(gòu)裝(Packaging)、測(cè)試制程(Initial Test and Final Test)晶圓處理制程晶圓處理制程之主要工作為在矽晶圓上制作電路與 電子元件(如電晶體、電容體、邏輯閘等)，為上 述各制程中所需技術(shù)最復(fù)雜口.

2、資金投入最多的過(guò)程， 以微處理器(Microprocessor)為例，其所需處理 步驟可達(dá)數(shù)百道，而其所需加工機(jī)臺(tái)先進(jìn)且昂貴， 動(dòng)輒數(shù)千萬(wàn)一臺(tái)，其所需制造環(huán)境為為一溫度、濕 度與含塵(Particle)均需控制的無(wú)塵室(Clean- Room),雖然詳細(xì)的處理程序是隨著產(chǎn)品種類與所 使用的技術(shù)有關(guān)；不過(guò)其基本處理步驟通常是晶圓 先經(jīng)過(guò)適 當(dāng)?shù)那逑?Cleaning)之彳爰，接著進(jìn)行氧 化(Oxidation)及沈積，最彳爰進(jìn)行微影、蝕刻及離 子植入等反覆步驟，以完成晶圓上電路的加工與制 作。二、晶圓針測(cè)制程經(jīng)過(guò)Wafer Fab之制程彳灸，晶圓上即形成 一格格的小格，我們稱之為晶方或是晶粒 (

3、Die),在一般情形下，同一片晶圓上 皆制作相同的晶片，但是也有可能在同一 片晶圓上制作不同規(guī)格的產(chǎn)品；這些晶圓 必須通過(guò)晶片允收測(cè)試，晶粒將會(huì)一一經(jīng) 過(guò)針測(cè)(Pobe)儀器以測(cè)試其電氣特性, 而不合格的的晶粒將會(huì)被標(biāo)上記號(hào)(Ink Dot),此程序即 稱之為晶圓針測(cè)制程(Wafer Probe)。然彳爰晶圓將依晶粒 為單位分割成一粒粒獨(dú)立的晶粒三、工C構(gòu)裝制程 IC橫裝裂程(Packaging)：利用塑J接 或陶瓷包裝晶粒典配幺泉以成稍乾甯路目的：是卷了裂造出所生崖的甯路的保 研,避免由路受到微械性刮或是高 溫破壤。乙導(dǎo)體制造工藝分類MOSpm6s型| |nm6s型| |cm6s型|飽和型|

4、I非由和型BiMOSTTL | I2L CL/CM1J半導(dǎo)體制造工藝分類雙極型IC的基本制造工藝： A 在元器件間要做電隔離區(qū)（PN結(jié)隔離、 全介質(zhì)隔離及PN結(jié)介質(zhì)混合隔離）ECL （不摻金）（非飽和型）、 TTL/DTL （飽和型）、STTL （飽和型） B在元器件間自然隔離PL （飽和型）半導(dǎo)體制造工藝分類 二MOSIC的基本制造工藝：根據(jù)柵工藝分類 A鋁柵工藝 B硅柵工藝 其他分類1、（根據(jù)溝道）PMOS、NMOSs CMOS2、（根據(jù)負(fù)載元件）E/R、E/E、E/D半導(dǎo)體制造工藝分類 三 Bi-CMOS工藝：A以CMOS工藝為基礎(chǔ)P阱N阱B以雙極型工藝為基礎(chǔ)雙極型集成電路和MOS集成電

5、路優(yōu)缺點(diǎn)雙極型集成電路中等速度、驅(qū)動(dòng)能力強(qiáng)、模擬精度高、功耗比 較大CMOS集成電路低的靜態(tài)功耗、寬的電源電壓范圍、寬的輸出電壓幅 度（無(wú)閾值損失），具有高速度、高密度潛力；可與 TTL電路兼容。電流驅(qū)動(dòng)能力低半導(dǎo)體制造環(huán)境要求主要污染源：微塵顆粒、中金屬離子、有 機(jī)物殘留物和鈉離子等輕金屬例子。超凈間：潔凈等級(jí)主要由微塵顆粒數(shù)/n/0. lum 0.2umI 級(jí)357.510 級(jí) 35()75100 級(jí) NA7501000級(jí) NANA0.3um 0.5um5.0um31NA3()10NA300100NANA10007半導(dǎo)體元件制造過(guò)程前段(Front End)制程前工序處理制程(Wafer

6、Fabrication； 簡(jiǎn)稱 Wafer Fab)橫向晶體管刨面圖P+ N P+PNP縱向晶體管刨面圖C H B H E N+ C 1 B H E P+NPNPNPNPN晶體管刨面圖P-SUB1 .襯底選擇P 型 Si p XlOQ.cm 111 晶向，偏離 2。5。 晶圓（晶片）晶圓（晶片）的生產(chǎn)由砂即（二氧化硅）開(kāi)始, 經(jīng)由電弧爐的提煉還原成 冶煉級(jí)的硅，再經(jīng)由 鹽酸氯化，產(chǎn)生三氯化硅，經(jīng)蒸播純化后，透 過(guò)慢速分解過(guò)程，制成棒狀或粒狀的多晶 硅。一般晶圓制造廠，將多晶硅融解后，再 利用硅品種慢慢拉出單品硅品棒。一支85公分 長(zhǎng)，重766公斤的8寸 硅晶棒，約需2天半 時(shí)間長(zhǎng)成。經(jīng)研磨、拋

7、光、切片后，即成半導(dǎo) 體之原料晶圓片第一次光刻一 N+埋層擴(kuò)散孔 lo減小集電極串聯(lián)電阻r= 2o減小寄生PNP管的影響L蕤1口滲鬻要求，1O雜質(zhì)固濃度大2o高溫時(shí)在Si中的擴(kuò)散系數(shù)小， 以減小上推3。與襯底品格匹配好，以減小應(yīng)力涂膠 烘烤一掩膜(曝光)一顯影一堅(jiān)膜一蝕刻一清洗 一去膜一清洗一N+擴(kuò)散(P)外延層淀積1 o VPE (Vaporous phase epitaxy) 氣相夕卜延生長(zhǎng)硅 SiCl4+Ho->Si+HCl2o 氧Tepi>Xjc+Xmc+TBL-up+tepi-oxSiO.第二次光刻一 P+隔離擴(kuò)散孔在襯底上形成孤立的外延層島，實(shí)現(xiàn)元件的隔離.SiO211

8、III 廠p+ N-epi p+ N-epi p+- .*叫卜N4BL JP-SUB涂膠一烘烤一掩膜(曝光)-顯影一堅(jiān)膜一蝕刻一清洗去膜清洗一P+擴(kuò)散(B)第三次光亥【JP型基區(qū)擴(kuò)散孔SiO2去SiO2氧化一涂膠一烘烤一掩膜(曝光)一顯影一隼膜蝕刻一清洗一去膜 清洗一基區(qū)擴(kuò)散(B)決定NPN管的基區(qū)擴(kuò)散位置范圍第四次光刻一N+發(fā)射區(qū)擴(kuò)散孔集電極和N型電阻的接觸孔，以及外延層的反偏孔。 AlNSi 歐姆接觸：ND>1019cm-3,P-SUBSiO?去SiO2 氧化-涂膠一烘烤一掩膜（曝光）顯影堅(jiān)膜蝕刻一清洗一去膜一清洗一擴(kuò)散第五次光刻一引線接觸孔SiO2去SiO2氧化-涂膠一烘烤一掩膜（

9、曝光）一顯影一堅(jiān)膜 一蝕刻一清洗一去膜一清洗第六次光刻一金屬化內(nèi)連線：反刻鋁去SiO2氧化一涂膠一烘烤掩膜（曝光）顯影一堅(jiān)膜-蝕刻一清洗一去膜一清洗一蒸鋁CMOS工藝集成電路CMOS集成電路工藝-以P阱硅柵CMOS為例 lo光刻I一阱區(qū)光刻，刻出阱區(qū)注入孔SiO2CMOS集成電路工藝-以P阱硅柵CMOS為例 2。阱區(qū)注入及推進(jìn)，形成阱區(qū) 3o去除SiC>2.KSi3N4,Si3N4P-N-SiCMOS集成電路工藝-以P阱硅柵CMOS為例 4O光n-有源區(qū)光刻N(yùn)-Si 5o光HIN管場(chǎng)區(qū)光刻，N管場(chǎng)區(qū)注入, 以提高場(chǎng)開(kāi)啟，減少閂鎖效應(yīng)及改善阱 的接觸。CMOS集成電路工藝一以P阱硅柵CMO

10、S為例 6o光HIN管場(chǎng)區(qū)光刻，刻出N管場(chǎng)區(qū) 注入孔；N管場(chǎng)區(qū)注入。CMOS集成電路工藝一以P阱硅柵CMOS為例 7o光IV-p管場(chǎng)區(qū)光刻，p管場(chǎng)區(qū)注入， 調(diào)節(jié)PMOS管的開(kāi)啟電壓，生長(zhǎng)多晶硅。CMOS集成電路工藝-以P阱硅柵CMOS為例 8o光V多晶硅光刻，形成多品硅柵及 多晶硅電阻多晶硅 /p-N-SiCMOS集成電路工藝-以P阱硅柵CMOS為例 9o光VI-P+區(qū)光刻，P+區(qū)注入。形成 PMOS管的源、漏區(qū)及P+保護(hù)環(huán)。CMOS集成電路工藝-以P阱硅柵CMOS為例- 10o光VH-N管場(chǎng)區(qū)光刻，N管場(chǎng)區(qū)注入,形成NMOS的源、漏區(qū)及N+保護(hù)環(huán)。As光刻膠P- Ho長(zhǎng)PSG （磷硅玻璃）o

11、PSGCMOS集成電路工藝一以P阱硅柵CMOS為例 12o光刻VIII引線孔光刻。PSGCMOS集成電路工藝一以P阱硅柵CMOS為例- 13o光刻IX引線孔光刻（反刻AL） o集成電路中電阻1SiO2基區(qū)擴(kuò)散電阻集成電路中電阻2發(fā)射區(qū)擴(kuò)散電阻SiO2集成電路中電阻3基區(qū)溝道電阻SiO.R集成電路中電阻4外延層電阻集成電路中電阻5MOS中多晶硅電阻多晶硅SiO.氧化層Si其它:MOS管電阻集成電路中電容1集成電路中電容2N+MOS電容一 A1主要制程介紹矽晶IH材料（Wafer）留品是制作矽半辱酰工C所用之矽晶片，狀似閱 形，故耦晶圜。材料是矽，IC（Integrated Circuit）廠用的矽晶片即 卷矽晶，因卷整片的放晶片是里完整的晶 冊(cè)，故乂稀卷單晶牌。但在整髏周熊晶聘內(nèi)， 聚多小晶髓的方向不相,貝悟復(fù)品聘（或多晶 那）。生成單晶微或多晶腑與晶肥生長(zhǎng)畤的溫 度，速率與都有系。一般清洗技術(shù)工藝清潔源容器清潔效果剝離光刻膠氧等離子體平板反應(yīng)器刻蝕膠去聚合物H.SO4:IhO=6:l溶液槽除去有機(jī)物去自然氧化層HF:H20<1:50溶液槽產(chǎn)生無(wú)氧表而旋轉(zhuǎn)甩干氮?dú)馑Ω蓹C(jī)無(wú)任何殘留物RCA1#（堿性）NH4OH:H2O2:H2O= 1:1:15.溶液槽除去表面顆粒RCA2#