1、5.2 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器RAM5.2.1 RAM的分類的分類 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器RAM按制造工藝不同可分為雙極按制造工藝不同可分為雙極型和型和MOS型兩大類。型兩大類。 雙極型雙極型RAM用晶體管觸發(fā)器作為基本存儲(chǔ)電用晶體管觸發(fā)器作為基本存儲(chǔ)電路，故存取速度高，但功耗大，集成度較低。雙路，故存取速度高，但功耗大，集成度較低。雙極型極型 RAM主要用于高速微型計(jì)算機(jī)，也用作高主要用于高速微型計(jì)算機(jī)，也用作高速緩沖存儲(chǔ)器速緩沖存儲(chǔ)器Cache。 MOS型型RAM是用是用MOS管制成的管制成的RAM，與，與雙極型雙極型RAM相比，其集成度較高而速度較低。相比，其集成度較高而速度較低。1靜態(tài)靜態(tài)

2、RAMSRAMStatic RAM） 2動(dòng)態(tài)動(dòng)態(tài)RAMDRAMDynamic RAM） DRAM是用是用MOS管柵極管柵極襯底間的分布電容襯底間的分布電容來(lái)存儲(chǔ)信息的來(lái)存儲(chǔ)信息的. 由于存在泄漏電流，電容上儲(chǔ)存的電荷信息由于存在泄漏電流，電容上儲(chǔ)存的電荷信息不能長(zhǎng)期保存，需要定期進(jìn)行刷新，因而外圍電不能長(zhǎng)期保存，需要定期進(jìn)行刷新，因而外圍電路比較復(fù)雜。顯然，路比較復(fù)雜。顯然，DRAM上的信息也是易失性上的信息也是易失性的。的。 DRAM的特點(diǎn)是集成度高存儲(chǔ)容量大），的特點(diǎn)是集成度高存儲(chǔ)容量大），功耗低，但速度慢，外圍電路復(fù)雜。功耗低，但速度慢，外圍電路復(fù)雜。5.2.2 RAM的基本存儲(chǔ)電路的基

3、本存儲(chǔ)電路 1SRAM六管靜態(tài)基本存儲(chǔ)電路六管靜態(tài)基本存儲(chǔ)電路對(duì)外有四條引線：對(duì)外有四條引線：X地址譯碼線，也稱地址譯碼線，也稱X行選擇線，行選擇線，T5、T6為行為行選門控管選門控管Y地址譯碼線，也稱地址譯碼線，也稱Y列選擇線，列選擇線，T7、T8為列為列選門控管，只有當(dāng)外部的地址選通信號(hào)選門控管，只有當(dāng)外部的地址選通信號(hào)X線和線和Y線線有效時(shí)，才選中此存儲(chǔ)電路有效時(shí)，才選中此存儲(chǔ)電路數(shù)據(jù)輸入輸出線數(shù)據(jù)輸入輸出線I/O數(shù)據(jù)輸入輸出線數(shù)據(jù)輸入輸出線 I/O按教材按教材P179簡(jiǎn)要說(shuō)明工作原理簡(jiǎn)要說(shuō)明工作原理2DRAM單管動(dòng)態(tài)基本存儲(chǔ)電路單管動(dòng)態(tài)基本存儲(chǔ)電路按教材按教材P179簡(jiǎn)要說(shuō)明工作原理簡(jiǎn)

4、要說(shuō)明工作原理5.2.3 RAM的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu) 1. 存儲(chǔ)體存儲(chǔ)體 存儲(chǔ)體是存儲(chǔ)器儲(chǔ)存信息的主體，它由大量的基本存儲(chǔ)體是存儲(chǔ)器儲(chǔ)存信息的主體，它由大量的基本存儲(chǔ)電路按一定的規(guī)則組合而成。存儲(chǔ)電路按一定的規(guī)則組合而成。例如，容量為例如，容量為2K 8位的存儲(chǔ)器芯片，一共有位的存儲(chǔ)器芯片，一共有2K個(gè)個(gè)存儲(chǔ)單元，每個(gè)單元由存儲(chǔ)單元，每個(gè)單元由8個(gè)基本存儲(chǔ)電路組成，可以個(gè)基本存儲(chǔ)電路組成，可以儲(chǔ)存儲(chǔ)存 8位二進(jìn)制信息，故該芯片的存儲(chǔ)體共包含有位二進(jìn)制信息，故該芯片的存儲(chǔ)體共包含有 210248個(gè)基本存儲(chǔ)電路。這些基本存儲(chǔ)電路一般個(gè)基本存儲(chǔ)電路。這些基本存儲(chǔ)電路一般成矩陣排列，排列方法與地址譯碼

5、方式有關(guān)。成矩陣排列，排列方法與地址譯碼方式有關(guān)。 2地址譯碼地址譯碼 存儲(chǔ)器中的每一個(gè)存儲(chǔ)單元都有一個(gè)對(duì)應(yīng)的地址，存儲(chǔ)器中的每一個(gè)存儲(chǔ)單元都有一個(gè)對(duì)應(yīng)的地址，CPU訪問(wèn)存儲(chǔ)器的某一單元時(shí)，首先必須將該單元的訪問(wèn)存儲(chǔ)器的某一單元時(shí)，首先必須將該單元的地址經(jīng)地址總線送到該存儲(chǔ)器，經(jīng)過(guò)譯碼后，才能找地址經(jīng)地址總線送到該存儲(chǔ)器，經(jīng)過(guò)譯碼后，才能找到該單元。存儲(chǔ)器內(nèi)的地址譯碼有兩種方式：到該單元。存儲(chǔ)器內(nèi)的地址譯碼有兩種方式： (1) 單譯碼方式單譯碼方式 地址譯碼只使用一個(gè)譯碼器，譯碼器的一個(gè)輸出端地址譯碼只使用一個(gè)譯碼器，譯碼器的一個(gè)輸出端選擇一個(gè)存儲(chǔ)單元即一個(gè)字），故此輸出線又稱字選擇一個(gè)存儲(chǔ)單

6、元即一個(gè)字），故此輸出線又稱字線，一根字線選擇某個(gè)字的所有位。線，一根字線選擇某個(gè)字的所有位。 (2)雙譯碼方式雙譯碼方式 在字?jǐn)?shù)較多的存儲(chǔ)器中，為了減少輸出選擇線的在字?jǐn)?shù)較多的存儲(chǔ)器中，為了減少輸出選擇線的數(shù)目，一般采用雙譯碼方式。數(shù)目，一般采用雙譯碼方式。 在雙譯碼方式中，將存儲(chǔ)單元排列成矩陣形式，在雙譯碼方式中，將存儲(chǔ)單元排列成矩陣形式，地址譯碼器分為兩個(gè)地址譯碼器分為兩個(gè)X譯碼和譯碼和Y譯碼），即要在存譯碼），即要在存儲(chǔ)矩陣中選擇某一存儲(chǔ)單元是靠?jī)?chǔ)矩陣中選擇某一存儲(chǔ)單元是靠X、Y兩個(gè)譯碼器的兩個(gè)譯碼器的選擇線的交點(diǎn)來(lái)確定的。選擇線的交點(diǎn)來(lái)確定的。 3. I/O和控制電路和控制電路 I/O電路處于數(shù)據(jù)總線和存儲(chǔ)體單元之間。電路處于數(shù)據(jù)總線和存儲(chǔ)體單元之間。由于數(shù)據(jù)總線可掛多種器件，并且數(shù)據(jù)可能寫入由于數(shù)據(jù)總線可掛多種器件，并且數(shù)據(jù)可能寫入RAM，也可能從，也可能從RAM中讀出，因而，中讀出，因而，I/O電路通常電路通常采用雙向的三態(tài)門電路采用雙向的三態(tài)門電路CS片選信號(hào)，低電平有效，