1、利于集成且對(duì)雜散電容抑制性極佳的開關(guān)電容型濾波器利于集成且對(duì)雜散電容抑制性極佳的開關(guān)電容型濾波器Switched-CapacitorFiltersofAdvantageousIntegratedandBestRepressingParasiticCapacitance鄧勤,羅定職業(yè)技術(shù)學(xué)院教育系(廣東羅定527200)DengQin,ElectronicEngineeringDepartmentofLuodingVocationalandTechnologicalCollege(LuodingGuangdong,527200,China)摘要:采用單位緩沖器設(shè)計(jì)對(duì)雜散電容不靈敏的開關(guān)電容(SC

2、)頻率相關(guān)負(fù)電阻(FDNR)元件,利用該元件對(duì)橢園函數(shù)式LC低通濾波器進(jìn)行SC模擬.為了獲得電容最佳值,提出了一種簡單的最優(yōu)化方法.并采用寄生電阻預(yù)畸變與SC負(fù)電阻相結(jié)合的辦法,設(shè)計(jì)的SC濾波器對(duì)雜散電容不靈敏,且電路簡單.本文采用分立元件制作了一個(gè)五階橢園低通SC-FDNR濾波器,實(shí)驗(yàn)結(jié)果表明該方法實(shí)用可行,效果明顯.關(guān)鍵詞:雜散電容寄生電阻開關(guān)電容FDNR濾波器Abstract:Anunitbufferisadoptedtodesignfrequencydependencenegativeresistance(FDNR)elementofswitched-capacitor(SC)whic

3、hisinsensitivetoparasiticcapacitance.TheelementisusedtosimulateLClowpassfilterofellipsefunctionbySC.Thispaperpresentsasimpleoptimizationmethodtogetthebestvalueofthecapacitance.TheSCfilterisinsensitivetoparasiticcapacitanceimplementedbyasimplecircuitinthewayofcombiningpredistortionofparasiticresistan

4、ceandSCnegativeresistance.DiscretecomponentsareappliedtoconstructafivestepellipselowpassSC-FDNRfilter.Theexperimentresultsindicatethatthemethodispracticalandefficienthighly.Keywords:Parasiticcapacitance,Parasiticresistance,Switched-capacitor,FDNRFilters中圖分類號(hào):TM761TM727.2文獻(xiàn)標(biāo)識(shí)碼:A文章編號(hào):1561-0349(2011)04

5、-1引言開關(guān)電容濾波器由MOS電容、開關(guān)和運(yùn)放組成,其整體結(jié)構(gòu)簡單,具有制造容易、功耗低、體積小、價(jià)廉、性能好等特點(diǎn).它的應(yīng)用越來越廣泛,大有取代一般濾波器的趨勢(shì).無源LC濾波器具有低靈敏度特性.為使有源濾波器也繼承這一優(yōu)點(diǎn),人們一直在研究對(duì)無源濾波器直接實(shí)現(xiàn)有源模擬的各種方法.用廣義阻抗變換的拓?fù)浣Y(jié)構(gòu)來設(shè)計(jì)濾波器,給設(shè)計(jì)者帶來了很多方便,可以使設(shè)計(jì)者很容易地從無源濾波器的設(shè)計(jì)中實(shí)現(xiàn)有源濾波器的功能.廣義阻抗變換濾波器具有非常好的低失真、低噪聲的特性,且價(jià)格也較合理,與人們熟悉的反饋濾波器相比(例如Sallen&Key濾波器拓?fù)浣Y(jié)構(gòu)),有更好的噪聲和增益特性.廣義阻抗變換方法可將RLC網(wǎng)絡(luò)轉(zhuǎn)換

6、成CRD網(wǎng)絡(luò),這里的D元件就是頻率相關(guān)負(fù)電阻FDNR(frequencydependentnegativeresistance)元件,從而消除了電感,便于集成,但又保持原電路傳遞函數(shù)不變.使用FDNR元件設(shè)計(jì)濾波器與 方法比較,可使有源濾波器電路的運(yùn)算放大器數(shù)目更少,且FDNR濾波器的特性非常接近LC無源濾波器,也能方便地實(shí)現(xiàn)高階高Q值濾波器.但這種設(shè)計(jì)方法的潛在缺點(diǎn)是要求實(shí)現(xiàn)浮地電容,從而使濾波器對(duì)各種雜散電容敏感.本文利用單運(yùn)放設(shè)計(jì)對(duì)雜散(寄生)電容不靈敏的FDNR元件,并采用寄生電阻預(yù)畸變與SC負(fù)電阻相結(jié)合的辦法,設(shè)計(jì)考爾型橢園函數(shù)SC濾波器.為了使電路總電容最小,確定了一組最佳電容值,

7、并推導(dǎo)出一種系統(tǒng)的設(shè)計(jì)公式,它適應(yīng)任意階考爾型橢園函數(shù)LC低通濾波器的SC模擬.2開關(guān)電容FDNR元件設(shè)計(jì)圖1為FDNR元件的原理電路.在一個(gè)采樣周期T內(nèi)流入該電路的平均電流為:對(duì)上式進(jìn)行Z變換得FDNR元件的Z域輸入阻抗:(1)當(dāng)開關(guān)頻率fC遠(yuǎn)大于信號(hào)頻率f時(shí)有:Z-1=cosT-jsinT1-jT(2)將式(2)代入式(1)得:3)式(3)中D為:D=Cd*T(4)用SC技術(shù)實(shí)現(xiàn)圖1的電路如圖2所示,開關(guān)控制時(shí)鐘見圖3.當(dāng)Cx=Cd時(shí),Z域輸入阻抗與式(1)相同.下面分析圖2電路中各節(jié)點(diǎn)對(duì)地雜散電容對(duì)電路性能的影響.雜散電容C01和C04分別與電路輸入端和運(yùn)放輸出端并接,所以它們對(duì)電路無影

8、響;C05與電容Cx并接,由于CxC05,所以C05對(duì)電路的影響可忽略;雜散電容C02在時(shí)鐘o相時(shí)與電路輸入端并接、在時(shí)鐘e相時(shí)與Cx并接,所以C02對(duì)電路無影響;雜散電容C03在時(shí)鐘o相時(shí)與Cx并接、在時(shí)鐘e相時(shí)接在運(yùn)放輸出端,所以C03對(duì)電路無影響.所以,圖2中的SC-FDNR電路對(duì)雜散電容不靈敏.3FDNR濾波器設(shè)計(jì)N階考爾型橢園函數(shù)RLC濾波器如圖4所示,它作為SC-FDNR濾波器的原型濾波器.圖4中、和分別表示元件R、L、和C的歸一化值.經(jīng)過Bruton變換,即電阻換成電容、電感換成電阻、電容換成D元件(即FDNR元件),這種變換并不改變?cè)娐沸再|(zhì),但卻去掉了電感元件,便于實(shí)現(xiàn)集成.

9、圖4電路經(jīng)過Bruton變換后,其等效電路如圖5所示.圖5中D2、D4為FDNR元件.圖4、圖5電路中元件參數(shù)關(guān)系為:i=i,i=1、2、3、n,dj=j,j=2、4、6、n-1.反歸一化值分別為:(5)(6)(7)上面各式中R0、0分別為基準(zhǔn)電阻和基準(zhǔn)角頻率.采用SC技術(shù)實(shí)現(xiàn)的圖5電路如圖6所示.SC電阻為:R=1/fc*CR(8)式中:fc為開關(guān)頻率;CR為SC模擬電阻電路中的電容.圖6中各元件實(shí)際值由下式?jīng)Q定:(9)(10)CS和CL的實(shí)際值與式(7)相同.圖6中虛線表示各節(jié)點(diǎn)對(duì)地雜散電容,下面討論如何消除這些雜散電容對(duì)電路的影響.4雜散電阻預(yù)畸變據(jù)MOS集成電路技術(shù)狀況,MOS電容(見

10、圖7)上板極對(duì)地雜散電容Cp1與標(biāo)稱電容值Cm的估計(jì)值關(guān)系為Cp10.01Cm;下板極對(duì)地雜散電容Cp2與標(biāo)稱電容值Cm的估計(jì)值關(guān)系為Cp21/8Cm,取值Cp2=0.12Cm.可見,下板極對(duì)地雜散電容Cp2對(duì)電路的影響是主要矛值.MOS開關(guān)(見圖8)兩端對(duì)地雜散電容Csp約為0.6PF.這樣就可估算圖6電路中雜散電容(虛線所示)的值:Cro1=0.01Cs+Csp,Cro2=0.12C1+2Csp;Cr1=0.12C3+0.01(C1+C2)+Csp,Cr3=0.12C5+0.01(C3+C4)+Csp,Cri=0.12Ci+2Csp(i=1,3,n);Cr2=0.12C2+2Csp,Cr4

11、=0.12C4+2Csp,Crj=0.12Cj+2Csp(j=2,4,n-1).下面討論用雜散電阻預(yù)畸變和SC負(fù)電阻來消除這些雜散電容對(duì)電路的影響.首先,把圖6中雜散電容轉(zhuǎn)化為寄生電阻,如圖9所示(虛線所示).圖9中各元件參數(shù)為歸一化值.容易推出雜散電容實(shí)際值Cri與雜散電阻歸一化值pi之間的關(guān)系為:11)由于圖6中雜散電容Cp2、Cp4、對(duì)電路影響不明顯,為簡便起見,忽略不計(jì).消除這些雜散電阻的基本思想是:把圖9中所有雜散電阻轉(zhuǎn)移到ab端間,并把由后面各級(jí)轉(zhuǎn)移而來的雜散電阻等效為一個(gè)雜散總電阻p.如果在ab間接一個(gè)大小為p的負(fù)電阻,那么就可以消除雜散電容對(duì)電路的影響.這種預(yù)畸變的方法基于圖1

12、0所示的網(wǎng)絡(luò)等效變換,其中Z1和Z2必須同性質(zhì),Z3性質(zhì)不受限制.把這一變換運(yùn)用到圖9電路中去.圖11(a)為圖9電路最后一部分,首先把n、pn、CL進(jìn)行網(wǎng)絡(luò)變換,然后把n-1、pn-1、Dn-1進(jìn)行變換,其結(jié)果如圖11(b)所示.這樣就把第k部分電路中的寄生電阻轉(zhuǎn)移到第(k-1)部分電路中.令:,則有:C/L=CL(1+a1)2;/n=n(1+a1);/n-1=n-1(1+a2);D/n-1=Dn-1(1+a2)2/pn=pn(1+a1);/pn-1=rpn-1(1+a2);而pk為pn-2、/pn和/pn-1三個(gè)寄生電阻并聯(lián)之等效值.從上面可以看出:圖11(b)電路中的元件阻抗值比圖9電路

13、中對(duì)應(yīng)元件阻抗值大,這是寄生電阻的影響.為了保證設(shè)計(jì)指標(biāo),實(shí)際元件阻抗需要修正,即要進(jìn)行預(yù)畸變.設(shè)預(yù)畸變后阻抗用/n、D/n-1、表示,與理論值n、Dn-1、的關(guān)系為:(12)以此類推,就可以把圖9電路中各寄生電阻轉(zhuǎn)移到ab端間,用一個(gè)等效總寄生電阻p表示,預(yù)畸變后電路如圖12所示.圖中-p為消除總寄生電阻p而設(shè)計(jì)的負(fù)電阻.圖13所示電路就是一個(gè)SC負(fù)電阻.下面分析該電路的輸入阻抗,入端口電荷增量為:輸入電流為:對(duì)上式進(jìn)行Z變換得:當(dāng)fCf時(shí),用Z-1=cosT-jsinT1代入上式得:Zin(z)=-T/Cn=-1/(fC*Cn)=-R(13)式中:R=1/(fC*Cn),這就是一個(gè)負(fù)電阻.

14、5最佳電容值計(jì)算在滿足設(shè)計(jì)指標(biāo)的條件下,盡量使電路總電容值為最小,從而減少集成芯片面積.選最佳電容值的問題實(shí)質(zhì)是一個(gè)優(yōu)化設(shè)計(jì)問題,即設(shè)圖6總電容值(或稱為目標(biāo)函數(shù))為:(14)式中:Cu為單位電容;Xn=Cn/Cu;Cn為實(shí)際電容值.參看圖2和圖6電路,令:(15)把上式代入式(14),得:(16)為使式(16)最小(F(Xi)=0除外),采用簡便方法:選Ci=XiCu=XCu,由式(7)、式(9)、式(10)可得下面一組約束方程:(17)將上式代入式(16)得:(18)上式除XCu外, 均為常數(shù).要使式(18)最小(0值除外),只取XCu最小即可.但選XCu要由目前集成工藝水平來確定,目前M

15、OS工藝制造電容值范圍為0.5PF100PF,所以要由下列二個(gè)原則來選取最佳電容:Cu應(yīng)盡量接近集成技術(shù)可行最小值(0.5PF);由約束方程式(17)而決定的電路中各電容值不得超過集成技術(shù)可行最大值(100PF).6設(shè)計(jì)舉例與實(shí)驗(yàn)結(jié)果本文設(shè)計(jì)了一個(gè)五階橢園函數(shù)式SC-FDNR低通濾波器,技術(shù)指標(biāo)為:通帶:截止頻率f0=2kHz,最大損耗.阻帶:邊頻fh=5kHz;最小損耗.選基準(zhǔn)電陽R0=1/8.2*109;開關(guān)頻率fC=50kHz.綜合后,LC網(wǎng)絡(luò)元件歸一化參數(shù)見表1中理論值.用SC技術(shù)實(shí)現(xiàn)的電路見圖14.與CS、CL并接的Co及周圍開關(guān)組成SC電阻,典型值為0.5M,其作用是為直流(0頻率

16、信號(hào))提供通路.運(yùn)放型號(hào)為AD707;模擬開關(guān)型號(hào)為CD4066B.取模擬開關(guān)雜散電容CSp=0.6PF;由于是用分立元件進(jìn)行實(shí)驗(yàn),因此每個(gè)電容兩極對(duì)地接Cp1、Cp2表示MOS電容的雜散電容(見圖7)對(duì)電路的影響.選取值Cp2=0.12Cm;Cp1=0.01Cm.為方便起見,各電容器的寄生電容Cp1取相同的值,即取Cp1=0.01PF.在上述條件下,各節(jié)點(diǎn)寄生電阻值見表1,寄生電阻預(yù)畸變后LC網(wǎng)絡(luò)元件歸一化參數(shù)見表1中預(yù)畸變后欄.表1元件參數(shù)元件號(hào)理論值預(yù)畸變后寄生電阻(0.91660.8801rp085.760.07330.0733rp1257.601.63611.5665rp264.60

17、0.20330.2027rp3257.600.80540.8004rp464.601.29111.4006rp6128.801.26701.13391110.9876rp18.132實(shí)驗(yàn)通帶損耗曲線見圖15.寄生電阻預(yù)畸變前(C曲線):工作頻率在(01.7)kHz間,損耗衰減基本能達(dá)到設(shè)計(jì)要求,當(dāng)工作頻率大于1.8kHz后,由于雜散電容的影響,損耗衰減明顯偏大.寄生電阻預(yù)畸變后(B曲線),其實(shí)測(cè)曲線基本接近理論計(jì)算曲線(A曲線),這說明用寄生電阻預(yù)畸變的方法消除雜散電容對(duì)電路的影響是有效的.7結(jié)論利用FDNR元件實(shí)現(xiàn)N階低通濾波器的開關(guān)電容模擬,由于采用對(duì)寄生電阻預(yù)畸變和優(yōu)化選取最佳電容值等措

18、施,使設(shè)計(jì)出的濾波器不但繼承了LC無源濾波器的優(yōu)點(diǎn),而且還具有結(jié)構(gòu)簡單、電容比小和對(duì)雜散電容不靈敏、便于集成等特點(diǎn).理論分析和實(shí)驗(yàn)表明方法實(shí)用可行,效果明顯,可為小功率電源提供良好的濾波電路.參考文獻(xiàn)1王秀杰、張疇先等:模擬集成電路應(yīng)用M西安:西北工業(yè)大學(xué)出版社1996,156-179.2周宇華:開關(guān)電容濾波器綜述J北京:電子科學(xué)技術(shù)1983第10期,1123席德勛:現(xiàn)代電子技術(shù)M北京:高等教育出版社1999,208-234.4B.J.Hosticka:FDNRTarnFormationforSwitched-CapacitorNetworks,IEEETarsCAS,July1979,224-238.5S.M.Faruque:FDNRSwitched-CapacitorFiltersInsensitivetoParasiticCapacitance,IEEE,Trans,CAS.NO.9,September1982,112-126.6AntonioPe