1、DSP 原理及應(yīng)用 復(fù)習(xí)測(cè)試題題型分配方案：填空題（25%），選擇題（15%），判斷題（10%），簡(jiǎn)答分析題（30%），編程與應(yīng)用（20%）第一章 緒論1 什么是數(shù)字信號(hào)處理器(DSP？DSP 可以分為哪兩類(lèi)？(Q1 數(shù)字信號(hào)處理器是一種專(zhuān)門(mén)用于實(shí)現(xiàn)各種_的微處理器，通?？煞譃開(kāi)和_兩類(lèi)。(Q2 用于實(shí)現(xiàn)某些特定數(shù)字信號(hào)處理功能的DSP 屬于_。2 DSP 芯片的主要特點(diǎn)有哪些？DSP 從結(jié)構(gòu)上進(jìn)行了優(yōu)化，使其更適合于哪類(lèi)運(yùn)算，從而可以高速實(shí)現(xiàn)多種不同的數(shù)字信號(hào)處理算法？P1: 理解DSP 主要特點(diǎn)(Q3 簡(jiǎn)述DSP 芯片的主要特點(diǎn)(Q4 DSP 芯片具有快速的指令周期，它支持在一個(gè)指令周期內(nèi)

2、完成一次_和一次_運(yùn)算。(Q5 DSP 芯片采用_操作，使取指、譯碼、取操作數(shù)和執(zhí)行指令等可以重疊執(zhí)行。3 掌握什么是哈佛結(jié)構(gòu)、什么是馮諾依曼結(jié)構(gòu)，其區(qū)別是什么？另外，DSP 采用哪種類(lèi)型？馮諾依曼結(jié)構(gòu)：取指和取操作數(shù)都在同一總線上，通過(guò)分時(shí)復(fù)用的方式進(jìn)行。缺點(diǎn)是在高速運(yùn)行時(shí)，不能達(dá)到同時(shí)取指令和取操作數(shù)，從而形成了傳輸過(guò)程的瓶頸。哈佛結(jié)構(gòu)：芯片內(nèi)部程序空間和數(shù)據(jù)空間分開(kāi)，從而允許同時(shí)取指和取操作數(shù)，從而大大提高運(yùn)算能力。一般DSP 都是采用改進(jìn)型哈佛結(jié)構(gòu)，數(shù)據(jù)總線和地址總線分開(kāi)且均不止一條 F281X 有多少條地址總線、數(shù)據(jù)總線，分別是什么？(Q6 DSP 芯片采用_總線結(jié)構(gòu)，可同時(shí)完成獲取

3、指令和數(shù)據(jù)讀取操作。(Q7 簡(jiǎn)述下哈佛結(jié)構(gòu)、馮諾依曼結(jié)構(gòu)的特點(diǎn)，并說(shuō)明兩者的主要區(qū)別。DSP 采用的是哪種結(jié)構(gòu)？4 掌握典型的數(shù)字信號(hào)處理系統(tǒng)框圖。P2，圖1.2(Q8 請(qǐng)說(shuō)明一個(gè)典型的數(shù)字信號(hào)處理系統(tǒng)的構(gòu)成，并繪制其原理圖。5 TI 的新型DSP 芯片根據(jù)其不同應(yīng)用領(lǐng)域可以劃分為哪幾個(gè)系列，每個(gè)系列分別面向哪類(lèi)應(yīng)用？(Q9 TI 的新型DSP 芯片按其應(yīng)用領(lǐng)域不同可劃分為面向_應(yīng)用的C2000系列、面向_應(yīng)用的C5000系列和面向_應(yīng)用的C6000系列。6 TMS320系列采用的軟件開(kāi)發(fā)平臺(tái)是？(Q10 TMS320系列DSP 芯片采用_集成開(kāi)發(fā)環(huán)境。7 TMS320F281X 芯片的最小指

4、令周期是多少？最高頻率是多少？它是一種多少位的定點(diǎn)或是浮點(diǎn)DSP? F281X采用低功耗設(shè)計(jì)，其內(nèi)核電壓為？I/O端口電壓為？(Q11 TMS320F281X DSP 芯片的最小周期是_，它是_位_（浮點(diǎn)或定點(diǎn)）DSP 。(Q12 TMS320F281X DSP 芯片的最高頻率是_。(Q13 TMS320F281X DSP 采用低功耗設(shè)計(jì)，其內(nèi)核電壓_，I/O端口電壓_。6.67ns, 150MHz，32位定點(diǎn)，1.8/1.9V，3.3V8 DSP 是否適合于過(guò)程控制系統(tǒng)？不適合(Q14 DSP 芯片_過(guò)程控制系統(tǒng)。（不適合）9 事件管理器是一個(gè)專(zhuān)門(mén)用于什么功能的外設(shè)模塊？電機(jī)控制(Q15 事

5、件管理器是一個(gè)專(zhuān)門(mén)用于_的外設(shè)模塊。10 TMS320F281X DSP芯片有哪些外部接口？各自的主要應(yīng)用是什么？ P9，圖1.4(Q16 簡(jiǎn)述F281X 的外部接口及其主要應(yīng)用(Q17 在基于TMS320F2812的永磁同步電機(jī)控制系統(tǒng)中，電機(jī)的相電流通過(guò)_接口輸入DSP ，其轉(zhuǎn)速通過(guò)_進(jìn)行檢測(cè)，而電機(jī)三相逆變器由_信號(hào)控制。第二章 系統(tǒng)控制及中斷1 理解F281x 的內(nèi)部時(shí)鐘和復(fù)位電路框圖圖2.1(Q1 CPU 輸出的時(shí)鐘信號(hào)為_(kāi)，它可以作為片內(nèi)外設(shè)模塊的時(shí)鐘源。2 DSP 的時(shí)鐘產(chǎn)生模塊由哪些部分構(gòu)成？(Q2 DSP 的時(shí)鐘產(chǎn)生模塊由_和_組成。3 理解DSP 芯片中鎖相環(huán)電路的作用。(

6、Q3 簡(jiǎn)述下DSP 芯片中鎖相環(huán)電路的作用4 時(shí)鐘發(fā)生器的外部參考時(shí)鐘輸入有哪兩種配置方案？(Q4 時(shí)鐘發(fā)生器需要外部硬件電路提供一個(gè)參考時(shí)鐘輸入，有兩種配置方案，分別是使用_和使用_。5 掌握鎖相環(huán)的配置模式及各模式下時(shí)鐘輸出的計(jì)算。(Q5 鎖相環(huán)(PLL共有三種配置模式，分別為_(kāi)、_、_。 (Q6 假定參考時(shí)鐘輸入為XCLKIN ，PLLCR 寄存器4位倍頻系數(shù)數(shù)值設(shè)置為n ，則在PLL 被使能的情況下，CPU 的時(shí)鐘信號(hào)為_(kāi)。6 理解并會(huì)配置鎖相環(huán)控制寄存器PLLCR 。P18，例2.1(Q7 設(shè)外部時(shí)鐘為30MHz, 若設(shè)定CPU 時(shí)鐘頻率為150MHz, 請(qǐng)補(bǔ)充下述PLLCR 寄存器

7、初始化的代碼void main(void unsigned int PLL_coe=_; /設(shè)置PLL 的倍頻系數(shù) InitPLL(PLL_coe; void InitPLL( _ _; /保護(hù)機(jī)制 SysCtrlRegs._; _; /保護(hù)機(jī)制 7 了解DSP 功耗與CPU 時(shí)鐘頻率間的關(guān)聯(lián)關(guān)系。隨著時(shí)鐘頻率的提高，DSP 芯片的功耗隨之增大。在滿(mǎn)足系統(tǒng)對(duì)DSP 運(yùn)算能力要求的前提下，宜選取較低的時(shí)鐘頻率。(Q8 隨著時(shí)鐘頻率的提高，DSP 芯片的功耗_。(Q9 在滿(mǎn)足系統(tǒng)對(duì)DSP 運(yùn)算能力要求的前提下，宜選取較高時(shí)鐘頻率。( (Q10 DSP 工作在135MHz 和150MHz 的情況下，

8、頻率為_(kāi)的功耗較低。8 片內(nèi)外設(shè)模塊的時(shí)鐘可以分為哪三類(lèi)？低速外設(shè)時(shí)鐘信號(hào)，LSPCLK ，主要用于SCI-A/B，SPI ，McBSP 等串行接口外設(shè)；高速外設(shè)時(shí)鐘信號(hào)，HSPCLK ，主要用于EV-A/B，A/D轉(zhuǎn)換器等并行接口外設(shè)；CPU 時(shí)鐘，SYSCLKOUT ，主要用于eCAN 等外設(shè)模塊(Q11 時(shí)鐘模塊為片內(nèi)外設(shè)模塊提供了三種時(shí)鐘信號(hào)，分別是_、_和_。(Q12 事件管理器采用_時(shí)鐘信號(hào)。9 理解并會(huì)配置高速/低速外設(shè)時(shí)鐘寄存器。P20，例2.2(Q13 將高速和低速外設(shè)時(shí)鐘均設(shè)為復(fù)位后的默認(rèn)值，并啟動(dòng)AD 模塊、事件管理器模塊的時(shí)鐘。void InitPeripheralCl

9、ocks(void_; 保護(hù)機(jī)制SysCtrlRegs._; /高速時(shí)鐘SysCtrlRegs._; /低速時(shí)鐘/啟動(dòng)外設(shè)模塊SysCtrlRegs._; /EV-ASysCtrlRegs._; /EV-BSysCtrlRegs._; /SCI-ASysCtrlRegs._; /SCI-BSysCtrlRegs._; /MCBSPSysCtrlRegs._; /SPISysCtrlRegs._; /ECANSysCtrlRegs._; /ADC_; 保護(hù)機(jī)制10 理解并會(huì)配置外設(shè)時(shí)鐘控制寄存器PCLKCR 。P19. 當(dāng)DSP 復(fù)位時(shí)，所有外設(shè)時(shí)鐘被禁止，此時(shí)PCLKCR 為？用戶(hù)在DSP 初

10、始化時(shí)應(yīng)對(duì)PCLKCR 進(jìn)行配置。且應(yīng)有選擇性地使能所需的外設(shè)模塊，屏蔽未使用的外設(shè)模塊，以便降低DSP 芯片的功耗。(Q14 當(dāng)DSP 復(fù)位時(shí)，所有外設(shè)時(shí)鐘被禁止，此時(shí)PCLKCR 為_(kāi)。 (Q15 用戶(hù)在DSP 初始化時(shí)，通過(guò)_來(lái)有選擇性地使能所需的外設(shè)模塊。11 了解F281x 的幾種低功耗模式。F281x 共有幾種工作模式？(Q16 F281x 具有_、_、_三種低功耗工作模式。(Q17 F281x 共有_種工作模式。12 理解看門(mén)狗模塊的作用。a 監(jiān)視系統(tǒng)軟件和硬件的運(yùn)行，按照用戶(hù)設(shè)定的時(shí)間間隔產(chǎn)生中斷或復(fù)位系統(tǒng)，提高系統(tǒng)的抗干擾能力b 低功耗喚醒定時(shí)器。在低功耗模式下，看門(mén)狗中斷信

11、號(hào)可以用于將CPU 從IDLE 或STANDBY 模式下喚醒(Q18 簡(jiǎn)述下DSP 系統(tǒng)中看門(mén)狗模塊的作用。13 掌握看門(mén)狗模塊的工作原理。原理如下：當(dāng)8位的看門(mén)狗計(jì)數(shù)器進(jìn)行加計(jì)數(shù)到最大值（0xFF ）時(shí)，用戶(hù)可選擇看門(mén)狗模塊通過(guò)/WDRST輸出一個(gè)低電平脈沖（脈沖寬度512個(gè)振蕩器周期）來(lái)復(fù)位CPU ，或通過(guò)/WDINT來(lái)產(chǎn)生一個(gè)外設(shè)中斷事件。在系統(tǒng)正常工作時(shí)，為避免看門(mén)狗模塊產(chǎn)生不希望的脈沖信號(hào)，需要用戶(hù)屏蔽看門(mén)狗模塊或軟件周期性向看門(mén)狗復(fù)位寄存器WDKEY 寫(xiě)入序列0x55+0xAA來(lái)為看門(mén)狗計(jì)數(shù)器清零。(Q19 簡(jiǎn)述下DSP 系統(tǒng)中看門(mén)狗模塊的工作原理。(Q20 當(dāng)DSP 系統(tǒng)運(yùn)行正常

12、時(shí)，運(yùn)行程序需要周期性向看門(mén)狗復(fù)位寄存器WDKEY 寫(xiě)入_來(lái)使看門(mén)狗計(jì)數(shù)器清零。14 掌握看門(mén)狗寄存器SCSR ，WDCNTR ，WDKEY ，WDCR 的配置方法。 例題2.3，2.4(Q21 假設(shè)(Q22 例2.3、2.415 TMS320F281X 中含有多少個(gè)32位的通用定時(shí)器？其中定時(shí)器1、2為CPU級(jí)中斷，定時(shí)器0為？(Q23 TMS320F281X 中含有_個(gè)32位的通用定時(shí)器。(Q24 利用CPU 定時(shí)器產(chǎn)生的定時(shí)_，可以觸發(fā)周期性事件。(Q25 三個(gè)CPU 定時(shí)器的中斷中，定時(shí)器1和2為_(kāi)級(jí)中斷，定時(shí)器0為_(kāi)級(jí)中斷。16 理解CPU 定時(shí)器的工作原理。(Q26 簡(jiǎn)述下CPU

13、定時(shí)器的工作原理。17 掌握常用的定時(shí)器的配置與控制寄存器的設(shè)置方法。理解并掌握例2.5(Q27 例2.5。18 熟悉主要的GPIO 寄存器及其應(yīng)用。F281X 芯片提供了56個(gè)通用I/O引腳(GPIO，它們可以有數(shù)字I/O和外設(shè)I/O兩種工作模式，其工作模式的選擇如何設(shè)置？當(dāng)配置為數(shù)字I/O模式時(shí)，可以通過(guò)什么寄存器配置其為輸入或輸出？可以通過(guò)什么寄存器量化其輸入信號(hào)消除不希望的噪聲？P2933.如果引腳被配置為數(shù)字I/O且為輸出模式，則可以通過(guò)寄存器GPxSET 將I/O引，寄存器GPxCLEAR 將I/O置0（低電平），寄存器GPxTOGGLE 將I/O腳置1（高電平）狀態(tài)在0與1間切換

14、。寄存器GPxDAT 可直接設(shè)定I/O引腳的狀態(tài)。(Q28 F281X 芯片提供了56個(gè)通用I/O引腳(GPIO，它們可以有_和_兩種工作模式, 兩種工作模式通過(guò)寄存器_來(lái)配置。(Q29 當(dāng)I/O引腳工作在數(shù)字I/O模式下時(shí)，可通過(guò)寄存器_設(shè)置其輸入輸出方向。可以通過(guò)_寄存器來(lái)量化IO 口輸入信號(hào)從而消除不希望的噪聲。(Q30 如果I/O引腳被配置為數(shù)字I/O且為輸出模式，則可以通過(guò)寄存器_將I/O引腳置1（高電平），寄存器_可以將I/O置0（低電平），寄存器_可以將I/O狀態(tài)在0與1間切換。寄存器_可直接設(shè)定I/O引腳的狀態(tài)。19 F281x 的中斷系統(tǒng)可分為哪三種中斷級(jí)別？(Q31 F28

15、1X 的CPU 只支持一個(gè)不可屏蔽中斷NMI 和16個(gè)可屏蔽的_。 (Q32 F281X 的中斷系統(tǒng)可分為_(kāi)、_、_三種中斷級(jí)別。 (Q33 PIE 模塊中的每個(gè)中斷都可以獨(dú)立地屏蔽或使能。( 20 理解DSP 中中斷響應(yīng)處理流程。P36，圖2.12(Q34 當(dāng)外設(shè)中斷向PIE 控制器發(fā)出中斷請(qǐng)求后，外設(shè)的中斷標(biāo)志可以自動(dòng)清除。( (Q35 外設(shè)的中斷標(biāo)志通常在_中清除，以便其能夠響應(yīng)后續(xù)的中斷請(qǐng)求。(Q36 PIE 模塊將_個(gè)外設(shè)或外部中斷分為一組，每組復(fù)用一個(gè)_中斷。(Q37 PIE 模塊共有_個(gè)CPU 級(jí)中斷。(Q38 一旦外設(shè)中斷請(qǐng)求被PIE 控制器響應(yīng)，相應(yīng)的PIE_ PIEIFRx

16、.y置1。(Q39 CPU 響應(yīng)中斷時(shí)，它會(huì)清零_和_的相應(yīng)位，置位_禁止全局中斷，刷新流水線并保存返回地址，執(zhí)行_。(Q40 PIE 為每個(gè)中斷源分配有一個(gè)_的中斷向量，要執(zhí)行的_直接取自PIE 中斷向量表。21 中斷向量表是什么？它是用于存儲(chǔ)每個(gè)中斷服務(wù)程序ISR 的入口地址（中斷向量）。(Q41 中斷向量表用于存儲(chǔ)每個(gè)中斷服務(wù)程序ISR 的_。(Q42 所有中斷向量都是受EALLOW 機(jī)制保護(hù)的。（）22 理解中斷響應(yīng)過(guò)程。(Q43 簡(jiǎn)述外設(shè)中斷向CPU 申請(qǐng)中斷的處理流程。23 理解掌握定時(shí)器0中斷案例第三章 存儲(chǔ)器及外部接口1 掌握F281x 的主要存儲(chǔ)器接口a 包括三組地址總線：程

17、序地址總線，數(shù)據(jù)讀地址總線，數(shù)據(jù)寫(xiě)地址總線三組數(shù)據(jù)總線：程序讀數(shù)據(jù)總線，數(shù)據(jù)讀數(shù)據(jù)總線，數(shù)據(jù)/程序?qū)憯?shù)據(jù)總線b 應(yīng)用不同總線實(shí)現(xiàn)的數(shù)據(jù)傳輸是可以并行處理的c 存儲(chǔ)器接口支持一個(gè)時(shí)鐘周期內(nèi)CPU 對(duì)存儲(chǔ)器或外設(shè)寄存器執(zhí)行多達(dá)3次的讀寫(xiě)操作，大大提高CPU 和存儲(chǔ)器間數(shù)據(jù)傳輸?shù)耐掏履芰?Q1 CPU 訪問(wèn)片內(nèi)存儲(chǔ)器、片內(nèi)外設(shè)寄存器和擴(kuò)展外設(shè)等是通過(guò)_實(shí)現(xiàn)。 (Q2 TMS320F281X 系列DSP 采用_總線結(jié)構(gòu)，能夠_訪問(wèn)地址和數(shù)據(jù)存儲(chǔ)空間。采用_尋址方式。(Q3 存儲(chǔ)器接口共包括_、_、_三條地址總線，_、_、_三條數(shù)據(jù)總線。(Q4 TMS320F281X 中程序空間的讀寫(xiě)操作可以同時(shí)進(jìn)行。

18、（）(Q5 程序/數(shù)據(jù)空間的寫(xiě)操作共用_，兩個(gè)操作不能同時(shí)進(jìn)行。 (Q6 應(yīng)用不同總線實(shí)現(xiàn)的數(shù)據(jù)傳輸是可以并行處理的。（）(Q7 TMS320F281X 存儲(chǔ)器接口支持一個(gè)時(shí)鐘周期內(nèi)CPU 對(duì)存儲(chǔ)器或外設(shè)寄存器執(zhí)行多達(dá)_次的讀寫(xiě)操作。(Q8 TMS320F281x 系列DSP 能并行實(shí)現(xiàn)_、_、_三種操作。2 F281X 的地址空間以字(16位 為基本單位。F281X 的絕大多數(shù)指令是通過(guò)32位格式從程序存儲(chǔ)空間獲得，經(jīng)過(guò)分配后執(zhí)行。當(dāng)用戶(hù)代碼存放到程序空間時(shí)，必須分配到偶數(shù)地址空間（鏈接命令文件）(Q9 F281x 的地址空間以_作為基本單位。(Q10 當(dāng)CPU 采用32位格式訪問(wèn)DSP 片

19、內(nèi)存儲(chǔ)器或外設(shè)寄存器時(shí)，分配的地址必須是_。(Q11 F281X 的絕大多數(shù)指令是通過(guò)32位格式從程序存儲(chǔ)空間獲得，經(jīng)過(guò)分配后執(zhí)行。當(dāng)用戶(hù)代碼存放到程序空間時(shí)，必須分配到偶數(shù)地址空間，這可以通過(guò)編寫(xiě)_文件來(lái)設(shè)置。3 理解存儲(chǔ)器的映射和主要存儲(chǔ)單元a 片內(nèi)靜態(tài)RAM 容量為18KW ，分配至M0，M1，L0，L1，H0五塊存儲(chǔ)空間。片內(nèi)RAM 均為單周期訪問(wèn)RAM ，CPU 對(duì)這些存儲(chǔ)空間進(jìn)行讀寫(xiě)訪問(wèn)時(shí)可以全速運(yùn)行，無(wú)須插入等待狀態(tài)。b F281X 片內(nèi)Flash 為128KW ，其操作按扇區(qū)進(jìn)行。c 片內(nèi)引導(dǎo)ROM ，主要作用是DSP 的上電自動(dòng)引導(dǎo)功能。d 代碼安全模塊CSM 是由用戶(hù)編程寫(xiě)

20、入片內(nèi)Flash 存儲(chǔ)單元3F7FF8 H3F7FFF H中，共128個(gè)二進(jìn)制位的密碼。可以禁止未經(jīng)授權(quán)的用戶(hù)訪問(wèn)片內(nèi)存儲(chǔ)器，防止用戶(hù)代碼和數(shù)據(jù)被非法復(fù)制或修改，它可以保護(hù)的片內(nèi)存儲(chǔ)器包括：Flash, OTP,L0,L1. e 每個(gè)中斷向量是一個(gè)中斷服務(wù)程序（ISR ）的入口地址。f 寄存器：除CPU 寄存器外，其他寄存器均為存儲(chǔ)器映射空間，即映射至存儲(chǔ)器地址空間。F821X 的片內(nèi)數(shù)據(jù)存儲(chǔ)空間中映射了三個(gè)外設(shè)寄存器空間，PF0、PF1、PF2。部分F281X 的外設(shè)寄存器通過(guò)EALLOW 保護(hù)機(jī)制來(lái)防止用戶(hù)程序中代碼或指針意外地改變這些寄存器的值。g 存儲(chǔ)空間的訪問(wèn)速度：對(duì)Flash 和O

21、TP 的訪問(wèn)需要根據(jù)CPU 時(shí)鐘頻率設(shè)置所需等擴(kuò)展的外設(shè)芯片，需配置等待狀態(tài)和讀寫(xiě)時(shí)序。 待狀態(tài)；對(duì)通過(guò)外部接口（XINTF ）(Q12 F281x 芯片內(nèi)部的靜態(tài)RAM 容量為_(kāi)，這些片內(nèi)RAM 被分配至_、_、_、_、_5塊存儲(chǔ)空間。(Q13 CPU 在對(duì)內(nèi)部靜態(tài)RAM 進(jìn)行訪問(wèn)時(shí)需要插入等待狀態(tài)。（） (Q14 F281X 片內(nèi)Flash 為_(kāi)KW，其操作按_進(jìn)行。(Q15 片內(nèi)引導(dǎo)ROM 的主要作用是_。(Q16 代碼安全模塊CSM 是由用戶(hù)編程寫(xiě)入片內(nèi)Flash 存儲(chǔ)單元3F7FF8H3F7FFF H中，共128個(gè)二進(jìn)制位的_。(Q17 CSM 可以保護(hù)的片內(nèi)存儲(chǔ)器包括_、_、_、_

22、。(Q18 每個(gè)中斷向量是一個(gè)中斷服務(wù)程序（ISR ）的_。(Q19 F821X 的片內(nèi)數(shù)據(jù)存儲(chǔ)空間中映射了三個(gè)外設(shè)寄存器空間_、_、_。(Q20 F281X 的部分外設(shè)寄存器通過(guò)_保護(hù)機(jī)制來(lái)防止用戶(hù)程序中代碼或指針意外地改變這些寄存器的值。(Q21 對(duì)Flash 和OTP 的存儲(chǔ)器訪問(wèn)需要根據(jù)_設(shè)置所需的等待狀態(tài)。4 F281X 內(nèi)部處理器支持專(zhuān)門(mén)的存儲(chǔ)器流水線操作，使得Flash 存儲(chǔ)器可以獲得很高的指令執(zhí)行速度。根據(jù)F281X 芯片的時(shí)序要求，對(duì)Flash 存儲(chǔ)器的訪問(wèn)周期需要大于36ns 。需要根據(jù)選取的CPU 時(shí)鐘頻率，在讀取Flash 存儲(chǔ)器時(shí)插入一定數(shù)目的等待狀態(tài)以滿(mǎn)足時(shí)序要求。

23、例：假定DSP 工作在150MHz 下，其隨機(jī)訪問(wèn)的等待狀態(tài)數(shù)應(yīng)設(shè)置為多少？（預(yù)讀） Flash 流水線操作時(shí)采用何種機(jī)制來(lái)降低插入等待狀態(tài)對(duì)訪問(wèn)速度的不利影響？(Q22 根據(jù)F281X 芯片的時(shí)序要求，對(duì)Flash 存儲(chǔ)器的訪問(wèn)周期需要大于_。(Q23 需要根據(jù)選取的_，在讀取Flash 存儲(chǔ)器時(shí)插入一定數(shù)目的等待狀態(tài)以滿(mǎn)足時(shí)序要求。(Q24 假定DSP 工作在150MHz 下，其隨機(jī)訪問(wèn)的等待狀態(tài)數(shù)應(yīng)設(shè)置為_(kāi)。(Q25 Flash 流水線操作時(shí)采用_機(jī)制來(lái)降低插入等待狀態(tài)對(duì)訪問(wèn)速度的不利影響。(Q26 初始化Flash 寄存器的代碼必須從_中運(yùn)行。5 理解F2812的外部擴(kuò)展接口XINTF

24、F2812的外部接口映射到5塊固定存儲(chǔ)空間，當(dāng)訪問(wèn)外設(shè)接口的這些存儲(chǔ)空間時(shí)，與該存儲(chǔ)空間對(duì)應(yīng)的片選信號(hào)應(yīng)變?yōu)橛行У牡碗娖?。XINTF 的5個(gè)空間共用3個(gè)片選引腳空間2和空間6共享19位外部地址總線，對(duì)空間2和空間6的訪問(wèn)通過(guò)兩個(gè)片選信號(hào)/XZCS2，/XZCS6AND7區(qū)分，因此可方便用于擴(kuò)展具有不同時(shí)序要求的存儲(chǔ)器和外設(shè)，不需要額外地址譯碼邏輯，簡(jiǎn)化了硬件設(shè)計(jì)。空間0和空間1適用于擴(kuò)展I/O外設(shè)，但兩者共用一個(gè)片選信號(hào)/XZCS0AND1，需要額外的地址譯碼邏輯。僅當(dāng)DSP 芯片工作于微處理器模式時(shí)(XMP/MC=1，空間7才映射至XINTF ，否則內(nèi)部引導(dǎo)ROM 映射到空間7對(duì)應(yīng)地址空間(

25、Q27 F2812的外部接口映射到_塊固定存儲(chǔ)空間，當(dāng)訪問(wèn)外設(shè)接口的這些存儲(chǔ)空間時(shí)，與該存儲(chǔ)空間對(duì)應(yīng)的片選信號(hào)應(yīng)變?yōu)橛行У腳。(Q28 XINTF 的5個(gè)空間共用_個(gè)片選引腳。其中，空間_單獨(dú)使用片選引腳_。(Q29 F2812的XINTF 空間2和空間6共享_位外部地址總線，對(duì)空間2和空間6的訪問(wèn)通過(guò)兩個(gè)片選信號(hào)_，_區(qū)分。(Q30 F2812的XINTF 空間0和空間1適用于擴(kuò)展I/O外設(shè)，兩者共用一個(gè)片選信號(hào)_，需要額外的_。(Q31 僅當(dāng)DSP 芯片工作于_模式時(shí)，空間7才映射至XINTF; 否則_映射到空間7對(duì)應(yīng)地址空間。6 掌握XINTF 的時(shí)鐘配置a 對(duì)XINTF 所有擴(kuò)展空間的

26、訪問(wèn)時(shí)序以XTIMCLK 時(shí)鐘為單位；b 對(duì)所有外部接口的訪問(wèn)是以XCLKOUT 的上升沿開(kāi)始(Q32 XINTF 需要使用兩個(gè)時(shí)鐘_和_。(Q33 對(duì)XINTF 所有擴(kuò)展空間的訪問(wèn)時(shí)序以_時(shí)鐘為單位。 (Q34 對(duì)所有外部接口的訪問(wèn)是以XCLKOUT 的_開(kāi)始。(Q35 配置XINTF 寄存器的程序可以從XINTF 擴(kuò)展的存儲(chǔ)器中執(zhí)行。( 7 掌握訪問(wèn)外部空間時(shí)的時(shí)序任何XINTF 空間的讀或?qū)懖僮鲿r(shí)序均可以分為：建立、有效和保持三個(gè)階段。三個(gè)階段插入的等待狀態(tài)數(shù)目可通過(guò)XTIMING 寄存器分別配置。可以通過(guò)置位X2TIMING 使某個(gè)外部空間的等待狀態(tài)數(shù)目增加一倍。在不使用XREADY

27、信號(hào)的情況下，總的有效周期等于一個(gè)XTIMCLK 周期加上XTIMING 寄存器中設(shè)置的有效等待周期數(shù)(Q36 任何XINTF 空間的讀或?qū)懖僮鲿r(shí)序均可以分為_(kāi)、_、_三個(gè)階段。三個(gè)階段插入的等待狀態(tài)數(shù)目可通過(guò)_寄存器分別配置。 (Q37 可以通過(guò)置位_使得外部空間的等待狀態(tài)數(shù)目增加一倍。 (Q38 在不使用XREADY 信號(hào)的情況下，總的有效周期等于一個(gè)_加上_寄存器中設(shè)置的有效等待周期數(shù)。(Q39 有效階段的訪問(wèn)周期可以小于一個(gè)時(shí)鐘周期。( 8 理解XREADY 信號(hào)a XREADY 以硬件方式插入額外等待周期b 所有XINTF 空間共用一個(gè)XREADY 信號(hào)，但每個(gè)空間可以通過(guò)各自的時(shí)序

28、寄存器XTIMING 獨(dú)立配置為檢測(cè)或忽略XREADY 信號(hào)(Q40 XINTF 擴(kuò)展時(shí)，_引腳可通過(guò)硬件方式插入額外等待周期。 (Q41 所有XINTF 空間共用一個(gè)XREADY 信號(hào)，但每個(gè)空間可以通過(guò)各自的時(shí)序寄存器XTIMING 獨(dú)立配置為檢測(cè)或忽略XREADY 信號(hào)。( (Q42 對(duì)XINTF 的讀寫(xiě)操作至少需要_個(gè)XTIMCLK 時(shí)鐘。第七章 事件管理器1 掌握F281x 事件管理器的構(gòu)成a 事件管理器共有EVA ，EVB 兩個(gè)，采用高速外設(shè)時(shí)鐘作為時(shí)鐘源b 均由通用定時(shí)器、比較單元與PWM 產(chǎn)生電路、捕獲單元以及正交編碼脈沖QEP 電路構(gòu)成(Q1 每個(gè)事件管理器包括_、_、_、_

29、和_。(Q2 F281x 含有_個(gè)事件管理器，均采用_作為時(shí)鐘源。(Q3 捕獲單元和QEP 電路的引腳是復(fù)用的。( 2 掌握通用定時(shí)器的基礎(chǔ)知識(shí)EVA 包含通用定時(shí)器1、2；EVB 包含通用定時(shí)器3、4；它們?yōu)?6位計(jì)數(shù)器；(Q4 定時(shí)器1、2屬于事件管理器_。事件管理器的通用定時(shí)器為_(kāi)位計(jì)數(shù)器。(Q5 通用定時(shí)器的外部時(shí)鐘輸入允許的頻率不超過(guò)CPU 時(shí)鐘的_。3 理解并熟悉通用定時(shí)器的控制寄存器TxCON 、全局通用定時(shí)器控制寄存器GPTCONA/B的配置方法(Q6 例7.24 熟悉通用定時(shí)器的比較寄存器與周期寄存器a 主要寄存器及其作用計(jì)數(shù)寄存器TxCNT 保存當(dāng)前時(shí)刻定時(shí)器的計(jì)數(shù)值；比較

30、寄存器TxCMPR 保存定時(shí)器的比較值；周期寄存器TxPR 保存定時(shí)器的周期值b 當(dāng)比較寄存器中存儲(chǔ)的比較值與計(jì)數(shù)寄存器中的計(jì)數(shù)值發(fā)生比較匹配，將產(chǎn)生：根據(jù)GPTCONA/B設(shè)置模式，對(duì)應(yīng)比較輸出引腳的電平將發(fā)生跳變；相應(yīng)中斷標(biāo)志位置位；如果中斷未被屏蔽，會(huì)產(chǎn)生一個(gè)外設(shè)中斷請(qǐng)求c 比較寄存器和周期寄存器為帶映射緩沖的寄存器；它們的雙緩沖結(jié)構(gòu)允許用戶(hù)程序在一個(gè)定時(shí)周期的任何時(shí)刻更新寄存器數(shù)值，從而可在下一個(gè)定時(shí)器周期改變輸出信號(hào)的周期和脈沖寬度。(Q7 通用定時(shí)器中，_保存當(dāng)前時(shí)刻定時(shí)器的計(jì)數(shù)值，_保存定時(shí)器的比較值；_保存定時(shí)器的周期值。(Q8 當(dāng)比較寄存器中存儲(chǔ)的比較值與計(jì)數(shù)寄存器中的計(jì)數(shù)值

31、發(fā)生比較匹配，將產(chǎn)生：（ ）A. 比較輸出引腳的電平將發(fā)生跳變；B. 相應(yīng)中斷標(biāo)志位置位；C. 如果中斷未被屏蔽，會(huì)產(chǎn)生一個(gè)外設(shè)中斷請(qǐng)求; D. CPU響應(yīng)中斷(Q9 比較寄存器和周期寄存器采用_結(jié)構(gòu)，它允許用戶(hù)程序在一個(gè)定時(shí)周期的任何時(shí)刻更新寄存器數(shù)值，從而可在下一個(gè)定時(shí)器周期改變輸出信號(hào)的周期和脈沖寬度。(Q10 當(dāng)禁止相應(yīng)的比較操作時(shí)，比較寄存器新裝載的值可以立即進(jìn)入工作寄存器。（）(Q11 當(dāng)通用定時(shí)器工作在定向增/減計(jì)數(shù)模式時(shí)，由輸入引腳_決定計(jì)數(shù)方向。(Q12 當(dāng)通用定時(shí)器工作在定向增/減計(jì)數(shù)模式時(shí)，如果TDIRA/B引腳為高電平時(shí)，采用_計(jì)數(shù)方式。5 了解通用定時(shí)器的時(shí)鐘通用定時(shí)

32、器可以采用：(1內(nèi)部的高速外設(shè)時(shí)鐘;(2外部的輸入時(shí)鐘，外部時(shí)鐘通過(guò)TCLKINA/B引腳輸入如果采用外部時(shí)鐘，要求時(shí)鐘頻率必須小于等于內(nèi)部CPU 頻率的1/4在定向增減計(jì)數(shù)模式下，通用定時(shí)器2/4可以與QEP 電路配合使用；此時(shí)QEP 電路提供時(shí)鐘和方向輸入。(Q13 通用定時(shí)器可以采用內(nèi)部的_或外部輸入時(shí)鐘作為時(shí)鐘源，外部時(shí)鐘通過(guò)_引腳輸入。如果采用外部時(shí)鐘，要求時(shí)鐘頻率必須小于等于內(nèi)部CPU 頻率的_。(Q14 在定向增減計(jì)數(shù)模式下，通用定時(shí)器2/4可以與QEP 電路配合使用；此時(shí)_提供時(shí)鐘和方向輸入。6 掌握通用定時(shí)器的中斷每個(gè)通用定時(shí)器可以產(chǎn)生4個(gè)中斷：上溢、下溢、比較匹配、周期匹配

33、(Q15 每個(gè)通用定時(shí)器可以產(chǎn)生_、_、_、_等中斷信號(hào)。 (Q16 當(dāng)通用定時(shí)器的計(jì)數(shù)器值與比較寄存器值相同時(shí)，會(huì)產(chǎn)生定時(shí)器_事件。(Q17 當(dāng)定時(shí)器計(jì)數(shù)器值達(dá)到0xFFFF 時(shí)，會(huì)產(chǎn)生一個(gè)_事件。當(dāng)定時(shí)器計(jì)數(shù)器值達(dá)到0x0000，會(huì)產(chǎn)生一個(gè)_事件。當(dāng)定時(shí)器的計(jì)數(shù)器值與周期寄存器相同，會(huì)產(chǎn)生_事件。(Q18 定時(shí)器產(chǎn)生下溢中斷的條件是_。7 掌握通用定時(shí)器的計(jì)數(shù)操作a 通用定時(shí)器有哪幾種計(jì)數(shù)操作模式？b 連續(xù)遞增計(jì)數(shù)模式的工作過(guò)程；在連續(xù)遞增計(jì)數(shù)模式下，除第一個(gè)計(jì)數(shù)周期外，定該計(jì)數(shù)模式下主要用于產(chǎn)生時(shí)器的計(jì)數(shù)周期為(TxPR+1個(gè)定標(biāo)后的時(shí)鐘輸入周期；邊沿觸發(fā)或異步PWM 波形；在定向增/減

34、計(jì)數(shù)模式下，通用定時(shí)器根據(jù)預(yù)定c 定向增減計(jì)數(shù)模式的工作過(guò)程分析；標(biāo)后的時(shí)鐘和計(jì)數(shù)方向輸入引腳(TDIRA/B進(jìn)行遞增或遞減計(jì)數(shù)；當(dāng)計(jì)數(shù)方向引腳TDIRA/B電平發(fā)生變化時(shí)，定時(shí)器在當(dāng)前計(jì)數(shù)時(shí)鐘周期結(jié)束后再延遲一個(gè)計(jì)數(shù)時(shí)鐘才會(huì)改變計(jì)數(shù)方向。d 連續(xù)增/減計(jì)數(shù)模式工作過(guò)程分析；在該計(jì)數(shù)模式下，除第一個(gè)周期外，定時(shí)器的計(jì)數(shù)周期為2TxPR 個(gè)定標(biāo)后的時(shí)鐘周期。用于產(chǎn)生中心對(duì)稱(chēng)的PWM 波形。(Q19 通用定時(shí)器的計(jì)數(shù)操作模式有：_、_、_、_等四種。(Q20 在連續(xù)遞增計(jì)數(shù)模式下，除第一個(gè)計(jì)數(shù)周期外，定時(shí)器的計(jì)數(shù)周期為_(kāi)個(gè)定標(biāo)后的時(shí)鐘輸入周期。該計(jì)數(shù)模式主要用于產(chǎn)生_PWM波形。(Q21 在連續(xù)遞

35、增計(jì)數(shù)模式下，外部引腳TDIRA/B決定計(jì)數(shù)方向。(Q22 當(dāng)計(jì)數(shù)方向引腳TDIRA/B電平發(fā)生變化時(shí)，定時(shí)器在當(dāng)前計(jì)數(shù)時(shí)鐘周期結(jié)束后立即改變計(jì)數(shù)方向。（）(Q23 在定向增/減計(jì)數(shù)模式下，通用定時(shí)器根據(jù)預(yù)定標(biāo)后的_和_進(jìn)行遞增或遞減計(jì)數(shù)。(Q24 在連續(xù)增/減計(jì)數(shù)模式下，除第一個(gè)周期外，定時(shí)器的計(jì)數(shù)周期為_(kāi)個(gè)定標(biāo)后的時(shí)鐘周期?？捎糜诋a(chǎn)生_PWM波形。8 掌握通用定時(shí)器的比較操作a 熟悉比較操作 P192b 非對(duì)稱(chēng)波形的產(chǎn)生c 對(duì)稱(chēng)波形的產(chǎn)生d 掌握有效/無(wú)效時(shí)間的計(jì)算e 如何應(yīng)用通用定時(shí)器產(chǎn)生PWM 信號(hào)？P196，例7.1，例7.2(Q25 比較匹配后再經(jīng)過(guò)兩個(gè)CPU 周期，定時(shí)器的比較中

36、斷標(biāo)志被置位。( (Q26 比較匹配后再經(jīng)過(guò)一個(gè)CPU 周期，PWM 引腳的輸出電平會(huì)產(chǎn)生_。 (Q27 連續(xù)遞增計(jì)數(shù)模式下PWM 輸出（圖7.7）(Q28 連續(xù)增減計(jì)數(shù)模式下PWM 輸出（圖7.8）(Q29 連續(xù)遞增計(jì)數(shù)模式下，無(wú)效階段時(shí)間等于定標(biāo)后的輸入時(shí)鐘周期乘以_。有效階段時(shí)間等于_個(gè)定標(biāo)后的輸入時(shí)鐘周期。(Q30 連續(xù)增減計(jì)數(shù)模式下，比較寄存器在遞減計(jì)數(shù)和遞增計(jì)數(shù)狀態(tài)下可以設(shè)置為不同的值。（）(Q31 連續(xù)增減計(jì)數(shù)模式下，有效階段時(shí)間等于_個(gè)定標(biāo)后的輸入時(shí)鐘周期。(Q32 對(duì)于連續(xù)遞增計(jì)數(shù)模式，如果TxCMPR 的值大于TxPR 的值，則有效階段時(shí)間為_(kāi)，占空比為_(kāi)。(Q33 如果選

37、用連續(xù)遞增計(jì)數(shù)模式產(chǎn)生非對(duì)稱(chēng)波形，定時(shí)器周期如何計(jì)算？(Q34 如果選用連續(xù)增減計(jì)數(shù)模式，定時(shí)器周期如何計(jì)算？(Q35 例7.1(Q36 例7.2(Q37 利用EV 的通用定時(shí)器產(chǎn)生非對(duì)稱(chēng)的PWM 信號(hào)，已知：f=1KHz，D=40%；OSCCLK=30MHz，鎖相環(huán)倍頻系數(shù)=5，高速外設(shè)時(shí)鐘采用復(fù)位時(shí)默認(rèn)值；通用定時(shí)器時(shí)鐘不分頻，PWM 低電平輸出有效。此時(shí)試計(jì)算確定TxPR 和TxCMPR 的數(shù)值。9 掌握比較單元與PWM 電路PWM 信號(hào)是指周期和幅值固定、寬度可變的脈沖序列，定長(zhǎng)的周期T 為PWM 載波周期，倒數(shù)為載波頻率；PWM 信號(hào)的脈沖寬度與周期的比值為占空比。每個(gè)事件管理器包括

38、三個(gè)全比較單元（EVA:1，2，3;EVB ：4,5,6），每個(gè)比較單元控制2個(gè)PWM 輸出；共可生成6路死區(qū)可編程的PWM 信號(hào)。(Q38 PWM 信號(hào)是指周期和幅值固定，_可變的脈沖序列。(Q39 PWM 信號(hào)的脈沖寬度與周期的比值為_(kāi)。PWM 載波周期的倒數(shù)為_(kāi)。(Q40 每個(gè)事件管理器包括_個(gè)全比較單元，每個(gè)比較單元可產(chǎn)生_PWM輸出。(Q41 全比較單元和PWM 電路共可產(chǎn)生_路_可編程的PWM 信號(hào)。 (Q42 每個(gè)事件管理器可同時(shí)產(chǎn)生最多_路PWM 輸出。(Q43 利用事件管理器的全比較單元可以產(chǎn)生3種PWM 波形，分別是：_ 、_ 、_。10 掌握PWM 波形的產(chǎn)生一個(gè)事件管理

39、器的所有PWM 輸出通道使用同一個(gè)死區(qū)設(shè)定值(Q44 一個(gè)事件管理器的所有PWM 輸出通道使用同一個(gè)死區(qū)設(shè)定值。( 11 掌握捕獲單元基礎(chǔ)知識(shí)a EVA 的捕獲單元為CAP1/2/3，其每個(gè)捕獲單元可選擇通用定時(shí)器2/1作為其時(shí)間基準(zhǔn)，但CAP1/2必須選擇同一定時(shí)器；EVB 同b 每個(gè)捕獲單元有一個(gè)2級(jí)深度的16位FIFO 堆棧(Q45 EV A 的捕獲單元為CAP1/2/3，其捕獲單元CAP1/2可以分別選擇定時(shí)器1、2作為時(shí)間基準(zhǔn)。( (Q46 事件管理器的每個(gè)捕獲單元都有一個(gè)_級(jí)深度的_位FIFO 堆棧，堆棧由_寄存器和_寄存器組成。12 捕獲單元的FIFO 堆棧操作與捕獲單元FIFO

40、 狀態(tài)寄存器例：設(shè)CAP1FIFO 堆棧中已有2個(gè)數(shù)據(jù)，產(chǎn)生新的捕獲時(shí)，CAP1FIFO 的值將_，CAP1FBOT 值將_，CAPFIFOA9：8=_。(Q47 設(shè)CAP1FIFO 堆棧中已有1個(gè)數(shù)據(jù)，產(chǎn)生新的捕獲時(shí)，CAP1FIFO 的值將_，CAP1FBOT 值將_，CAPFIFOA9：8=_。(Q48 讀取捕獲單元的FIFO 堆棧時(shí)總是返回堆棧中_。(Q49 設(shè)CAP2FIFO9:8=11，當(dāng)發(fā)生一次讀取操作時(shí)，CAP1FIFO 的值將_，CAP1FBOT 值將_，CAPFIFOA9：8=_。(Q50 設(shè)CAP2FIFO9:8=10，當(dāng)發(fā)生一次讀取操作時(shí)，CAP1FIFO 的值將_，C

41、AP1FBOT 值將_，CAPFIFOA9：8=_。(Q51 正交編碼脈沖是兩路頻率可變且_的脈沖序列，兩路脈沖相位相差_。(Q52 當(dāng)電機(jī)旋轉(zhuǎn)時(shí)，與電機(jī)同軸安裝的增量式光電編碼器會(huì)輸出兩路正交脈沖，通過(guò)檢測(cè)兩路脈沖序列的相位差，可以確定電機(jī)的_；通過(guò)檢測(cè)脈沖數(shù)和脈沖頻率，可以測(cè)得電機(jī)軸的_和_。(Q53 正交編碼脈沖電路對(duì)輸入脈沖的上升沿和下降沿均進(jìn)行計(jì)數(shù)。( (Q54 經(jīng)過(guò)QEP 電路后的時(shí)鐘輸出是每路輸入脈沖頻率的_倍。(Q55 正交編碼脈沖電路(QEP的脈沖信號(hào)頻率必須小于等于內(nèi)部CPU 時(shí)鐘頻率的1/4。( (Q56 設(shè)增量式編碼器的分辨率為600線/轉(zhuǎn)，采用事件管理器A 的QEP

42、電路與編碼器接口。此時(shí)，編碼器輸出的脈沖經(jīng)過(guò)QEP 電路后每轉(zhuǎn)輸出_個(gè)脈沖。13 理解事件管理器的中斷操作a 事件管理器的中斷分為A 、B 、C 3組，每個(gè)中斷組均有對(duì)應(yīng)的中斷標(biāo)志寄存器和中斷使能寄存器。例：EVBIMRB 是什么寄存器？EVAIFRC ？事件管理器B 的中斷組B 的中斷屏蔽寄存器，等b 當(dāng)事件管理器有中斷事件發(fā)生時(shí)，中斷標(biāo)志寄存器中相應(yīng)的中斷標(biāo)志位被置1，而如果在中斷組中對(duì)應(yīng)的中斷未被屏蔽時(shí)，會(huì)向外設(shè)中斷控制模塊發(fā)出一個(gè)外設(shè)中斷請(qǐng)求。c 中斷標(biāo)志寄存器中的標(biāo)志位必須由用戶(hù)在中斷服務(wù)程序中通過(guò)軟件清零，即直接向中斷標(biāo)志位寫(xiě)1來(lái)清零。如果中斷響應(yīng)后未清零中斷標(biāo)志位，則該中斷源無(wú)法

43、再次產(chǎn)生中斷請(qǐng)求。(Q57 事件管理器的中斷可以分為_(kāi)組，每個(gè)中斷組均有對(duì)應(yīng)的_和_。(Q58 EVBIMRB 是事件管理器_中中斷組_的_寄存器。 (Q59 事件管理器A 中中斷組C 的中斷標(biāo)志寄存器是_。(Q60 當(dāng)事件管理器有中斷事件發(fā)生時(shí)，中斷標(biāo)志寄存器中相應(yīng)的_被置1，而如果在中斷組中對(duì)應(yīng)的中斷未被屏蔽時(shí)，會(huì)向外設(shè)中斷控制模塊發(fā)出一個(gè)_。(Q61 中斷標(biāo)志寄存器中的標(biāo)志位必須由用戶(hù)在中斷服務(wù)程序中通過(guò)軟件清零，即直接向中斷標(biāo)志位寫(xiě)1來(lái)清零。如果中斷響應(yīng)后未清零中斷標(biāo)志位，則該中斷源無(wú)法再次產(chǎn)生中斷請(qǐng)求。（ ）第八章 A/D轉(zhuǎn)換模塊1 掌握A/D轉(zhuǎn)換模塊的基本概念a A/D轉(zhuǎn)換器是嵌入

44、式測(cè)控系統(tǒng)的重要組成部分，提供了微處理器與外部模擬信號(hào)間的連接通道流水線結(jié)構(gòu)的A/Db F281X 的ADC 模塊內(nèi)核是包含2個(gè)采樣/保持器的12位分辨率、轉(zhuǎn)換器；可配置為相互獨(dú)立的兩組，每組包含8個(gè)通道。c ADC 模塊共有16個(gè)模擬輸入通道，每個(gè)模塊可以通過(guò)多路選兩個(gè)8通道模塊能夠自動(dòng)排序完成一系列A/D轉(zhuǎn)換過(guò)程，擇開(kāi)關(guān)選擇8通道中的任何一個(gè)輸入通道。在級(jí)聯(lián)模式下，自動(dòng)排序器作為一個(gè)16通道的排序器使用。某個(gè)排序器一旦完成A/D轉(zhuǎn)換操作，將所選擇通道的轉(zhuǎn)換值保存在各自的轉(zhuǎn)換結(jié)果寄存器(ADCRESULT中。d ADC 通道的模擬輸入電壓范圍為03Ve 模擬電壓經(jīng)A/D轉(zhuǎn)換后的數(shù)字量表示：數(shù)

45、字量=4095 *（輸入模擬電壓-ADCLO ）/3(Q1 A/D轉(zhuǎn)換器是嵌入式測(cè)控系統(tǒng)的重要組成部分，提供了_與_間的連接通道。(Q2 F281X 的ADC 模塊內(nèi)核是包含_個(gè)采樣/保持器的_位分辨率、_結(jié)構(gòu)的A/D轉(zhuǎn)換器。(Q3 ADC 模塊共有_個(gè)模擬輸入通道，可配置為相互獨(dú)立的兩組，每組包含_個(gè)通道。(Q4 某個(gè)排序器一旦完成A/D轉(zhuǎn)換操作，將所選擇通道的轉(zhuǎn)換值保存在各自的_中。(Q5 ADC 通道的模擬輸入電壓范圍為_(kāi)V。(Q6 模擬電壓經(jīng)A/D轉(zhuǎn)換后的數(shù)字量計(jì)算：數(shù)字量= _ *（_-ADCLO）/_(Q7 事件管理器A 中有以下觸發(fā)信號(hào)可以啟動(dòng)A/D轉(zhuǎn)換過(guò)程: _、_、_。2 理

46、解自動(dòng)轉(zhuǎn)換排序器的工作原理及ADC 轉(zhuǎn)換過(guò)程的控制a ADC 模塊的排序器有哪兩種工作模式？單排序器模式（級(jí)聯(lián)構(gòu)成16狀態(tài)排序器SEQ ）、雙排序器模式(SEQ12b 雙排序器模式下兩個(gè)排序器共享同一個(gè)A/D轉(zhuǎn)換器。若SEQ1和SEQ2同時(shí)產(chǎn)生自動(dòng)轉(zhuǎn)換請(qǐng)求，則排序器1具有更高的優(yōu)先級(jí)并被立即響應(yīng)c 每次排序轉(zhuǎn)換時(shí)所選擇的模擬輸入通道由ADC 通道選擇排序控制寄存器(ADCCHSELSEQn位域CONVnn 確定被采樣和轉(zhuǎn)換的外部輸入通d ADC 模塊有哪兩種不同的采樣模式？對(duì)于每一個(gè)轉(zhuǎn)換，道由什么決定？順序采樣、同步采樣；CONVxxe 順序采樣模式下，CONVxx 位確定采樣與轉(zhuǎn)換的模擬輸入

47、通道，最高位確定采用SHA或SHB ，其余3位定義通道號(hào)。例：CONVxx=0101B, 選擇ADCINA5； CONVxx=1011B, 選擇ADCINB3。f 同步模式下，CONVxx 的低3位確定采樣與轉(zhuǎn)換的模擬輸入通道對(duì)(SHA、SHB 的輸入通道序號(hào)相同 ，最高位不起作用。例：CONVxx=x110B, 選擇ADCINA6和ADCINB6，依次轉(zhuǎn)換SHA 、SHB 中保持的電壓量，結(jié)果存至ADCRESULTn 、 ADCRESULT(n1 中。數(shù)字控制系統(tǒng)中轉(zhuǎn)換過(guò)程受采樣周期控g 排序器具有連續(xù)排序模式和啟動(dòng)-停止模式。制，一般不工作于連續(xù)轉(zhuǎn)換模式而工作于啟動(dòng)-停止模式。h ADC

48、模塊的時(shí)鐘采用高速外設(shè)時(shí)鐘作為輸入，經(jīng)過(guò)ADCTRL3寄存器的位域ADCCLKPS3-0所設(shè)定的預(yù)定標(biāo)因子分頻得到。例：P237，例8.6(Q8 ADC 模塊的排序器有兩種工作模式：_模式（表示為_(kāi)）和_模式（表示為_(kāi)）。(Q9 在單排序器模式下，順序采樣時(shí)設(shè)定的通道數(shù)最大是_，同步采樣時(shí)設(shè)定的通道數(shù)最大是_。(Q10 雙排序器模式下兩個(gè)排序器共享同一個(gè)A/D轉(zhuǎn)換器。(Q11 雙排序器模式下，若SEQ1和SEQ2同時(shí)產(chǎn)生自動(dòng)轉(zhuǎn)換請(qǐng)求，則_具有更高的優(yōu)先級(jí)并被立即響應(yīng)。(Q12 每次排序轉(zhuǎn)換時(shí)所選擇的模擬輸入通道由ADC 通道選擇排序控制寄存器(ADCCHSELSEQn中_確定。(Q13 ADC

49、 模塊有兩種不同的采樣模式_和_。對(duì)于每一個(gè)轉(zhuǎn)換，被采樣和轉(zhuǎn)換的外部輸入通道由_決定。(Q14 順序采樣模式下，CONVxx 位確定采樣與轉(zhuǎn)換的模擬輸入通道，最高位確定采用_，其余3位定義_。當(dāng)CONVxx=0101B, 表示選擇_； CONVxx=_B, 選擇ADCINB6。(Q15 同步模式下，CONVxx 的_確定采樣與轉(zhuǎn)換的模擬輸入通道。CONVxx=1101B, 選擇_，依次轉(zhuǎn)換SHA 、SHB 中保持的電壓量，結(jié)果存至ADCRESULTn 、 _中。第九章 DSP 系統(tǒng)硬件設(shè)計(jì)基礎(chǔ)1 掌握DSP 系統(tǒng)的設(shè)計(jì)流程例：簡(jiǎn)答題：以永磁同步電機(jī)控制系統(tǒng)為例，說(shuō)明DSP 應(yīng)用系統(tǒng)的開(kāi)發(fā)設(shè)計(jì)流

50、程 (Q1 以永磁同步電機(jī)控制系統(tǒng)為例，說(shuō)明DSP 應(yīng)用系統(tǒng)的開(kāi)發(fā)設(shè)計(jì)流程 (Q2 浮點(diǎn)DSP 和定點(diǎn)DSP 相比，價(jià)格便宜、功耗較小、運(yùn)算精度較低。（）2 掌握典型的F281X DSP最小系統(tǒng)構(gòu)成例：簡(jiǎn)答題：請(qǐng)概要說(shuō)明基于F281X 的最小系統(tǒng)組成并繪制其框圖P253，圖9.3(Q3 簡(jiǎn)要說(shuō)明F281X 最小系統(tǒng)的組成并繪制其框圖(Q4 DSP 最小系統(tǒng)通常包括_、_、復(fù)位電路、電源變換電路、_仿真接口等。3 理解DSP 系統(tǒng)設(shè)計(jì)的基礎(chǔ)知識(shí)a TMS320F281x 系列DSP 芯片采用雙電源供電機(jī)制以降低DSP 芯片功耗。 b TMS320F281x 有三種電源需要電源電路提供：DSP 芯

51、片內(nèi)核電源VDD,I/O供電電源VDDIO ，模擬電路電源VDDA 。集成開(kāi)發(fā)環(huán)境CCS 、硬件仿真器、DSP 目標(biāo)板等。e 典型的DSP 開(kāi)發(fā)系統(tǒng)包括PC 機(jī)、（P258，圖9.10，掌握）f 用戶(hù)程序編譯、鏈接后生成的可執(zhí)行文件(.out保存在計(jì)算機(jī)上，位于工程目錄下的Debug 目錄下。它必須借助于仿真器下載至DSP 芯片的片內(nèi)RAM 或燒寫(xiě)至Flash 中方能運(yùn)行。(Q9 典型的DSP 開(kāi)發(fā)系統(tǒng)包括PC 機(jī)、_、_、DSP 目標(biāo)板等。 (Q10 簡(jiǎn)述下典型的DSP 開(kāi)發(fā)系統(tǒng)的構(gòu)成并繪制其框圖。(Q11 用戶(hù)程序編譯、鏈接后生成的可執(zhí)行文件的后綴名為_(kāi)，該文件將自動(dòng)生成在當(dāng)前項(xiàng)目的_目錄

52、下。可執(zhí)行文件必須借助于_下載至DSP 芯片的片內(nèi)RAM 或燒寫(xiě)到Flash 中方能運(yùn)行。第十章 DSP 系統(tǒng)軟件開(kāi)發(fā)1 掌握TMS320C28x 的C 語(yǔ)言編程基礎(chǔ)要點(diǎn)：volatile 、interrupt 關(guān)鍵字pragma 偽指令段分配與鏈接命令文件(Q1 TI DSP中對(duì)于外設(shè)寄存器的訪問(wèn)一般采用_方法。(Q2 在TMS320C28x 的C 語(yǔ)言中，所有整型（char,short,int 及無(wú)符號(hào)型）都是等效的。（）(Q3 當(dāng)某一變量的值可能會(huì)被硬件改變時(shí)，聲明時(shí)應(yīng)以關(guān)鍵字_予以聲明。對(duì)于包含以該關(guān)鍵字聲明的變量的代碼在編譯器對(duì)代碼優(yōu)化時(shí)不會(huì)對(duì)其優(yōu)化去掉。(Q4 通過(guò)偽指令_，可以為每個(gè)外設(shè)寄存器結(jié)構(gòu)的所有變量指定一個(gè)數(shù)據(jù)段。(Q5 所有的外設(shè)寄存器都有位域和聯(lián)合定義。（）(Q6 外設(shè)寄存器的訪問(wèn)可以采取宏定義方法和_。(Q7 文件包含中頭文件只能是_文件。(Q8 DSP 系統(tǒng)的源程序中需要調(diào)用數(shù)學(xué)函數(shù)sin(，且需要采用位域結(jié)構(gòu)定義方式訪問(wèn)外部寄存器，那么在預(yù)處理環(huán)節(jié)應(yīng)至少包含頭文件_和_。 (Q9