1、四人搶答器設計一、設計任務及要求：(1)設計用于競賽搶答的四人搶答器； 有多路搶答，搶答臺數(shù)為8； 具有搶答開始后20秒倒計時，20秒倒計時后無人搶答顯示超時，并報警； 能顯示超前搶答臺號并顯示犯規(guī)警報；(2)系統(tǒng)復位后進入搶答狀態(tài)，當有一路搶答按鍵按下，該路搶答信號將其余各路搶答信號封鎖，同時鈴聲想起，直至該路按鍵松開，顯示牌顯示該路搶答臺號；(3)用VHDL®言設計符合上述功能要求的四人搶答器，并用層次化設計方法設計該電路；(4)完成電路全部設計后，通過系統(tǒng)實驗箱下載驗證設計課題的正確性。二、設計思路設計制作一個競賽搶答器,每組受控于一個搶答開關,分別為S1,S2,S3,S4,低

2、電平表示搶答有效；設置主持人控制鍵K,用于控制整個系統(tǒng)清0和搶答有效控制，按下復位鍵時,K=0,系統(tǒng)清零；抬起復位鍵時，K=1,搶答開始；系統(tǒng)具有第一搶答信號鑒別和鎖存功能。在主持人將系統(tǒng)復位并使搶答有效開始后,第一搶答者按下?lián)尨鸢粹o,對應的輸入引腳接低電位0,電路應記憶下第一搶答者的組別,并封鎖其他各組的按鈕,即其他任何一組按鍵都不會使電路響應；系統(tǒng)以兩種方式指示第一搶答者:其一是通過譯碼程序顯示其組別號;其二是在第一搶答者產(chǎn)生時,蜂鳴器警示；設置違規(guī)電路單元,當搶答者在主持人按下復位清零按鈕之前就已經(jīng)按下?lián)尨鸢粹o時,則給出違規(guī)信號為高電平。對應組別的紅色信號燈亮；當20秒倒計時后無人搶答顯

3、示超時，并報警。系統(tǒng)設計框圖如圖1所示。S1S2S3S4組別數(shù)碼顯示二第一信號鑒別T聲音警示主持人按鈕計時控制提前搶答控制圖1整體設計框圖三、VHDLS序?qū)崿F(xiàn)1、正常搶答程序及仿真此模塊包括正常搶答第一信號鑒別和顯示搶答臺號，并發(fā)生聲音提示。其中S1,S2,S3,S4為搶答按鈕，當對應的按鈕信號為0時表示有搶答信號；K為主持人按鈕，按下復位鍵K時，K=0,系統(tǒng)清零；抬起復位鍵時，K=1,搶答開始；G為報警信號。其VHDL®程序如下：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.st

4、d_logic_unsigned.all;entityqiangdaisport(S1,S2,S3,S4:instd_logic;-輸入：表示4個人，為0表示有搶答K:instd_logic;一主持人搶答開始鍵G:outstd_logic;一報警信號ledag:outstd_logic_vector(6downto0);Dout:outstd_logic_vector(3downto0);-搶答結(jié)果顯示endqiangda;architecturebehaveofqiangdaissignalEnable_Flag:std_logic;-允許搶答控制變量，為1表示允許搶答signalS:std

5、_logic_vector(3downto0);signalD:std_logic_vector(3downto0);-允許搶答控制beginprocess(S1,S2,S3,S4,K)beginS<=S1&S2&S3&S4;If(K='1')thenEnable_Flag<='1'elsif(S/="1111")thenEnable_Flag<='0'endif;endprocess;process(S1,S2,S3,S4,K)-搶答結(jié)果顯示beginif(K='0'

6、)thenD<="0000"Elsif(Enable_Flag='1')thenif(S1='0')thenD(0)<='1'G<='0'elsif(S2='0')thenD(1)<='1'G<='0'elsif(S3='0')thenD(2)<='1'G<='0'elsif(S4='0')thenD(3)<='1'G<='

7、0'endif;dout<=d;endif;endprocess;process(d)-顯示搶答成功者號碼begincasediswhen"0000"=>ledag<="0111111"when"0001"=>ledag<="0000110"when"0010"=>ledag<="1011011"when"0100"=>ledag<="1001111"when"10

8、00"=>ledag<="1100110"whenothers=>ledag<="0000000"endcase;endprocess;endbehave;以上VHDL程序的系統(tǒng)框圖如圖2所示圖2搶答部分框圖通過MAX+PLUSII軟件仿真結(jié)果如圖3所示。從圖中可看出S1和S2選手搶答情況，在K為高電平時，S1選手為低電平，搶答成功，報警信號G為低電平，給出報警信號，同時七段數(shù)碼管譯碼為06H,顯示1。圖3搶答部分仿真圖2、搶答倒計時程序此模塊為搶答20s倒計時程序，在主持人按下按鈕K后此模塊即開始工作,在20s倒計時完

9、后會有聲音提示，G為聲音報警信號。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCOUNTISPORT(CLK,Enable_Flag:INSTD_LOGIC;H,L:OUTSTDLOGICVECTOR(3DOWNTO0);G:OUTSTD_LOGIC);-聲音報警ENDCOUNT;ARCHITECTURECOUNT_ARCOFCOUNTISBEGINPROCESS(CLK,Enable_Flag)VARIABLEHH,LL:STD_LOGIC_VECTOR(3DOWNTO0);BEGIN

10、IFCLK'EVENTANDCLK='1'THENIFEnable_Flag='1'THENIFLL=0ANDHH=0THENG<='1'ELSIFLL=0THENLL:="1001"HH:=HH-1;ELSELL:=LL-1;ENDIF;ELSEG<='0'HH:="1001"LL:="1001"ENDIF;ENDIF;H<=HH;L<=LL;ENDPROCESS;ENDCOUNT_ARC;其模塊結(jié)構圖如圖4所示:count.-Sywba

11、lEditorENci_kAai_E_FLAGCLKCOUNT圖4倒計時結(jié)構圖3、超前犯規(guī)搶答程序及仿真此模塊為違規(guī)電路。當搶答者在主持人復位系統(tǒng)之前就已按下?lián)尨鸢粹o，即當RESET=0寸，有搶答信號出現(xiàn)，則Y=11表示某組違規(guī),當RESEF1時，顯示違規(guī)組別。其中K為主持人按鈕，S1,S2,S3,S4為搶答按鈕，R1,R2,R3,R4為對應組別犯規(guī)紅色顯示燈。其VHDLW程序如下：LIBRARYieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;ENTITYwgISPORT(K:INstd_logic;S1,S2,S3

12、,S4:INstd_logic;R1,R2,R3,R4:OUTstd_logic;-紅色燈指示超前搶答臺號y:OUTstd_logic_VECTOR(1DOWNTO0);ENDwg;ARCHITECTUREaOFwgISSIGNALTEMP1:STD_LOGIC;SIGNALTEMP2:STD_LOGIC_VECTOR(1DOWNTO0);BEGINTEMP1<=S1ORS2ORS3ORS4;TEMP2<=K&TEMP1;process(TEMP2)-顯示搶答成功者號碼begincaseTEMP2iswhen"01"=>Y<="11

13、"when"10"=>Y<="00"when"11"=>Y<="00"whenothers=>Y<="00"endcase;if(K<='0')thenif(S1='0')thenR1<='0'elsif(S2='0')thenR2<='0'elsif(S3='0')thenR3<='0'elsif(S4='

14、0')thenR4<='0'endif;endif;endprocess;ENDa;通過VHDL程序可生成其對應的框圖如圖5所示：圖5犯規(guī)部分框圖同樣在MAX+PLUSII環(huán)境下可得到其對應的仿真分析圖如圖6所示。從仿真分析可看出在為高電平前，S1按鈕有超前搶答低電平出現(xiàn)，故Y=11表示有超前搶答產(chǎn)生，同時R1為低電平，對應S1選手的紅燈亮，指示其違規(guī)搶答。圖6犯規(guī)模塊仿真圖四、總結(jié)由以上描述及仿真結(jié)果可知，本次搶答器的設計在理論上基本上滿足了設計任務的要求。通過這次課程設計的實踐，彌補了平時僅僅學習理論知識的不足，在實踐中發(fā)現(xiàn)了許多問題，這些問題的解決，加深了對所學知識的理解，收獲頗豐。在FPGA式驗箱上下載運行了正常搶答部分程序，能夠正常搶答和顯示報警功能。此部分的引腳分配圖如圖7所示：由于是我的第一次系統(tǒng)設計電路，雖然參照了一些電路程序，畢竟