1、第第7章章 外圍器件及阻外圍器件及阻容元件設(shè)計(jì)容元件設(shè)計(jì)主要內(nèi)容主要內(nèi)容 7.1 特殊尺寸器件的版圖設(shè)計(jì) 7.2 電阻、電容及二極管的版圖設(shè)計(jì) 7.3 CMOS集成電路的靜電放電保護(hù)電路 7.4 壓焊塊的版圖設(shè)計(jì) 7.5 電源和地線的設(shè)計(jì)7. 1 特殊尺寸器件的版圖設(shè)計(jì)特殊尺寸器件的版圖設(shè)計(jì) 特殊尺寸器件是指： 大尺寸MOS管寬長(zhǎng)比（W/L）很大； 小尺寸W/L1（倒比管）。7.1.1 大尺寸器件大尺寸器件 1. CMOS電路的緩沖輸出電路的緩沖輸出 緩沖輸出是指在內(nèi)部電路輸出端串聯(lián)二級(jí)反相器，改善輸出驅(qū)動(dòng)能力。各級(jí)器件尺寸（W/L）： I0為小尺寸，I1為中等尺寸，I2為大尺寸。I2的尺寸根

2、據(jù)輸出電流的大小和輸出波形參數(shù)的要求進(jìn)行設(shè)計(jì)。CMOS集成電路的緩沖輸出 2. 大尺寸器件大尺寸器件 反相器I2的版圖布局：通過(guò)改變MOS管的圖形形狀進(jìn)行設(shè)計(jì)。 (1）分段大尺寸MOS管分段成若干小尺寸MOS管。(a) MOS管的W/L=200/1 (b) 截成4段（W/L=50/1） （2）源漏共享合并源/漏區(qū)，4個(gè)小MOS管并聯(lián)成大尺寸MOS管 (a)形成S-G-D、S-G-D排列 (b)左起第二個(gè)和第四個(gè)的源和漏互 (c)變成S-D-D-S-S-D-D-S的排列 并聯(lián)管數(shù)為N，并聯(lián)管的寬長(zhǎng)比等于大尺寸管寬長(zhǎng)比的1/N。并聯(lián)后連接源和漏的金屬線形成“叉指”結(jié)構(gòu)。 3. 隔離環(huán)及其作用隔離環(huán)

3、及其作用 1) 寄生MOS管 當(dāng)金屬線通過(guò)場(chǎng)氧化層時(shí),金屬線和場(chǎng)氧化層及下面的硅襯底形成一個(gè)MOS管。如果金屬線的電壓足夠高,會(huì)使場(chǎng)區(qū)的硅表面反型,在場(chǎng)區(qū)形成導(dǎo)電溝道,這就是場(chǎng)反型或場(chǎng)開(kāi)啟。寄生MOS管接通不該連通的兩個(gè)區(qū)域，破壞電路的正常工作。 (a)金屬導(dǎo)線跨過(guò)兩個(gè)擴(kuò)散區(qū) (b)場(chǎng)反型形成場(chǎng)區(qū)寄生MOS管 寄生MOS管示意圖 2)場(chǎng)開(kāi)啟電壓 影響場(chǎng)開(kāi)啟電壓的因素： 場(chǎng)氧化層厚度場(chǎng)氧化層越厚，場(chǎng)開(kāi)啟電壓就越高。 襯底摻雜濃度襯底濃度越高，場(chǎng)開(kāi)啟電壓也越高。 要求場(chǎng)開(kāi)啟電壓足夠高，至少應(yīng)大于電路的電源電壓，使每個(gè)MOS管之間具有良好的隔離特性 版圖設(shè)計(jì)中增加溝道隔離環(huán)提高場(chǎng)開(kāi)啟電壓。3) 溝道

4、隔離環(huán) 溝道隔離環(huán)是制作在襯底上或阱內(nèi)的重?fù)诫s區(qū)，能提高場(chǎng)開(kāi)啟電壓，防止襯底反型形成寄生MOS管。 P管的隔離環(huán)是N-襯底上的N+環(huán) N管的隔離環(huán)是P-阱內(nèi)的P+環(huán) 4) 大尺寸NMOS管 制作在P阱(實(shí)線)內(nèi)，有源區(qū)為虛線。 由4個(gè)MOS管并聯(lián)。 多晶硅柵為封閉結(jié)構(gòu)，左邊用金屬引線連接，保證每個(gè)并聯(lián)N管的柵極得到的信號(hào)相同。 在阱外，N管四周有N+隔離環(huán)，隔離環(huán)的有源區(qū)是完整的封閉環(huán)。隔離環(huán)具有一定寬度，環(huán)上每隔一段距離開(kāi)一個(gè)接觸孔并用金屬線將環(huán)連接到Vdd。 連接隔離環(huán)的金屬線在左右邊都開(kāi)口，讓金屬線從隔離環(huán)內(nèi)和環(huán)外進(jìn)行連接。 在P阱的上下兩端各進(jìn)行重?fù)诫s，作為N管源區(qū)和襯底的接觸。5)

5、P阱硅柵CMOS反相器輸出級(jí)與壓焊塊(PAD)的連接 特點(diǎn): P管和N管都由多管并聯(lián)而成。 P管和N管放在兩個(gè)隔離環(huán)內(nèi)。 考慮到電子遷移率比空穴約大2.5倍，所以P管的尺寸比N管大，使反相器的輸出波形對(duì)稱。(a) 無(wú)鋁層的版圖 (b) 完整的版圖 7.1.2 倒比管倒比管 1）W/L1的MOS管稱為倒比管。 倒比管在電路中可作為上拉電阻或下拉電阻。作上拉電阻用柵極接地的P管；作下拉電阻用柵極接電源的N管。 2）應(yīng)用實(shí)例：開(kāi)機(jī)清零電路。開(kāi)機(jī)清零電路 3）版圖：有源區(qū)設(shè)計(jì)成U型(圖a)或反S型(圖b)。 (a) U型：L=2L1+L2 (b) 反S型7. 2 電阻、電容及二極管的版圖設(shè)計(jì)電阻、電容

6、及二極管的版圖設(shè)計(jì)7.2.1 MOS集成電路中的電阻集成電路中的電阻 1.半導(dǎo)體擴(kuò)散薄層的方塊電阻半導(dǎo)體擴(kuò)散薄層的方塊電阻 R =L/ dW=(/d)L/W 薄層導(dǎo)體的電阻R 與L/W成正比，比例系數(shù)/d 稱為方塊電阻(用R表示)，單位為歐姆。 R=/d R= RL/W 當(dāng)L=W時(shí)，有R=R。這時(shí)R表示一個(gè)正方形的薄層電阻,它與正方形邊長(zhǎng)的大小無(wú)關(guān), 只與半導(dǎo)體的摻雜水平和摻雜區(qū)的結(jié)深有關(guān)。2.MOS集成電路中的無(wú)源電阻集成電路中的無(wú)源電阻 (1) 多晶硅電阻 1) 阻值由摻雜濃度和電阻形狀決定。 2) 電阻形狀： 做成長(zhǎng)條，在兩端開(kāi)接觸孔與金屬連接，如圖(a)； 做成狗骨頭狀，如圖(b)。

7、蛇形，如圖(c），包括29個(gè)方塊，如圖(d)。(a)基本電阻 (b)狗骨頭電阻(c)蛇形 (d) 29個(gè)方塊 多晶硅電阻的版圖 (2) 阱電阻 阱是輕摻雜區(qū)，電阻率很高，可作大電阻，但精度不高。 阱電阻兩端要重?fù)诫s做接觸孔。(3) 有源區(qū)電阻 有源區(qū)可以做電阻和溝道電阻(在兩層摻雜區(qū)之間的中間摻雜層，例如npn中的p型區(qū))。 上述兩種電阻要考慮襯底的電位，將P型襯底接最低電位，N型襯底接最高電位，使電阻區(qū)和襯底形成的PN結(jié)反偏。例如，P+電阻做在N阱內(nèi)，除電阻兩端有接觸孔外，阱內(nèi)要增加接最高電位的接觸孔。3. MOS管做有源電阻管做有源電阻 對(duì)MOS管適當(dāng)?shù)倪B接，使其工作在一定的狀態(tài)，利用它的

8、直流導(dǎo)通電阻和交流電阻作電阻。優(yōu)點(diǎn)是占用面積非常小。 在模擬集成電路中，把MOS管的柵極和漏極相連形成非線性電阻。 倒比管應(yīng)用也是做電阻。7.2.2 MOS集成電路中的電容器集成電路中的電容器 MOS集成電路中的電容器幾乎都是平板電容器。平板電容器的電容表示式： C = ooxWL/tox 式中W和L是平板電容器的寬度和長(zhǎng)度，二者的乘積即為電容器的面積。 WL=Ctox/oox MOS集成電路中常用的電容： (1) 雙層多晶硅組成電容器 雙層多晶工藝使用的方法：多晶硅2作電容的上電極板，多晶硅1作電容的下電極板，柵氧化層作介質(zhì)。 (2) 多晶硅和擴(kuò)散區(qū)（或注入?yún)^(qū)）組成電容器 單層多晶工藝使用的

9、方法。淀積多晶硅前先摻雜下電極板區(qū)域，再生長(zhǎng)柵氧化層和淀積作上電極的多晶硅。多晶硅和擴(kuò)散區(qū)組成的電容器 (3)金屬和多晶硅組成電容器 多晶硅作電容器下電極板、金屬作上電極板構(gòu)成的MOS電容器。7.2.3 集成電路中的二極管集成電路中的二極管 在PN結(jié)的P區(qū)和N區(qū)分別加上電極就構(gòu)成了二極管。 P型襯底上N區(qū)和P區(qū)構(gòu)成二極管，圖(a)。 做在N阱內(nèi)的二極管，n+環(huán)圍繞p+接觸，圖(b)。 做在P型襯底上的二極管,中央為N型區(qū),四周被P+環(huán)包圍，圖(c)。(a)P型襯底上的二極管 (b)做在N阱內(nèi)的二極管 (c)做在P型襯底上的二極管 7.3 CMOS集成電路的靜電放電保護(hù)電路集成電路的靜電放電保護(hù)

10、電路 常采用二極管和電阻組成靜電放電保護(hù)電路 如圖(a)；版圖如圖(b)。(a) 電路圖 (b)版圖 另一種靜電放電保護(hù)電路如圖(a)，柵源連接的MOS管等效于二極管，如圖(b)；圖(c)P管和N管的版圖都利用漏和襯底所形成的二極管，漏區(qū)面積很大，可以流過(guò)較大的電流。 (b) 等效電路 (c) 版圖 7.4 壓焊塊的版圖設(shè)計(jì)壓焊塊的版圖設(shè)計(jì) 為了使內(nèi)引線與管芯相連，在芯片的四周放置大的壓焊塊(pad)，將它們與電路中相應(yīng)的結(jié)點(diǎn)連接。芯片上的鍵合壓焊塊 壓焊塊的結(jié)構(gòu)：由最上層金屬構(gòu)成；由最上面的兩層金屬構(gòu)成，金屬層之間由四周的通孔相連接，如圖所示。 鍵合壓焊塊結(jié)構(gòu) 防止壓焊過(guò)程中的穿通。有時(shí)在壓

11、焊塊的金屬層下面還增加N阱和多晶等層，防止壓焊中的穿通。實(shí)例如下圖（用于除GND之外的電極，GND壓焊塊沒(méi)有多晶硅和NWELL層）。 壓焊塊實(shí)例 7.5電源和地線的設(shè)計(jì)電源和地線的設(shè)計(jì)7.5.1 電源和地線在外圍的分布框架電源和地線在外圍的分布框架兩種決定芯片面積大小的類型:(1) 管芯限制型內(nèi)部電路面積大，壓焊塊很少；(2) 壓焊塊限制型內(nèi)部電路的面積不大，壓焊塊數(shù)特別多。 在管芯限制型布局中，壓焊塊的一種分布框架如圖所示。外圈金屬線是Vss（地線）；內(nèi)圈金屬線為電源Vdd，輸入和輸出管腳位于它們之間。芯片版圖端口分布框架 7.5.2 電源和地線在內(nèi)部的分布電源和地線在內(nèi)部的分布 1.電流密度和金屬線寬度電流密度和金屬線寬度 金屬線能安全承受的電流