1、旋轉(zhuǎn)機(jī)械振動檢測裝置數(shù)據(jù)采集的實(shí)現(xiàn)摘要：介紹用CPLDAD和FIFO實(shí)現(xiàn)一時(shí)序嚴(yán)格的、由硬件自動完成數(shù)據(jù)采集的電路，它能夠自動跟蹤轉(zhuǎn)速信號的變化，解決了旋轉(zhuǎn)機(jī)械在不同轉(zhuǎn)速下的抗混疊濾波的問題。關(guān)鍵詞：整周期采樣；鍵相位信號；抗混疊濾波ImplementationofRotatingMachineVibrationSignalsAcquisitionSystemDUBin,LIMeng,ZHANGJin-ming(CollegeofInformationScienceandTechnology,BeijingUniversityofChemicalTechnology,Beijing100029

2、,China)Abstract:AcircuitwhichhasastricttimeorderandcanautomaticallyacquiredataisrealizedbyusingCPLD，ADandFIFO.ThiscircuitsolvestheproblemofantialiasingfilteringwhentherotationalspeedofamachineisnotconstantKeywords:signalsacquisitioninacompletesamplingperiod;keyphasesignal；antialiasingfiltering1整周期采樣

3、控制的實(shí)現(xiàn)1.1整周期采樣整周期采樣控制是由傅里葉變換對離散信號的要求提出的。離散傅里葉變換的譜分辨率為Af=1/NT(1)其中，N為采樣點(diǎn)數(shù)，T為采樣周期實(shí)現(xiàn)整周期采樣的關(guān)鍵是如何將一個(gè)完整的周期信號均勻地分成N等分進(jìn)行采樣，即實(shí)現(xiàn)倍頻（N為一個(gè)周期內(nèi)的采樣點(diǎn)數(shù)）。如圖1所示，旋轉(zhuǎn)機(jī)械旋轉(zhuǎn)一周所需的時(shí)間為鍵相位信號周期，將此周期做N等分，即可實(shí)現(xiàn)一個(gè)信號周期內(nèi)采樣N點(diǎn)數(shù)據(jù)。在轉(zhuǎn)速恒定，即信號頻率不變的情況下，可以用軟件算出采樣的時(shí)間間隔；但是在轉(zhuǎn)速變化的情況下，尤其在轉(zhuǎn)速變化較快時(shí)用軟件計(jì)算很難預(yù)測轉(zhuǎn)速變化的趨勢及大小，即實(shí)現(xiàn)很困難，為此采用了硬件的分析方法。1.2硬件實(shí)現(xiàn)硬件實(shí)現(xiàn)的關(guān)鍵是要

4、設(shè)計(jì)一個(gè)能夠快速跟蹤信號頻率變化的倍頻電路。利用鎖相環(huán)的輸出信號動態(tài)跟蹤輸入信號頻率的這一特點(diǎn)，將VCO的輸出信號經(jīng)一分頻器后送入相位比較器，則鎖定時(shí)VCO輸出信號的頻率將等于K倍的輸入信號的頻率，即Kfi,適當(dāng)?shù)剡x擇分頻系數(shù)K就可以得到所需要的倍頻信號的輸出。本文所選的鎖相環(huán)芯片為CD4046,使用中無需解調(diào)信號輸出。比較器PC2用于比較兩輸入波形前沿或后沿相位的上跳或下跳（本電路采用上跳邊沿觸發(fā)方式）。如圖2所示，該電路主要由輸入信號、隔直電容、平移、整形、鎖相環(huán)組成。首先取鍵相位信號CIR作為測頻輸入，通過10心F電容濾去太高的直流電壓，送入MAX903比較放大器調(diào)節(jié)平移，輸出的脈沖由7

5、4HCT14進(jìn)一步整形后作為鎖相環(huán)的輸入信號；由鎖相環(huán)電路實(shí)現(xiàn)倍頻。為了實(shí)現(xiàn)FFT分析，在一個(gè)周期內(nèi)采集2n個(gè)數(shù)據(jù)，本設(shè)計(jì)中n取為6,也即是在一個(gè)周期內(nèi)采集64個(gè)數(shù)據(jù)。分頻器的輸出信號CLK_64由CPLD產(chǎn)生。鎖相環(huán)的輸出信號CLK64實(shí)現(xiàn)A/D的采樣控制。本電路可以保證在有鍵相位的情況下，信號采集的第一起點(diǎn)在以鍵相位為基準(zhǔn)，旋車專3600/64點(diǎn)的位置上（因系統(tǒng)每周期采樣64點(diǎn)）。1.3軟件實(shí)現(xiàn)圖3是本系統(tǒng)通過CPLD實(shí)現(xiàn)整周期采樣的波形仿真圖。實(shí)驗(yàn)中A/D選用MAX1292FIF0選用IDT7202o根據(jù)MAX1292的采樣時(shí)序和FIFO的寫時(shí)序，在CPLD中采用MOORE限狀態(tài)機(jī)來實(shí)現(xiàn)

6、對時(shí)序的控制。RE-SET為系統(tǒng)的復(fù)位信號，CLK64為轉(zhuǎn)速信號的64倍頻；GLOBAL_CLK為CPLD的時(shí)鐘彳t號；FF為FIFO的滿標(biāo)志位；AD_DATA寫入A/D中的控制字節(jié)；ADINT、AD_WRAD_RDAD_HBENAD_CS為A/D的相關(guān)控制信號：AD_STAR偽啟動A/D采集信號，由MCUt出。AD_CHANNELA/D的通道選擇控制字，硬件電路上用兩位開關(guān)來實(shí)現(xiàn)單通道、雙通道及四通道的采集。圖中為四通道采集。EF、HF、FIFOINT為FIF0單元控制模塊。CLK64、CLK1000為分頻器模塊，用來實(shí)現(xiàn)整周期采樣和自適應(yīng)抗混疊濾波。實(shí)現(xiàn)A/D整周期采樣的過程描述如下：首先

7、，CPLKE接U到CLK64信號的上升沿后，開始進(jìn)行轉(zhuǎn)換。MAX1292按照時(shí)序依次將四個(gè)通道的模擬量轉(zhuǎn)換為數(shù)字量。其中，在每個(gè)通道的數(shù)據(jù)轉(zhuǎn)換過程中，都要判斷ADINT信號是否為低，若為低則表示轉(zhuǎn)換完成，可以進(jìn)行讀操作。此時(shí)，再去判斷FIFO的FF標(biāo)志，若為1則表明FIFO未滿，可以將數(shù)據(jù)寫入FIFO中。當(dāng)四個(gè)通道都完成如上操作后，再繼續(xù)判斷CLK64信號，循環(huán)執(zhí)行，完成在一個(gè)轉(zhuǎn)速信號周期內(nèi)對各路信號采集64次。本裝置中，被測的最大轉(zhuǎn)速信號為1kHz,GLOBAL_CLK勺信號頻率為7MHz,最后，由FIFO的HF標(biāo)志產(chǎn)生中斷信號通知DSP將轉(zhuǎn)換的數(shù)據(jù)讀入RAM中，以便進(jìn)行FFT和數(shù)字濾波。2

8、抗混疊濾波器的實(shí)現(xiàn)旋轉(zhuǎn)機(jī)械在起停機(jī)時(shí)轉(zhuǎn)速是變化的，為了保證輸入信號的精確、抗混疊，消除不必要的高、低頻信號的干擾，只跟蹤變化的有效信號中心頻率的10倍頻程，將其他多余的信號濾掉，故設(shè)計(jì)了跟蹤濾波電路。該電路主要由輸入信號、隔直電容、平移、整形、測頻電路、倍頻電路、開關(guān)電容、濾波組成，其中主要信號輸入元件是74HC7046鎖相環(huán)和MAX291八階抗混疊濾波器及由CPLD所實(shí)現(xiàn)的分頻電路。其中，74HC7046取彳CD4046是因?yàn)榍罢呖梢枣i定更高的頻率。由于設(shè)計(jì)中是采用編程的方法來實(shí)現(xiàn)分頻的，因此大大節(jié)省了硬件分頻所需要的硬件，簡化了電路。圖4是跟蹤濾波電路的框圖。74HC7046輸出的倍頻信號1000clk接至MAX291的CLK管腳。因?yàn)镸AX291的截止頻率是隨著輸入時(shí)鐘的變化而變化的，且fclk:fc=100：1,因此它的抗混疊濾波的截止頻率就是10倍的信號輸入頻率，也即10clk,而且可以隨著輸入頻率的變化而變化，從而起到了跟蹤濾波的功能。3結(jié)論本文采用鎖相環(huán)技術(shù)和CPLW術(shù)實(shí)現(xiàn)了整周期采樣控制和跟蹤濾波，實(shí)現(xiàn)了對旋轉(zhuǎn)機(jī)械起停機(jī)時(shí)轉(zhuǎn)速不定時(shí)保持采樣點(diǎn)數(shù)不變及抗混疊濾波的難題。本設(shè)計(jì)成功應(yīng)用在便攜式振動信號數(shù)據(jù)采集與處理系統(tǒng)中，工作良好。參考文獻(xiàn)1黃文虎，等.設(shè)備故障診