1、信息與電氣工程學(xué)院第四章第四章 組合邏輯電路組合邏輯電路4.1組合邏輯電路的分析組合邏輯電路的分析4.2組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)4.3組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)4.4常用組合邏輯集成電路常用組合邏輯集成電路4.5組合可編程電路組合可編程電路4.6用用Verilog HDL描述組合邏輯電路描述組合邏輯電路信息與電氣工程學(xué)院教學(xué)基本要求教學(xué)基本要求1.熟練掌握組合邏輯電路的分析方法和設(shè)計(jì)方法熟練掌握組合邏輯電路的分析方法和設(shè)計(jì)方法2.掌握編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器和掌握編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器和加法器的邏輯功能及其應(yīng)用；加法器的邏輯功

2、能及其應(yīng)用；3.學(xué)會(huì)閱讀學(xué)會(huì)閱讀MSI器件的功能表，并能根據(jù)設(shè)計(jì)要求完成器件的功能表，并能根據(jù)設(shè)計(jì)要求完成電路的正確連接。電路的正確連接。 4.掌握可編程邏輯器件的表示方法掌握可編程邏輯器件的表示方法,會(huì)用會(huì)用PLD實(shí)現(xiàn)實(shí)現(xiàn)組合邏輯電路組合邏輯電路第四章第四章 組合邏輯電路組合邏輯電路信息與電氣工程學(xué)院組合邏輯電路的一般框圖組合邏輯電路的一般框圖Li = f (A1, A2 , , An ) (i=1, 2, , m)工作特征工作特征: :組合邏輯電路工作特點(diǎn)組合邏輯電路工作特點(diǎn): :在任何時(shí)刻，電路的輸出狀態(tài)只取在任何時(shí)刻，電路的輸出狀態(tài)只取決于同一時(shí)刻的輸入狀態(tài)而與電路原來(lái)的狀態(tài)無(wú)關(guān)。決于

3、同一時(shí)刻的輸入狀態(tài)而與電路原來(lái)的狀態(tài)無(wú)關(guān)。 關(guān)于組合邏輯電路關(guān)于組合邏輯電路結(jié)構(gòu)特征結(jié)構(gòu)特征:1、輸出、輸入之間沒有反饋延遲通路，、輸出、輸入之間沒有反饋延遲通路，2、不含記憶單元、不含記憶單元 =1 L1 B C A Z =L2 A1 A2 An L1 L2 Lm 組組合合邏邏輯輯電電 信息與電氣工程學(xué)院二二. 組合邏輯電路的分析步驟：組合邏輯電路的分析步驟： 4.1 組合邏輯電路分析組合邏輯電路分析1、 由邏輯圖寫出各輸出端的邏輯表達(dá)式；由邏輯圖寫出各輸出端的邏輯表達(dá)式；2、 化簡(jiǎn)和變換邏輯表達(dá)式；化簡(jiǎn)和變換邏輯表達(dá)式；3、 列出真值表；列出真值表；4、 根據(jù)真值表或邏輯表達(dá)式，經(jīng)分析最后

4、確定其功能。根據(jù)真值表或邏輯表達(dá)式，經(jīng)分析最后確定其功能。根據(jù)已知邏輯電路，經(jīng)分析確定電路的的邏輯功能。根據(jù)已知邏輯電路，經(jīng)分析確定電路的的邏輯功能。一一. 組合邏輯電路分析組合邏輯電路分析信息與電氣工程學(xué)院 三、組合邏輯電路的分析舉例三、組合邏輯電路的分析舉例 例例1 分析如圖所示邏輯電路的功能。分析如圖所示邏輯電路的功能。 = 1 = 1 L B C A Z LZC1.根據(jù)邏輯圖寫出輸出函數(shù)的邏輯表達(dá)式根據(jù)邏輯圖寫出輸出函數(shù)的邏輯表達(dá)式2. 列寫真值表。列寫真值表。 )(CBAL 10010110111011101001110010100000CBABAZ 001111003. 確定邏輯功

5、能：確定邏輯功能： 解：解：()ABCABC輸入變量的取值中有奇數(shù)輸入變量的取值中有奇數(shù)個(gè)個(gè)1時(shí)，時(shí)，L為為1，否則，否則L為為0,電路具有為奇校驗(yàn)功能。電路具有為奇校驗(yàn)功能。如要實(shí)現(xiàn)偶校驗(yàn)，電路應(yīng)做何改變？如要實(shí)現(xiàn)偶校驗(yàn)，電路應(yīng)做何改變？信息與電氣工程學(xué)院 B A 1 C Y X Z 1 1 & & & & & & 例例2 試分析下圖所示組合邏輯電路的邏輯功能。試分析下圖所示組合邏輯電路的邏輯功能。解：解：1 1、根據(jù)邏輯電路寫出各輸出端的邏輯表達(dá)式，并進(jìn)行化、根據(jù)邏輯電路寫出各輸出端的邏輯表達(dá)式，并進(jìn)行化簡(jiǎn)和變換。簡(jiǎn)和變換。X = ABABAY CACAZ 信息與電氣工程學(xué)院2 2、列寫真

6、值表、列寫真值表BABA CACA X = A真值表真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010BABAY CACAZ 信息與電氣工程學(xué)院這個(gè)電路邏輯功能是對(duì)輸入這個(gè)電路邏輯功能是對(duì)輸入的二進(jìn)制碼求反碼。最高位為的二進(jìn)制碼求反碼。最高位為符號(hào)位，符號(hào)位，0表示正數(shù)，表示正數(shù)，1表示負(fù)表示負(fù)數(shù)，正數(shù)的反碼與原碼相同；數(shù)，正數(shù)的反碼與原碼相同；負(fù)數(shù)的數(shù)值部分是在原碼的基負(fù)數(shù)的數(shù)值部分是在原碼的基礎(chǔ)上逐位求反。礎(chǔ)上逐位求反。3、確定電路邏輯功能、確定電路邏輯功能真值表真值

7、表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010信息與電氣工程學(xué)院1 1、邏輯抽象：根據(jù)實(shí)際邏輯問題的因果關(guān)系確定輸入、邏輯抽象：根據(jù)實(shí)際邏輯問題的因果關(guān)系確定輸入、輸出變量，并定義邏輯狀態(tài)的含義；輸出變量，并定義邏輯狀態(tài)的含義；2、根據(jù)邏輯描述列出真值表；根據(jù)邏輯描述列出真值表；3、由真值表寫出邏輯表達(dá)式由真值表寫出邏輯表達(dá)式; ;5、 畫出邏輯圖。畫出邏輯圖。4、根據(jù)器件的類型根據(jù)器件的類型, ,簡(jiǎn)化和變換邏輯表達(dá)式簡(jiǎn)化和變換邏輯表達(dá)式二、組合邏輯電路的設(shè)計(jì)步驟二、組合

8、邏輯電路的設(shè)計(jì)步驟 一、組合邏輯電路的設(shè)計(jì)：根據(jù)實(shí)際邏輯問題，求出所要求邏輯一、組合邏輯電路的設(shè)計(jì)：根據(jù)實(shí)際邏輯問題，求出所要求邏輯功能的最簡(jiǎn)單邏輯電路。功能的最簡(jiǎn)單邏輯電路。4.2 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)信息與電氣工程學(xué)院例例1 1 某火車站有特快、直快和慢車三種類型的客運(yùn)列車進(jìn)出，某火車站有特快、直快和慢車三種類型的客運(yùn)列車進(jìn)出，試用兩輸入與非門和反相器設(shè)計(jì)一個(gè)指示列車等待進(jìn)站的邏試用兩輸入與非門和反相器設(shè)計(jì)一個(gè)指示列車等待進(jìn)站的邏輯電路，輯電路，3 3個(gè)指示燈一、二、三號(hào)分別對(duì)應(yīng)特快、直快和慢車。個(gè)指示燈一、二、三號(hào)分別對(duì)應(yīng)特快、直快和慢車。列車的優(yōu)先級(jí)別依次為特快、直快和

9、慢車，要求當(dāng)特快列車列車的優(yōu)先級(jí)別依次為特快、直快和慢車，要求當(dāng)特快列車請(qǐng)求進(jìn)站時(shí)，無(wú)論其它兩種列車是否請(qǐng)求進(jìn)站，一號(hào)燈亮。請(qǐng)求進(jìn)站時(shí)，無(wú)論其它兩種列車是否請(qǐng)求進(jìn)站，一號(hào)燈亮。當(dāng)特快沒有請(qǐng)求，直快請(qǐng)求進(jìn)站時(shí)，無(wú)論慢車是否請(qǐng)求，二當(dāng)特快沒有請(qǐng)求，直快請(qǐng)求進(jìn)站時(shí)，無(wú)論慢車是否請(qǐng)求，二號(hào)燈亮。當(dāng)特快和直快均沒有請(qǐng)求，號(hào)燈亮。當(dāng)特快和直快均沒有請(qǐng)求，而慢車有請(qǐng)求時(shí)，三號(hào)燈亮。而慢車有請(qǐng)求時(shí)，三號(hào)燈亮。信息與電氣工程學(xué)院解：解：1、 邏輯抽象邏輯抽象輸入信號(hào)輸入信號(hào): I0、I1、I2分別為特快、直快和慢車的進(jìn)站請(qǐng)求信號(hào)分別為特快、直快和慢車的進(jìn)站請(qǐng)求信號(hào)且有進(jìn)站請(qǐng)求時(shí)為且有進(jìn)站請(qǐng)求時(shí)為1，沒有請(qǐng)求時(shí)為

10、，沒有請(qǐng)求時(shí)為0。輸出信號(hào)輸出信號(hào): L0、L1、L2分別為分別為3個(gè)指示燈的狀態(tài)，個(gè)指示燈的狀態(tài)，且燈亮為且燈亮為1，燈滅為，燈滅為0。輸輸 入入輸輸 出出I0I1I2L0L1L2000000110001010001001根據(jù)題意列出真值表根據(jù)題意列出真值表(2) 寫出各輸出邏輯表達(dá)式。寫出各輸出邏輯表達(dá)式。101IIL 2102IIIL L0 = I0信息與電氣工程學(xué)院輸輸 入入輸輸 出出I0I1I2L0L1L2000000110001010001001真值表真值表2、 根據(jù)真值表寫出各輸出邏輯表達(dá)式。根據(jù)真值表寫出各輸出邏輯表達(dá)式。101IIL 2102IIIL L0 = I000IL

11、101IIL 2102IIIL 3、 根據(jù)要求將上式變換為與非形式根據(jù)要求將上式變換為與非形式信息與電氣工程學(xué)院 I0 L0 L1 I1 I2 L2 & 1 1 1 & & 1 1 4、 根據(jù)輸出邏輯表達(dá)式畫出邏輯圖。根據(jù)輸出邏輯表達(dá)式畫出邏輯圖。00IL 101IIL 2102IIIL 信息與電氣工程學(xué)院例例2 試設(shè)計(jì)一個(gè)碼轉(zhuǎn)換電路，將試設(shè)計(jì)一個(gè)碼轉(zhuǎn)換電路，將4位格雷碼轉(zhuǎn)換為自然二進(jìn)位格雷碼轉(zhuǎn)換為自然二進(jìn)制碼?？梢圆捎萌魏芜壿嬮T電路來(lái)實(shí)現(xiàn)。制碼?？梢圆捎萌魏芜壿嬮T電路來(lái)實(shí)現(xiàn)。解：解：(1) 明確邏輯功能，列出真值表。明確邏輯功能，列出真值表。設(shè)輸入變量為設(shè)輸入變量為G3、G2、G1、G0為格

12、雷碼，為格雷碼，當(dāng)輸入格雷碼按照從當(dāng)輸入格雷碼按照從0到到15遞增排序時(shí)，遞增排序時(shí)，可列出邏輯電路真值表可列出邏輯電路真值表輸出變量輸出變量B3、B2、B1和和B0為為自然二進(jìn)制碼。自然二進(jìn)制碼。信息與電氣工程學(xué)院0 1 1 10 1 0 00 1 1 00 1 0 10 1 0 10 1 1 10 1 0 00 1 1 00 0 1 10 0 1 00 0 1 00 0 1 10 0 0 10 0 0 10 0 0 00 0 0 0B3 B2 B1 B0G3 G2 G1 G0輸 出輸 入1 1 1 11 0 0 01 1 1 01 0 0 11 1 0 11 0 1 11 1 0 01 0

13、 1 01 0 1 11 1 1 01 0 1 01 1 1 11 0 0 11 1 0 11 0 0 01 1 0 0B3 B2 B1 B0G3 G2 G1 G0輸 出輸 入邏輯電路真值表邏輯電路真值表信息與電氣工程學(xué)院 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B3 G0 G2 G3 G1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B2 G0 G2 G3 G1 (2) 畫出各輸出函數(shù)的卡諾圖，并化簡(jiǎn)和變換。畫出各輸出函數(shù)的卡諾圖，并化簡(jiǎn)和變換。33GB 2B 2G3G2G3G信息與電氣工程學(xué)院 2G3G1B 1G 2G3G1G2G3G1G 2G3

14、G1G(2G3G) ) 2G3G1G 2G3G) ) 2G3G1G 3G2G 1G0B 3G2G 1G 0G 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 B1 B0 G2 G3 G1 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0 B0 G0 G2 G3 G1 信息與電氣工程學(xué)院(3) 根據(jù)邏輯表達(dá)式，畫出邏輯圖根據(jù)邏輯表達(dá)式，畫出邏輯圖 =1 B0 B1 B2 B3 G0 G1 G2 G3 =1 =1 信息與電氣工程學(xué)院4.3 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)4.3.1 產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)的原產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)的原因因4.3.2 消去競(jìng)爭(zhēng)冒險(xiǎn)的方法

15、消去競(jìng)爭(zhēng)冒險(xiǎn)的方法信息與電氣工程學(xué)院4.3.1 產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)的原因產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)的原因競(jìng)爭(zhēng)冒險(xiǎn)競(jìng)爭(zhēng)冒險(xiǎn)由于延遲時(shí)間的存在，當(dāng)一個(gè)輸入信號(hào)經(jīng)過(guò)多由于延遲時(shí)間的存在，當(dāng)一個(gè)輸入信號(hào)經(jīng)過(guò)多條路徑傳送后又重新會(huì)合到某個(gè)門上，由于不同路徑上門的條路徑傳送后又重新會(huì)合到某個(gè)門上，由于不同路徑上門的級(jí)數(shù)不同，導(dǎo)致到達(dá)會(huì)合點(diǎn)的時(shí)間有先有后，從而產(chǎn)生瞬間級(jí)數(shù)不同，導(dǎo)致到達(dá)會(huì)合點(diǎn)的時(shí)間有先有后，從而產(chǎn)生瞬間的錯(cuò)誤輸出。的錯(cuò)誤輸出。1.產(chǎn)生產(chǎn)生“1”冒險(xiǎn)冒險(xiǎn)3.4 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)一、產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因一、產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因例：電路如圖，已知例：電路如圖，已知輸入波形，畫輸出波輸入

16、波形，畫輸出波形。形。1AL=A AG1G2&AAL 由于由于G1門的延遲時(shí)間門的延遲時(shí)間tpd2輸出輸出端出現(xiàn)了一個(gè)正向窄脈沖。端出現(xiàn)了一個(gè)正向窄脈沖。信息與電氣工程學(xué)院2.產(chǎn)生產(chǎn)生“0”冒險(xiǎn)冒險(xiǎn)1AL=A+AG1G21可采用代數(shù)法來(lái)判斷一個(gè)組合可采用代數(shù)法來(lái)判斷一個(gè)組合電路是否存在冒險(xiǎn)，寫出的邏電路是否存在冒險(xiǎn)，寫出的邏輯函數(shù)并變換成輯函數(shù)并變換成:二、冒險(xiǎn)現(xiàn)象的識(shí)別二、冒險(xiǎn)現(xiàn)象的識(shí)別AAL 則存在則存在1冒險(xiǎn)冒險(xiǎn)AAL 則存在則存在0冒險(xiǎn)冒險(xiǎn)三三.危害：破壞邏輯關(guān)系，電路工作不可靠。危害：破壞邏輯關(guān)系，電路工作不可靠。信息與電氣工程學(xué)院4.3.2 消去競(jìng)爭(zhēng)冒險(xiǎn)的方法消去競(jìng)爭(zhēng)冒險(xiǎn)的方法1.

17、 1. 發(fā)現(xiàn)并消除互補(bǔ)變量發(fā)現(xiàn)并消除互補(bǔ)變量 A B C 1 & L B = C = 0時(shí)時(shí)為消掉為消掉AA，變換邏輯函數(shù)式為，變換邏輯函數(shù)式為 )(CABAL 可能出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)。可能出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)。AAF BCBAACF 信息與電氣工程學(xué)院2. 增加乘積項(xiàng)增加乘積項(xiàng), ,避免互補(bǔ)項(xiàng)相加避免互補(bǔ)項(xiàng)相加 A AC CB C B 1 & & 1 L ， 當(dāng)當(dāng)A=B=1時(shí)，根據(jù)邏輯表達(dá)式有時(shí)，根據(jù)邏輯表達(dá)式有CBACL當(dāng)當(dāng)A=B=1時(shí)時(shí)CBACL1 CCLCBACL ABCCLAB 0 1 A 0 0 0 1 0 1 1 1 L B C 00 01 11 10 信息與電氣工程學(xué)院3. 輸出端并聯(lián)電容器

18、輸出端并聯(lián)電容器 如果邏輯電路在較慢速度下工作，為了消去競(jìng)爭(zhēng)冒險(xiǎn)，如果邏輯電路在較慢速度下工作，為了消去競(jìng)爭(zhēng)冒險(xiǎn)，可以在輸出端并聯(lián)一電容器，致使輸出波形上升沿和下降可以在輸出端并聯(lián)一電容器，致使輸出波形上升沿和下降沿變化比較緩慢，可對(duì)于很窄的負(fù)跳變脈沖起到平波的作沿變化比較緩慢，可對(duì)于很窄的負(fù)跳變脈沖起到平波的作用。用。420pF 信息與電氣工程學(xué)院4.4 若干典型的組合邏輯集成電路若干典型的組合邏輯集成電路4.4.1 編碼器編碼器4.4.2 譯碼器譯碼器/數(shù)據(jù)分配器數(shù)據(jù)分配器4.4.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器4.4.4 數(shù)值比較器數(shù)值比較器4.4.5 算術(shù)運(yùn)算電路算術(shù)運(yùn)算電路信息與電氣工程學(xué)院

19、1) 編碼器編碼器 (Encoder)的概念與分類的概念與分類編碼：賦予二進(jìn)制代碼特定含義的過(guò)程稱為編碼。編碼：賦予二進(jìn)制代碼特定含義的過(guò)程稱為編碼。如：如：8421BCD碼中，用碼中，用1000表示數(shù)字表示數(shù)字8如：如：ASCII碼中，用碼中，用1000001表示字母表示字母A等等編碼器：具有編碼功能的邏輯電路。編碼器：具有編碼功能的邏輯電路。4.4.1 編碼器編碼器信息與電氣工程學(xué)院能將每一個(gè)編碼輸入信號(hào)變換為不同的二進(jìn)制的代碼輸出。能將每一個(gè)編碼輸入信號(hào)變換為不同的二進(jìn)制的代碼輸出。 如如8線線-3線編碼器：將線編碼器：將8個(gè)輸入的信號(hào)分別編成個(gè)輸入的信號(hào)分別編成 8個(gè)個(gè)3位二進(jìn)位二進(jìn)制

20、數(shù)碼制數(shù)碼輸出。輸出。如如BCD編碼器：將編碼器：將10個(gè)編碼輸入信號(hào)分別編成個(gè)編碼輸入信號(hào)分別編成10個(gè)個(gè)4位碼位碼輸出。輸出。編碼器的邏輯功能編碼器的邏輯功能：1) 編碼器編碼器 (Encoder)的概念與分類的概念與分類信息與電氣工程學(xué)院編碼器的分類：普通編碼器和優(yōu)先編碼器。編碼器的分類：普通編碼器和優(yōu)先編碼器。普通編碼器：普通編碼器：任何時(shí)候只允許輸入一個(gè)有效編碼信號(hào)，否則任何時(shí)候只允許輸入一個(gè)有效編碼信號(hào)，否則輸出就會(huì)發(fā)生混亂。輸出就會(huì)發(fā)生混亂。優(yōu)先編碼器：優(yōu)先編碼器：允許同時(shí)輸入兩個(gè)以上的有效編碼信號(hào)。當(dāng)同允許同時(shí)輸入兩個(gè)以上的有效編碼信號(hào)。當(dāng)同時(shí)輸入幾個(gè)有效編碼信號(hào)時(shí)，優(yōu)先編碼器

21、能按預(yù)先設(shè)定的優(yōu)時(shí)輸入幾個(gè)有效編碼信號(hào)時(shí)，優(yōu)先編碼器能按預(yù)先設(shè)定的優(yōu)先級(jí)別，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。先級(jí)別，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。1) 編碼器編碼器 (Encoder)的概念與分類的概念與分類信息與電氣工程學(xué)院二進(jìn)制編碼器的結(jié)構(gòu)框圖二進(jìn)制編碼器的結(jié)構(gòu)框圖普通二進(jìn)制編碼器普通二進(jìn)制編碼器1、編碼器的工作原理、編碼器的工作原理 I0 I1 Yn-1 Y0 Y1 1n2 - -I二進(jìn)制二進(jìn)制 編碼器編碼器 2n個(gè)個(gè) 輸入輸入 n位二進(jìn)位二進(jìn)制碼輸出制碼輸出 信息與電氣工程學(xué)院(1) 4線線2線普通二進(jìn)制編碼器線普通二進(jìn)制編碼器 (設(shè)計(jì)設(shè)計(jì))1000010000100001Y0Y

22、1I3I2I1I0 （2）邏輯功能表）邏輯功能表編碼器的輸入為高電平有效。編碼器的輸入為高電平有效。 Y1 Y0 I0 I1 I2 I3 （a）邏輯框圖）邏輯框圖4輸輸入入二進(jìn)制碼輸二進(jìn)制碼輸出出110110001、編碼器的工作原理、編碼器的工作原理321032100321032101IIIIIIIIYIIIIIIIIY 信息與電氣工程學(xué)院321032100321032101IIIIIIIIYIIIIIIIIY I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 信息與電氣工程學(xué)院當(dāng)所有的輸入都為當(dāng)所有的輸入都為1時(shí)，時(shí)，Y1Y0 = ？Y1Y0 = 00無(wú)法輸出有效編

23、碼。無(wú)法輸出有效編碼。結(jié)論：普通編碼器不能同時(shí)輸入兩個(gè)以上的有效編碼信號(hào)結(jié)論：普通編碼器不能同時(shí)輸入兩個(gè)以上的有效編碼信號(hào) I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 I2 = I3 = 1 , I1= I0= 0時(shí)，時(shí)，Y1Y0 = ？Y1Y0 = 00信息與電氣工程學(xué)院(2 ). 優(yōu)先編碼器優(yōu)先編碼器 優(yōu)先編碼器的提出：優(yōu)先編碼器的提出： 實(shí)際應(yīng)用中，經(jīng)常有兩實(shí)際應(yīng)用中，經(jīng)常有兩個(gè)或更多輸入編碼信號(hào)個(gè)或更多輸入編碼信號(hào)同時(shí)有效。同時(shí)有效。 必須根據(jù)輕重緩急，規(guī)定好這些外設(shè)允許操作的先后次必須根據(jù)輕重緩急，規(guī)定好這些外設(shè)允許操作的先后次 序，即優(yōu)先級(jí)別。序，即

24、優(yōu)先級(jí)別。 識(shí)別多個(gè)編碼請(qǐng)求信號(hào)的優(yōu)先級(jí)別，并進(jìn)行相應(yīng)編碼的邏識(shí)別多個(gè)編碼請(qǐng)求信號(hào)的優(yōu)先級(jí)別，并進(jìn)行相應(yīng)編碼的邏輯部件稱為優(yōu)先編碼器。輯部件稱為優(yōu)先編碼器。信息與電氣工程學(xué)院(a)優(yōu)先編碼器線優(yōu)先編碼器線(42 線優(yōu)先編碼器線優(yōu)先編碼器)（設(shè)計(jì)）（設(shè)計(jì)）（1）列出功能表）列出功能表輸輸 入入輸輸 出出I0I1I2I3Y1Y0100000100011010111高高低低（2）寫出邏輯表達(dá)式）寫出邏輯表達(dá)式（3）畫出邏輯電路（略）畫出邏輯電路（略）輸入編碼信號(hào)高電平有效，輸出為二進(jìn)制代碼輸入編碼信號(hào)高電平有效，輸出為二進(jìn)制代碼輸入編碼信號(hào)優(yōu)先級(jí)從高到低為輸入編碼信號(hào)優(yōu)先級(jí)從高到低為I0I3輸入為編

25、碼信號(hào)輸入為編碼信號(hào)I3 I0 輸出為輸出為Y1 Y03321IIIY+=33210IIIIY+=信息與電氣工程學(xué)院(b.) 鍵盤輸入鍵盤輸入8421BCD碼編碼器（分析）碼編碼器（分析） 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 代碼輸出代碼輸出 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 使能標(biāo)志使能標(biāo)志 2 3 4 5 6 7 8 9 0 1 S0

26、S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 編碼輸入編碼輸入 信息與電氣工程學(xué)院 輸輸 入入輸輸 出出S0S1S2S3S4S5S6S7S8S9ABCDGS 111111111100000 111111111010011 111111110110001 111111101101111 111111011101101 111110111101011 111101111101001 111011111100111 110111111100101 101111111100011 011111111100001 該編碼器為輸入低電

27、平有效該編碼器為輸入低電平有效鍵盤輸入鍵盤輸入8421BCD碼編碼器碼編碼器功能表功能表 信息與電氣工程學(xué)院優(yōu)先編碼器優(yōu)先編碼器CD4532的示意框圖、引腳圖的示意框圖、引腳圖2 集成電路編碼器集成電路編碼器 CD4532 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EI EO GS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 I4 I5 I6 I7 EI Y2 Y1 GND VCC EO GS I3 I2 I1 I0 Y0 信息與電氣工程學(xué)院 I2 1 1 1 1 1 1 1 1 1 1 1 & & 1 & 1 & & 1 & 1 GS

28、 1 E1 1 & I1 I7 I6 I5 I4 I3 I0 EI Y2 Y1 Y0 CD4532電路圖電路圖信息與電氣工程學(xué)院 優(yōu)先編碼器優(yōu)先編碼器CD4532功能表功能表輸 入輸 出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOLLLLLLHLLLLLLLLLLLLHHHHHHHLHLHHHLHLHLLHHLHHLHLLLHHLLHLHLLLLHLHHHLHLLLLLHLHLHLHLLLLLLHLLHHLHLLLLLLLHLLLHL為什么要設(shè)計(jì)為什么要設(shè)計(jì)GS、EO輸出信號(hào)？輸出信號(hào)？信息與電氣工程學(xué)院用二片用二片CD4532構(gòu)成構(gòu)成1616線線-4-4線優(yōu)先編碼器線優(yōu)先編碼器,

29、 ,其邏輯圖如下其邏輯圖如下圖所示，試分析其工作原理。圖所示，試分析其工作原理。 。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 00 0 0 0 0 0無(wú)編碼輸出無(wú)編碼輸出0信息與電氣工程學(xué)院。 CD4532(II

30、) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 1 1 11 0 0 0 00若無(wú)有效電平輸入若無(wú)有效電平輸入 0 1 1 1那塊芯片的優(yōu)先級(jí)高？那塊芯片的優(yōu)先級(jí)高？1若有效電平輸入若有效電平輸入信息與電氣工程學(xué)院。 CD4532(II)

31、 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 1 1 10 1 0 0 00若有效電平輸入若有效電平輸入 1 1 1 1信息與電氣工程學(xué)院譯碼器的分類：譯碼器的分類： 譯碼譯碼：譯碼是編碼的逆過(guò)程，它能將二進(jìn)制碼翻譯成代表某譯碼是編碼的逆

32、過(guò)程，它能將二進(jìn)制碼翻譯成代表某一特定含義的信號(hào)一特定含義的信號(hào).(.(即電路的某種狀態(tài)即電路的某種狀態(tài)) )1 1 譯碼器的概念與分類譯碼器的概念與分類譯碼器譯碼器：具有譯碼功能的邏輯電路稱為譯碼器具有譯碼功能的邏輯電路稱為譯碼器。唯一地址譯碼器唯一地址譯碼器代碼變換器代碼變換器將一系列代碼轉(zhuǎn)換成與之一一對(duì)應(yīng)的有效將一系列代碼轉(zhuǎn)換成與之一一對(duì)應(yīng)的有效信號(hào)。信號(hào)。 將一種代碼轉(zhuǎn)換成另一種代碼。將一種代碼轉(zhuǎn)換成另一種代碼。 二進(jìn)制譯碼器二進(jìn)制譯碼器 二二十進(jìn)制譯碼器十進(jìn)制譯碼器顯示譯碼器顯示譯碼器常見的唯一地址譯碼器：常見的唯一地址譯碼器： 4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器信息

33、與電氣工程學(xué)院 二進(jìn)制譯碼器結(jié)構(gòu)圖二進(jìn)制譯碼器結(jié)構(gòu)圖 x0 x1 xn-1 y0 y1 1- -ny EI 使能輸入使能輸入 二進(jìn)制二進(jìn)制譯碼器譯碼器 n 個(gè)輸個(gè)輸入端入端使能輸使能輸入端入端2n個(gè)輸個(gè)輸出端出端設(shè)輸入端的個(gè)數(shù)為設(shè)輸入端的個(gè)數(shù)為n，輸出端的個(gè)數(shù)為，輸出端的個(gè)數(shù)為M則有則有 M=2n信息與電氣工程學(xué)院2線線 - 4線譯碼器的邏輯電路線譯碼器的邏輯電路(分析）分析） 1 A1 1 1 A0 & & & & E 0Y 1Y 2Y 3Y 功能表功能表LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3Y2Y1Y0A0A1E輸出輸出輸輸 入入010AAEY 011AAE

34、Y 012AAEY 013AAEY 信息與電氣工程學(xué)院(a) 74HC139集成譯碼器集成譯碼器 Y0 Y1 Y2 Y3 E A0 A1 A0 A1 0Y 1Y 2Y 3Y E 1/2 74x139 (1) 二進(jìn)制譯碼器二進(jìn)制譯碼器功能表功能表LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3Y2Y1Y0A0A1E輸出輸 入2、集成電路譯碼器、集成電路譯碼器信息與電氣工程學(xué)院邏輯符號(hào)說(shuō)明邏輯符號(hào)說(shuō)明邏輯符號(hào)框外部的邏輯符號(hào)框外部的符號(hào)，表示符號(hào)，表示外部輸入或輸出信號(hào)外部輸入或輸出信號(hào)名稱，字名稱，字母上面的母上面的“”號(hào)說(shuō)明該輸入號(hào)說(shuō)明該輸入或輸出是低電平有效。符號(hào)框或輸

35、出是低電平有效。符號(hào)框內(nèi)部的輸入、輸出變量表示其內(nèi)部的輸入、輸出變量表示其內(nèi)部的邏輯關(guān)系。在推導(dǎo)表達(dá)內(nèi)部的邏輯關(guān)系。在推導(dǎo)表達(dá)式的過(guò)程中，如果低有效的輸式的過(guò)程中，如果低有效的輸入或輸出變量入或輸出變量( (如如) )上面的上面的“”號(hào)參與運(yùn)算號(hào)參與運(yùn)算( (如如E E變?yōu)樽優(yōu)镋 E ) )，則，則在畫邏輯圖或驗(yàn)證真值表時(shí)，在畫邏輯圖或驗(yàn)證真值表時(shí)，注意將其還原為低有效符號(hào)注意將其還原為低有效符號(hào)。 E1 A 11 1 &Y0Y1Y2Y3A0 Y0Y2Y1Y3EA 1A0 信息與電氣工程學(xué)院(b) 74HC138(74LS138)集成譯碼器集成譯碼器 A0 A1 A2 1E 2E E3 7Y

36、GND VCC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 引腳圖引腳圖邏輯圖邏輯圖 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (1) 二進(jìn)制譯碼器二進(jìn)制譯碼器信息與電氣工程學(xué)院 E3 A0 A1 A2 1 1 0Y 1Y 1 2Y 3Y 1 1 1 1 & & & & & & & & 1 1 1 4Y 5Y 6Y 7Y 2E 1E & & & & & & & & & 74HC138集成譯碼器集成譯碼器邏輯圖邏輯圖0120AAAY 0121AAAY 0122AA

37、AY 0123AAAY 0125AAAY 0126AAAY 0124AAAY 0127AAAY 信息與電氣工程學(xué)院74HC138集成譯碼器功能表集成譯碼器功能表2E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3輸輸 出出輸輸 入入A1A0信息與電氣工程學(xué)院 A B C E Y0 Y1 Y7 Y5 Y2 Y6 Y4 Y3

38、1 1、已知下圖所示電路的、已知下圖所示電路的輸入信號(hào)的波形試畫出譯碼器輸出的波形。輸入信號(hào)的波形試畫出譯碼器輸出的波形。譯碼器的應(yīng)用譯碼器的應(yīng)用 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 信息與電氣工程學(xué)院 74H C138 Y0 Y1 +5V Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 1/274H C139 B0 B1 B2 B3 B4 (0) Y0 Y1 Y2 Y3 E A0 A1 24L 0L 7L 8L 15L 16L

39、23L 31L 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (I) 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (II) (III) 2、譯碼器的擴(kuò)展譯碼器的擴(kuò)展用用74X139和和74X138構(gòu)成構(gòu)成5線線-32線譯碼器線譯碼器信息與電氣工程學(xué)院3 3線線88線譯碼器的線譯碼器的 含三變量函數(shù)的全部最小項(xiàng)。含三變量函數(shù)的全部最小項(xiàng)。Y Y0 0Y Y7 7基于這一點(diǎn)用該器件能夠

40、方便地實(shí)現(xiàn)三變量邏輯函數(shù)?；谶@一點(diǎn)用該器件能夠方便地實(shí)現(xiàn)三變量邏輯函數(shù)。3、用譯碼器實(shí)現(xiàn)邏輯函數(shù)。、用譯碼器實(shí)現(xiàn)邏輯函數(shù)。0120AAAY 0m 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 11mCBAY 77mCBAY 22mBCAY .當(dāng)當(dāng)E3 =1 ，E2 = E1 = 0時(shí)時(shí)信息與電氣工程學(xué)院7620mmmm 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 7620mmmm ABCAL 用一片用一片7

41、4HC138實(shí)現(xiàn)函數(shù)實(shí)現(xiàn)函數(shù)首先將函數(shù)式變換為最小項(xiàng)之和的形式首先將函數(shù)式變換為最小項(xiàng)之和的形式在譯碼器的輸出端加一個(gè)與非門，即可實(shí)現(xiàn)給定的組合在譯碼器的輸出端加一個(gè)與非門，即可實(shí)現(xiàn)給定的組合邏輯函數(shù)邏輯函數(shù). +5V A B C L & 7620YYYY ABCCABCBACBAL 信息與電氣工程學(xué)院數(shù)據(jù)分配器：相當(dāng)于多輸出的單刀多擲開關(guān)，是一種能將數(shù)據(jù)分配器：相當(dāng)于多輸出的單刀多擲開關(guān)，是一種能將從數(shù)據(jù)分時(shí)送到多個(gè)不同的通道上去的邏輯電路。從數(shù)據(jù)分時(shí)送到多個(gè)不同的通道上去的邏輯電路。數(shù)據(jù)分配器示意圖數(shù)據(jù)分配器示意圖 數(shù)數(shù)據(jù)據(jù)輸輸入入 通通道道選選擇擇信信號(hào)號(hào) Y0 Y1 Y7 用用74HC

42、138組成數(shù)據(jù)分配器組成數(shù)據(jù)分配器信息與電氣工程學(xué)院用譯碼器實(shí)現(xiàn)數(shù)據(jù)分配器用譯碼器實(shí)現(xiàn)數(shù)據(jù)分配器 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V D= E2 E1 Y0 Y0 010YCBADEEY232 當(dāng)當(dāng)ABC = 010 時(shí)，時(shí)，Y2=DCBA信息與電氣工程學(xué)院輸輸 入入輸輸 出出E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHH

43、HDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138譯碼器作為數(shù)據(jù)分配器時(shí)的功能表譯碼器作為數(shù)據(jù)分配器時(shí)的功能表 信息與電氣工程學(xué)院 集成二集成二十進(jìn)制譯碼器十進(jìn)制譯碼器 744212345678910111213141516Y1Y2Y3Y4Y5Y6Y0GNDY7Y8Y9A3A2A1A0VCC A0 A1 A2 A3 1 1 1 1 1 1 1 1 & & & & & & & & & & Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 功能：將功能：將8421BCD碼譯成為碼譯成為10個(gè)狀態(tài)輸出。個(gè)狀態(tài)輸出。 信息與電氣工程學(xué)院十進(jìn)制數(shù)BCD輸入輸 出A3

44、A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL對(duì)于對(duì)于BCD代碼以外的偽碼（代碼以外的偽碼（10101111這這6個(gè)代碼）個(gè)代碼）Y0 Y9 均均為高電平。為高電平。 （2） 集成二集成二十進(jìn)制譯碼器十進(jìn)制譯碼器7442功能表功能表信息與電氣工程學(xué)院顯示譯碼器顯示譯碼器 脈脈沖沖信信號(hào)號(hào) 計(jì)計(jì)

45、數(shù)數(shù)器器 譯譯碼碼器器 驅(qū)驅(qū)動(dòng)動(dòng)器器 顯顯示示器器 KHz 信息與電氣工程學(xué)院數(shù)字顯示譯碼器數(shù)字顯示譯碼器按顯示方式分按顯示方式分字型重疊式字型重疊式它是將不同字符的電極重疊起來(lái)，要顯示某字符，只須使相應(yīng)它是將不同字符的電極重疊起來(lái)，要顯示某字符，只須使相應(yīng)的電極發(fā)的電極發(fā) 亮即可，如輝光放電管、邊光顯示管等。亮即可，如輝光放電管、邊光顯示管等。點(diǎn)陣式點(diǎn)陣式它由一些按一定規(guī)律排列的可發(fā)光的點(diǎn)陣所組成，利用光它由一些按一定規(guī)律排列的可發(fā)光的點(diǎn)陣所組成，利用光點(diǎn)的不同組合便可顯示不同的數(shù)碼，如場(chǎng)致發(fā)光記分牌。點(diǎn)的不同組合便可顯示不同的數(shù)碼，如場(chǎng)致發(fā)光記分牌。 分段式分段式數(shù)碼是由分布在同一平面上若

46、干段發(fā)光的筆劃組成，如熒光數(shù)碼是由分布在同一平面上若干段發(fā)光的筆劃組成，如熒光數(shù)碼管等。數(shù)碼管等。在學(xué)習(xí)數(shù)字顯示譯碼器之前，首先認(rèn)識(shí)數(shù)字顯示器。在學(xué)習(xí)數(shù)字顯示譯碼器之前，首先認(rèn)識(shí)數(shù)字顯示器。信息與電氣工程學(xué)院數(shù)字顯示譯碼器數(shù)字顯示譯碼器發(fā)光物質(zhì)分發(fā)光物質(zhì)分半導(dǎo)體顯示器半導(dǎo)體顯示器發(fā)光二極管發(fā)光二極管(LED)熒光顯示器熒光顯示器 如熒光數(shù)碼管、場(chǎng)致發(fā)光數(shù)字板等如熒光數(shù)碼管、場(chǎng)致發(fā)光數(shù)字板等 液晶顯示器液晶顯示器LCD顯示器顯示器氣體放電管顯示器氣體放電管顯示器如輝光數(shù)碼管、等離子體顯示板等。如輝光數(shù)碼管、等離子體顯示板等。 信息與電氣工程學(xué)院1. 七段顯示譯碼器七段顯示譯碼器（1 1）最常用的

47、顯示器有：半導(dǎo)體發(fā)光二極管和液晶顯示器。）最常用的顯示器有：半導(dǎo)體發(fā)光二極管和液晶顯示器。 a b c d e f g 共陽(yáng)極顯示器共陽(yáng)極顯示器 a b c d e f g 共陰極顯示器共陰極顯示器abcdfge顯示器分段布局圖顯示器分段布局圖信息與電氣工程學(xué)院常用的集成七段顯示譯碼器常用的集成七段顯示譯碼器 -CMOS七段顯示譯碼器七段顯示譯碼器74HC4511 a b c d e f g D0 74HC4511 D3 D2 D1 LT BL LE 信息與電氣工程學(xué)院LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6H

48、HLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形字形輸輸 出出輸輸 入入十進(jìn)十進(jìn)制或功制或功能能D3D2D1D0BLLECMOS七段顯示譯碼器七段顯示譯碼器74HC4511功能表功能表信息與電氣工程學(xué)院*HHH鎖鎖 存存熄滅熄滅LLLLLLLHL滅滅 燈燈HHHHHHHL燈測(cè)試燈測(cè)試熄滅熄滅LLLLLLLHHHHHHL15熄滅熄滅LLLLLLLLHHHHHL14熄滅熄滅LLLLLLLHLHHHHL13熄滅熄滅LLLLLLLLLHHHHL12熄滅熄滅

49、LLLLLLLHHLHHHL11熄滅熄滅 LLLLLLLLHLHHHL10LTgfedcba字形字形輸輸 出出輸輸 入入十進(jìn)制十進(jìn)制或功能或功能BLLED3D2D1D0CMOS七段顯示譯碼器七段顯示譯碼器74HC4511功能表功能表(續(xù)續(xù))信息與電氣工程學(xué)院例例 由由74HC4511構(gòu)成構(gòu)成24小時(shí)及分鐘的譯碼電路如圖所示，小時(shí)及分鐘的譯碼電路如圖所示，試分析小時(shí)高位是否具有零熄滅功能。試分析小時(shí)高位是否具有零熄滅功能。 H7 H6 H5 H4 0 (0) 45114 顯顯示示器器4 1 (0) (I) (II) (III) ag ag ag ag LT LE BL (III) D3 D2 D

50、1 D0 LT LE BL (I) LT LE BL (II) LT LE BL 1 H3 H2 H1 H0 M7 M6 M5 M4 M3 M2 M1 M0 D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0 信息與電氣工程學(xué)院4.3.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器1 1、數(shù)據(jù)選擇器的定義與功能、數(shù)據(jù)選擇器的定義與功能 數(shù)據(jù)選擇的功能：在通道選數(shù)據(jù)選擇的功能：在通道選擇信號(hào)的作用下，將多個(gè)通擇信號(hào)的作用下，將多個(gè)通道的數(shù)據(jù)分時(shí)傳送到公共的道的數(shù)據(jù)分時(shí)傳送到公共的數(shù)據(jù)通道上去的。數(shù)據(jù)通道上去的。數(shù)據(jù)選擇器：能實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路。它的作用數(shù)據(jù)選擇器：能實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電

51、路。它的作用相當(dāng)于多個(gè)輸入的單刀多擲開關(guān)，相當(dāng)于多個(gè)輸入的單刀多擲開關(guān)，又稱又稱“多路開關(guān)多路開關(guān)” ” 。 通通道道選選擇擇數(shù)數(shù)據(jù)據(jù)輸輸出出 I0 I1 12- -nI 信息與電氣工程學(xué)院 S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 & 1 Y 4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器2 2 位地址位地址碼輸入端碼輸入端使能信號(hào)輸使能信號(hào)輸入端，低電入端，低電平有效平有效1 1路數(shù)據(jù)輸路數(shù)據(jù)輸出端出端（1 1）邏輯電路）邏輯電路數(shù)數(shù)據(jù)據(jù)輸輸入入端端信息與電氣工程學(xué)院（2）工作原理及邏輯功能）工作原理及邏輯功能0 0I I3 30 11 01 1=1=1=0=0 S1 S0 E 1 1 1

52、 I 0 I 1 I 2 I 3 & 1 Y 301201101001ISSISSISSISSY 33221100mImImImIY 功能表功能表01YS0S1E地址使能輸出輸 入000I0001I1010I2011I3信息與電氣工程學(xué)院74LS151功能框功能框圖圖D7YYE7474HC151151D6D5D4D3D2D1D0S2S1S02、集成電路數(shù)據(jù)選擇器、集成電路數(shù)據(jù)選擇器8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74HC151信息與電氣工程學(xué)院2 2、集成電路數(shù)據(jù)選擇器、集成電路數(shù)據(jù)選擇器 E D0 D1 D2 D3 D4 D5 D6 D7 S0 S1 S2 Y Y 1 1 1 1 1 1 1 &

53、 & & & & & & & & & 2 2個(gè)互補(bǔ)個(gè)互補(bǔ)輸出端輸出端8 8 路數(shù)據(jù)路數(shù)據(jù)輸入端輸入端1 1個(gè)使能個(gè)使能輸入端輸入端3 3 個(gè)地址個(gè)地址輸入端輸入端74LS151的邏輯圖的邏輯圖信息與電氣工程學(xué)院輸 入輸 出使 能選 擇YYES2S1S0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD73、74LS151的功能表的功能表0D1D2D3D4D5D6D7D70126012501240123012201210120012DSSSDSSSDSSSDSSSDSSSDSSSDSSSDSSSY iiimDY 70當(dāng)當(dāng)E=1時(shí)，時(shí)，Y=0

54、 。 當(dāng)當(dāng)E=0時(shí)時(shí)信息與電氣工程學(xué)院數(shù)據(jù)選擇器組成邏輯函數(shù)產(chǎn)生器數(shù)據(jù)選擇器組成邏輯函數(shù)產(chǎn)生器控制控制Di ，就可得到不同的邏輯函數(shù)。就可得到不同的邏輯函數(shù)。5 5、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器74LS151的的應(yīng)用應(yīng)用當(dāng)當(dāng)D0 =D3=D5 = D7=0D1 =D2=D4= D6=1 時(shí)：時(shí)：當(dāng)當(dāng)D0 =D3=D5 = D7=1D1 =D2=D4= D6=0 時(shí)：時(shí)：D7YYE74LS15174LS151D6D5D4D3D2D1D0S2S1S0iiimDY 706421mmmmY 7530mmmmY 當(dāng)當(dāng)E=0時(shí)時(shí)：信息與電氣工程學(xué)院比較比較Y與與L，當(dāng)，當(dāng) D3=D5=D6=D7= 1 D0=D

55、1=D2=D4=0時(shí)時(shí)，0D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ1Y=L例例1 試用試用8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)產(chǎn)生邏輯函數(shù) XYZYXYZXL ZXYXYZYXYZXXYZYXYZXL Z)Z(Z0 E2SX 1SY 0SZ 7766554433221100DmDmDmDmDmDmDmDmY 7653mmmmL 解解:信息與電氣工程學(xué)院利用利用8 8選選1 1數(shù)據(jù)選擇器組成函數(shù)產(chǎn)生器的一般步驟數(shù)據(jù)選擇器組成函數(shù)產(chǎn)生器的一般步驟a a、將函數(shù)變換成最小項(xiàng)表達(dá)式、將函數(shù)變換成最小項(xiàng)表達(dá)式b b、將使器件處于使能狀態(tài)、將使器件處于使能狀

56、態(tài)c c、地址、地址信號(hào)信號(hào)S2、 S1 、 S0 作為函數(shù)的輸入變量作為函數(shù)的輸入變量d d、處理數(shù)據(jù)輸入、處理數(shù)據(jù)輸入D0D7信號(hào)電平。邏輯表達(dá)式中有信號(hào)電平。邏輯表達(dá)式中有mi ,則相應(yīng)則相應(yīng)Di =1，其他的數(shù)據(jù)輸入端均為，其他的數(shù)據(jù)輸入端均為0?？偨Y(jié)總結(jié): :信息與電氣工程學(xué)院用兩片用兩片74151組成二位八選一的數(shù)據(jù)選擇器組成二位八選一的數(shù)據(jù)選擇器 數(shù)據(jù)選擇器的擴(kuò)展位的擴(kuò)展數(shù)據(jù)選擇器的擴(kuò)展位的擴(kuò)展 S2 S1 S0 D00 D01 D02 D03 D04 D05 D06 D07 Y Y0 Y1 74HC151 0Y 1Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2

57、S1 E Y E D10 D11 D12 D13 D14 D15 D16 D17 Y 74HC151 D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y (0) (I) 信息與電氣工程學(xué)院字的擴(kuò)展字的擴(kuò)展 將將兩片兩片74LS151連接成一個(gè)連接成一個(gè)16選選1的數(shù)據(jù)選擇器，的數(shù)據(jù)選擇器， D C B A D0 D1 D2 D3 D4 D5 D6 D7 Y 74HC151 D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y D8 D9 D10 D11 D12 D13 D14 D15 Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1

58、 E Y 1 Y Y 1 & (0) 74HC151 (I) 信息與電氣工程學(xué)院 0 1 0 0 1 1 0 1 L 74HC151 E S2 S1 S0 Y S2 S1 S0 實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換 S0 S1 L S2 0 1 0 0 1 1 0 1 信息與電氣工程學(xué)院1. 1 位數(shù)值比較器位數(shù)值比較器(設(shè)計(jì)設(shè)計(jì)) 數(shù)值比較器：對(duì)兩個(gè)數(shù)值比較器：對(duì)兩個(gè)1位數(shù)字進(jìn)行比較（位數(shù)字進(jìn)行比較（A、B），以），以判斷其大小的邏輯電路。判斷其大小的邏輯電路。輸入：兩個(gè)一位二進(jìn)制數(shù)輸入：兩個(gè)一位二進(jìn)制數(shù) A、B。 輸出：輸出： FBA=1，表示，表示A大于大于BFBAB

59、A=FBAABBA+=FBA=一位數(shù)值比較器真值表一位數(shù)值比較器真值表10011001010101010000FA=BFABBA輸輸 出出輸輸 入入信息與電氣工程學(xué)院2. 2 位數(shù)值比較器：位數(shù)值比較器：輸入：兩個(gè)輸入：兩個(gè)2 2位二進(jìn)制數(shù)位二進(jìn)制數(shù) A=A1 A0 、B=B1 B0能否用能否用1 1位數(shù)值比較器設(shè)計(jì)兩位數(shù)值比較器位數(shù)值比較器設(shè)計(jì)兩位數(shù)值比較器? ? 比較兩個(gè)比較兩個(gè)2 2 位二進(jìn)制數(shù)的大小的電路位二進(jìn)制數(shù)的大小的電路當(dāng)高位當(dāng)高位（A1、B1）不相等時(shí)，無(wú)需比較低位（）不相等時(shí)，無(wú)需比較低位（A0、B0），高），高位比較的結(jié)果就是兩個(gè)數(shù)的比較結(jié)果。位比較的結(jié)果就是兩個(gè)數(shù)的比較結(jié)

60、果。當(dāng)高位相等時(shí)，兩數(shù)的比較結(jié)果由低位比較的結(jié)果決定。當(dāng)高位相等時(shí)，兩數(shù)的比較結(jié)果由低位比較的結(jié)果決定。用一位數(shù)值比較器設(shè)計(jì)多位數(shù)值比較器的原則用一位數(shù)值比較器設(shè)計(jì)多位數(shù)值比較器的原則信息與電氣工程學(xué)院 真值表真值表001010100A0 B0A0 B0A0 = B0A1 = B1A1 = B1A1 = B1010A1 B1FA=BFABA0 B0A1 B1輸輸 出出輸輸 入入FAB = (A1B1) + ( A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB = (A1B1) + ( A1=B1)(A0B = (A1B1) + ( A1=B1)(A0B0)FA=B=(A1=