1、FPGA原理及應(yīng)用孟慶斌2010年9月IC:是半導(dǎo)體元件產(chǎn)品的統(tǒng)稱,包括:集成電路、三極管、特殊電子元件。ASIC：專用IC。是指為特定的用戶、某種專門或特別的用途而設(shè)計(jì)的芯片組。SOC:片上系統(tǒng)。隨IC設(shè)計(jì)與工藝的提高，使原先由許多IC組成的電子系統(tǒng)可集成到一個(gè)芯片上，構(gòu)成SOC。 名詞解釋EDA：電子設(shè)計(jì)自動(dòng)化 。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。 SOPC:可編程的片上系統(tǒng)。是Altera公司提出來的一

2、種靈活、高效的SOC解決方案。也可認(rèn)為是基于FPGA解決方案的SOC。FPGA原理及應(yīng)用課程介紹 什么是FPGA？ FPGA是現(xiàn)場(chǎng)可編程門陣列（Field Programable Gate Array），是一種主流的大規(guī)?？删幊踢壿嬈骷?PLD即可編程邏輯器件（Programable Logic Device），是一種能夠用編程的方法設(shè)計(jì)內(nèi)部硬件電路結(jié)構(gòu)的集成電子器件。 FPGA有什么應(yīng)用？ 通信系統(tǒng)：DDS信號(hào)產(chǎn)生、信源編解碼、信道編解碼、數(shù)字調(diào)制解調(diào)、通信協(xié)議解析； 信號(hào)處理：快速傅里葉變換、數(shù)字濾波、JPEG編解碼、MPEG編解碼、高速圖像采集 工業(yè)控制和測(cè)量：電機(jī)（PWM）控制、開關(guān)

3、電源、數(shù)字頻率計(jì)、誤碼率測(cè)試儀、相位測(cè)試儀；FPGA原理及應(yīng)用課程介紹 專用集成電路原型開發(fā)：ARM、DSP、CPU、MCU 協(xié)處理器 接口與外設(shè)：SDRAM控制器、PCI接口控制、I2C總線控制、USB控制、LCD&VGA控制 如何進(jìn)行FPGA設(shè)計(jì)？ 1、熟悉所選器件（內(nèi)部結(jié)構(gòu)、管腳分布和器件功能）； 2、制作最小系統(tǒng)和必要外設(shè)PCB板； 3、選擇合適設(shè)計(jì)軟件：設(shè)計(jì)輸入、邏輯綜合、管腳約束、仿真分析、布局布線、下載配置； 4、系統(tǒng)檢測(cè)和調(diào)試；FPGA原理及應(yīng)用課程內(nèi)容 可編程邏輯器件概述 CPLD和FPGA的器件結(jié)構(gòu) FPGA設(shè)計(jì)流程及設(shè)計(jì)工具 基于FPGA的SOPC設(shè)計(jì) NIOS軟

4、核結(jié)構(gòu) NIOS嵌入式系統(tǒng)開發(fā)課程要求和考核方式1.保證聽課，做筆記，勤動(dòng)腦思考。認(rèn)真、獨(dú)立完成課程練習(xí)和作業(yè)。2.期末閉卷考試，考試成績(jī)占總評(píng)成績(jī)的50%。半導(dǎo)體器件的發(fā)展簡(jiǎn)史半導(dǎo)體器件的發(fā)展簡(jiǎn)史 晶體管：晶體管： 1947年年12月，美國(guó)貝爾實(shí)驗(yàn)室的物理學(xué)家月，美國(guó)貝爾實(shí)驗(yàn)室的物理學(xué)家William Shockley、Walter Brattian和和John Bardeen制造了第制造了第一個(gè)晶體管，一個(gè)鍺（一個(gè)晶體管，一個(gè)鍺（Ge）制造的點(diǎn)接觸器件）制造的點(diǎn)接觸器件 1950年，出現(xiàn)了雙極型晶體管（年，出現(xiàn)了雙極型晶體管（BJT），并用硅（），并用硅（Si）取代了鍺作為器件材料。把取代

5、了鍺作為器件材料。把BJT以特定的方式相連可以實(shí)以特定的方式相連可以實(shí)現(xiàn)數(shù)字邏輯門：如晶體管現(xiàn)數(shù)字邏輯門：如晶體管-晶體管邏輯（晶體管邏輯（TTL）、發(fā)射極）、發(fā)射極耦合邏輯（耦合邏輯（ECL） 1962年，出現(xiàn)了金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管年，出現(xiàn)了金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET），），F(xiàn)ET有兩種類型：有兩種類型：NMOS和和PMOS。由。由NMOS和和PMOS以互補(bǔ)方式構(gòu)成的邏輯門就是互補(bǔ)金屬氧以互補(bǔ)方式構(gòu)成的邏輯門就是互補(bǔ)金屬氧化物半導(dǎo)體（化物半導(dǎo)體（CMOS）邏輯門。）邏輯門。半導(dǎo)體器件的發(fā)展簡(jiǎn)史半導(dǎo)體器件的發(fā)展簡(jiǎn)史集成電路（集成電路（IC）：）：1958年，美國(guó)德州儀器

6、（年，美國(guó)德州儀器（TI）公司成功將包括）公司成功將包括5個(gè)元件的移相振蕩器個(gè)元件的移相振蕩器制作在了同一片半導(dǎo)體上制作在了同一片半導(dǎo)體上同一時(shí)期，同一時(shí)期，F(xiàn)airchild半導(dǎo)體公司發(fā)明了襯底光學(xué)印刷技術(shù)（即光刻半導(dǎo)體公司發(fā)明了襯底光學(xué)印刷技術(shù)（即光刻技術(shù)），這種技術(shù)現(xiàn)在廣泛的應(yīng)用于制造技術(shù)），這種技術(shù)現(xiàn)在廣泛的應(yīng)用于制造IC中的晶體管、絕緣層和中的晶體管、絕緣層和互聯(lián)線互聯(lián)線1960年代，年代，TI公司設(shè)計(jì)制造了大量的基本功能公司設(shè)計(jì)制造了大量的基本功能IC，稱為，稱為54XX和和74XX系列，分別面向軍用和民用，用系列，分別面向軍用和民用，用TTL技術(shù)實(shí)現(xiàn)技術(shù)實(shí)現(xiàn)1968年，美國(guó)年，美

7、國(guó)RCA公司開發(fā)了與公司開發(fā)了與74XX系列等效的以系列等效的以CMOS技術(shù)實(shí)現(xiàn)技術(shù)實(shí)現(xiàn)的的4000系列系列IC1970年，年，Intel開發(fā)了第一個(gè)開發(fā)了第一個(gè)1024位的位的DRAM（型號(hào)（型號(hào)1103），），F(xiàn)airchild公司開發(fā)了第一個(gè)公司開發(fā)了第一個(gè)256位的位的SRAM（型號(hào)（型號(hào)4103）1971年，年，Intel開發(fā)了世界上第一個(gè)微處理器開發(fā)了世界上第一個(gè)微處理器4004。該處理器包含大。該處理器包含大約約2300個(gè)晶體管，每秒可以執(zhí)行個(gè)晶體管，每秒可以執(zhí)行60000次操作次操作1980年代，出現(xiàn)可編程邏輯器件年代，出現(xiàn)可編程邏輯器件圖圖1：數(shù)字集成電路分類：數(shù)字集成電路分

8、類數(shù) 字 集 成 電 路微 處 理 器專 用 集 成 電 路標(biāo) 準(zhǔn) 集 成 電 路全 定 制 電 路半 定 制 電 路可 編 程 邏 輯 器 件近 代 可 編 程 邏 輯 器 件早 期 可 編 程 邏 輯 器 件CPLDFPGAPROMPLAPALGALEPROME2PROM集成電路分類集成電路分類 1、標(biāo)準(zhǔn)集成電路、標(biāo)準(zhǔn)集成電路 標(biāo)準(zhǔn)集成電路是指那些邏輯功能固定的集成電路。它具標(biāo)準(zhǔn)集成電路是指那些邏輯功能固定的集成電路。它具有很強(qiáng)的通用性有很強(qiáng)的通用性,其電路的電氣指標(biāo)、封裝等在國(guó)內(nèi)外均其電路的電氣指標(biāo)、封裝等在國(guó)內(nèi)外均已標(biāo)準(zhǔn)化已標(biāo)準(zhǔn)化,并印有公開發(fā)行的用戶手冊(cè)并印有公開發(fā)行的用戶手冊(cè),供大

9、家選用。供大家選用。SSI、MSI、LSI以及以及VLSI中那些完成基本功能和通用功能的集中那些完成基本功能和通用功能的集成電路成電路,如與非門、異或門、觸發(fā)器、加法器、乘法器、如與非門、異或門、觸發(fā)器、加法器、乘法器、各類存儲(chǔ)器以及通用寄存器等各類存儲(chǔ)器以及通用寄存器等,都屬于標(biāo)準(zhǔn)集成電路。都屬于標(biāo)準(zhǔn)集成電路。 當(dāng)我們采用標(biāo)準(zhǔn)集成電路設(shè)計(jì)邏輯電路系統(tǒng)時(shí)當(dāng)我們采用標(biāo)準(zhǔn)集成電路設(shè)計(jì)邏輯電路系統(tǒng)時(shí),需要進(jìn)行需要進(jìn)行選片、系統(tǒng)設(shè)計(jì)和連線等方面的工作。雖然標(biāo)準(zhǔn)集成電選片、系統(tǒng)設(shè)計(jì)和連線等方面的工作。雖然標(biāo)準(zhǔn)集成電路品種繁多路品種繁多,發(fā)展也很快發(fā)展也很快,但用戶只能在已生產(chǎn)的集成電路但用戶只能在已生產(chǎn)

10、的集成電路品種中選擇品種中選擇,所以在改進(jìn)和調(diào)試系統(tǒng)時(shí)需要修改印制版所以在改進(jìn)和調(diào)試系統(tǒng)時(shí)需要修改印制版,從從而使研制周期變長(zhǎng)、成本增加。同時(shí)而使研制周期變長(zhǎng)、成本增加。同時(shí),采用標(biāo)準(zhǔn)集成電路采用標(biāo)準(zhǔn)集成電路的邏輯電路系統(tǒng)存在集成度低的邏輯電路系統(tǒng)存在集成度低,可靠性、維護(hù)性差等缺點(diǎn)?？煽啃?、維護(hù)性差等缺點(diǎn)。集成電路分類集成電路分類 2.微處理器微處理器 微處理器主要指通用的微處理芯片。如微處理器主要指通用的微處理芯片。如Z80、8086、MCS51、ARM、DSP等。這類器件的功能由匯編語(yǔ)言或等。這類器件的功能由匯編語(yǔ)言或高級(jí)語(yǔ)言編寫的程序來確定高級(jí)語(yǔ)言編寫的程序來確定,也就是說，其功能由用

11、戶自也就是說，其功能由用戶自己設(shè)置己設(shè)置,故具有一定的靈活性。但該器件應(yīng)用時(shí)需要用戶故具有一定的靈活性。但該器件應(yīng)用時(shí)需要用戶設(shè)計(jì)專門的接口電路設(shè)計(jì)專門的接口電路,否則它很難與其他類型的器件直接否則它很難與其他類型的器件直接配合。目前除用作配合。目前除用作CPU外外,多用于實(shí)時(shí)處理系統(tǒng)。多用于實(shí)時(shí)處理系統(tǒng)。 集成電路分類集成電路分類3.專用集成電路專用集成電路(ASIC)ASIC是指那些專門為某些用戶設(shè)計(jì)的集成電路。當(dāng)然是指那些專門為某些用戶設(shè)計(jì)的集成電路。當(dāng)然,這種芯片不再這種芯片不再具有通用性。專用集成電路又稱用戶定制電路，它可分成全定制電具有通用性。專用集成電路又稱用戶定制電路，它可分成

12、全定制電路（路（Full Custom Circuit）和半定制電路（）和半定制電路（Semi Custom Circuit）。）。全定制電路全定制電路:集成電路生產(chǎn)廠家完全按照用戶的要求集成電路生產(chǎn)廠家完全按照用戶的要求,從晶體管級(jí)開始從晶體管級(jí)開始設(shè)計(jì)設(shè)計(jì),充分利用設(shè)計(jì)者本人和前人的經(jīng)驗(yàn)充分利用設(shè)計(jì)者本人和前人的經(jīng)驗(yàn),力求做到管芯面積最小、工力求做到管芯面積最小、工作速度最快、功耗最小和各項(xiàng)電氣指標(biāo)符合用戶的要求。這種電路作速度最快、功耗最小和各項(xiàng)電氣指標(biāo)符合用戶的要求。這種電路設(shè)計(jì)和制造方法的優(yōu)點(diǎn)是設(shè)計(jì)和制造方法的優(yōu)點(diǎn)是:電路性能高電路性能高,保密性好保密性好,占用體積小。其缺占用體積小

13、。其缺點(diǎn)是點(diǎn)是:成本高成本高,設(shè)計(jì)和試制周期長(zhǎng)。設(shè)計(jì)和試制周期長(zhǎng)。半定制電路半定制電路:是指在設(shè)計(jì)和生產(chǎn)過程中的某些部分是指在設(shè)計(jì)和生產(chǎn)過程中的某些部分,例如門陣列法中的例如門陣列法中的門陣列母片、標(biāo)準(zhǔn)單元法中的庫(kù)單元、可編程邏輯器件中的全功能門陣列母片、標(biāo)準(zhǔn)單元法中的庫(kù)單元、可編程邏輯器件中的全功能芯片等芯片等,可以可以“預(yù)先加工預(yù)先加工”和和“預(yù)先設(shè)計(jì)預(yù)先設(shè)計(jì)”乃至乃至“預(yù)先制作預(yù)先制作”好好,并可并可為所有用戶選用。而另外一些部分為所有用戶選用。而另外一些部分,如版圖的布局、布線和它所形成如版圖的布局、布線和它所形成的版圖只能符合特定用戶的要求的版圖只能符合特定用戶的要求,不能共享。也就

14、是說不能共享。也就是說,只有一部分設(shè)只有一部分設(shè)計(jì)是按用戶要求定做的計(jì)是按用戶要求定做的,故稱為半定制電路。這種電路在一定程度上故稱為半定制電路。這種電路在一定程度上既可滿足用戶既可滿足用戶“定制定制”要求要求,又能做到設(shè)計(jì)周期短、成本低。又能做到設(shè)計(jì)周期短、成本低。 集成電路分類集成電路分類 可編程邏輯器件（可編程邏輯器件（Programmable Logic Devices,簡(jiǎn)稱簡(jiǎn)稱PLD）具有標(biāo)準(zhǔn)集成電路和半定制電路二者的特征。一）具有標(biāo)準(zhǔn)集成電路和半定制電路二者的特征。一方面方面,它的全功能集成電路塊和標(biāo)準(zhǔn)集成電路一樣它的全功能集成電路塊和標(biāo)準(zhǔn)集成電路一樣,不同的不同的生產(chǎn)廠家可以生產(chǎn)

15、相同結(jié)構(gòu)和品種的電路生產(chǎn)廠家可以生產(chǎn)相同結(jié)構(gòu)和品種的電路,并印有統(tǒng)一的并印有統(tǒng)一的用戶手冊(cè)用戶手冊(cè),用戶可以根據(jù)自己的需求來挑選不同的品種。用戶可以根據(jù)自己的需求來挑選不同的品種。另一方面另一方面,用戶買到這種集成電路后不能馬上使用用戶買到這種集成電路后不能馬上使用,要根據(jù)要根據(jù)自己的電路設(shè)計(jì)進(jìn)行編程自己的電路設(shè)計(jì)進(jìn)行編程,再用專門的編程器或配置芯片再用專門的編程器或配置芯片將他們將他們“燒制燒制”成需要的電路。因此成需要的電路。因此,從工廠生產(chǎn)、設(shè)計(jì)從工廠生產(chǎn)、設(shè)計(jì)和銷售的角度來看和銷售的角度來看,它屬于標(biāo)準(zhǔn)集成電路它屬于標(biāo)準(zhǔn)集成電路,從用戶要作設(shè)計(jì)從用戶要作設(shè)計(jì)和和“燒制燒制”的角度來看的

16、角度來看,則又屬于半定制電路。則又屬于半定制電路?？删幊踢壿嬈骷母拍詈头懂牽删幊踢壿嬈骷母拍詈头懂?為什么需要可編程邏輯器件？為什么需要可編程邏輯器件？ 伴隨著集成電路技術(shù)的發(fā)展，將大規(guī)模電路集成到一片芯片上，不伴隨著集成電路技術(shù)的發(fā)展，將大規(guī)模電路集成到一片芯片上，不僅能減小電路的體積、重量、功耗，而且能夠大大提高電路的可靠?jī)H能減小電路的體積、重量、功耗，而且能夠大大提高電路的可靠性，于是人們開始定制各種具有專門用途的專用集成電路（性，于是人們開始定制各種具有專門用途的專用集成電路（ASIC）。）。然而，設(shè)計(jì)然而，設(shè)計(jì)ASIC成本高、周期長(zhǎng)，于是就產(chǎn)生了很大的矛盾。為解成本高、周期長(zhǎng)，于

17、是就產(chǎn)生了很大的矛盾。為解決這個(gè)矛盾，可編程邏輯器件應(yīng)運(yùn)而生。決這個(gè)矛盾，可編程邏輯器件應(yīng)運(yùn)而生。 可編程邏輯器件的功能可編程邏輯器件的功能 可編程邏輯器件是內(nèi)部構(gòu)架已經(jīng)由制造商確定的通用器件，但它的可編程邏輯器件是內(nèi)部構(gòu)架已經(jīng)由制造商確定的通用器件，但它的邏輯功能是由用戶通過對(duì)器件編程來設(shè)定的。邏輯功能是由用戶通過對(duì)器件編程來設(shè)定的。 可編程邏輯器件的范疇可編程邏輯器件的范疇 半導(dǎo)體存儲(chǔ)器（半導(dǎo)體存儲(chǔ)器（PROM）、現(xiàn)場(chǎng)可編程邏輯陣列（）、現(xiàn)場(chǎng)可編程邏輯陣列（FPLA）、可編程）、可編程陣列邏輯（陣列邏輯（PAL）、通用陣列邏輯（）、通用陣列邏輯（GAL）、可擦除的可編程邏輯）、可擦除的可編

18、程邏輯器件（器件（EPLD）、復(fù)雜的可編程邏輯器件（）、復(fù)雜的可編程邏輯器件（CPLD）、現(xiàn)場(chǎng)可編程門）、現(xiàn)場(chǎng)可編程門陣列（陣列（FPGA）可編程邏輯器件可編程邏輯器件(PLD)的表示方法和基本結(jié)構(gòu)的表示方法和基本結(jié)構(gòu) 典型的典型的PLD器件一般都是由與陣列、或陣列器件一般都是由與陣列、或陣列,起緩沖驅(qū)動(dòng)起緩沖驅(qū)動(dòng)作用的輸入邏輯和輸出邏輯組成作用的輸入邏輯和輸出邏輯組成,其通用結(jié)構(gòu)框圖如圖其通用結(jié)構(gòu)框圖如圖2所所示。其中示。其中,每個(gè)輸出數(shù)據(jù)都是輸入的與或函數(shù)。與陣列的每個(gè)輸出數(shù)據(jù)都是輸入的與或函數(shù)。與陣列的輸入線和或陣列的輸出線都排成陣列結(jié)構(gòu)輸入線和或陣列的輸出線都排成陣列結(jié)構(gòu),每個(gè)交叉處用

19、每個(gè)交叉處用邏輯器件或熔絲連接起來。邏輯編程的物理實(shí)現(xiàn)邏輯器件或熔絲連接起來。邏輯編程的物理實(shí)現(xiàn),一般都一般都是通過熔絲或是通過熔絲或PN結(jié)的熔斷和連接結(jié)的熔斷和連接,或者對(duì)浮柵的充電和放或者對(duì)浮柵的充電和放電來實(shí)現(xiàn)的。電來實(shí)現(xiàn)的。圖圖2： PLD器件通用結(jié)構(gòu)框圖器件通用結(jié)構(gòu)框圖 輸入邏輯輸入與陣列或陣列輸出邏輯乘積項(xiàng)和項(xiàng)數(shù)據(jù)輸出數(shù)據(jù)輸入可編程邏輯器件可編程邏輯器件(PLD)的表示方法的表示方法 由于由于PLD器件的陣列連接規(guī)模十分龐大器件的陣列連接規(guī)模十分龐大,為了便于了解為了便于了解PLD的邏輯關(guān)系的邏輯關(guān)系,PLD器件的邏輯圖中使用的是一種簡(jiǎn)化器件的邏輯圖中使用的是一種簡(jiǎn)化表示方法。表示

20、方法。PLD器件陣列交點(diǎn)處的幾種連接方式如圖器件陣列交點(diǎn)處的幾種連接方式如圖3所所示。連線交叉處有實(shí)點(diǎn)的示。連線交叉處有實(shí)點(diǎn)的,表示固定連接表示固定連接;連線交叉處有符連線交叉處有符號(hào)號(hào)“”的的,表示編程連接表示編程連接;連線交叉處無任何符號(hào)的連線交叉處無任何符號(hào)的,表示表示不連接或是擦除單元。不連接或是擦除單元。圖圖3： PLD連接方式的表示法連接方式的表示法 固定連接編程連接擦除單元可編程邏輯器件可編程邏輯器件(PLD)的表示方法的表示方法 圖圖4是可編程是可編程“與與”陣列和陣列和“或或”陣列中常用到的與門、陣列中常用到的與門、或門、輸入緩沖器、三態(tài)輸出緩沖器及非門的表示方法?；蜷T、輸入

21、緩沖器、三態(tài)輸出緩沖器及非門的表示方法。圖圖4（a）表示一個(gè)）表示一個(gè)3輸入的與門輸入的與門,其中其中3條豎線條豎線A、B、C均均為輸入項(xiàng)為輸入項(xiàng),輸入到與門的一條橫線稱為乘積項(xiàng)線輸入到與門的一條橫線稱為乘積項(xiàng)線,輸入線與輸入線與乘積項(xiàng)線的交叉點(diǎn)和乘積項(xiàng)線的交叉點(diǎn)和“與與”陣列中的交叉點(diǎn)相對(duì)應(yīng)陣列中的交叉點(diǎn)相對(duì)應(yīng),這些這些交叉點(diǎn)都是編程點(diǎn)。交叉點(diǎn)都是編程點(diǎn)。圖圖4： 常用門電路在常用門電路在PLD中的表示法中的表示法 (a)與門；與門；(b)或門；或門；(c)輸入緩沖器；輸入緩沖器；(d)三態(tài)輸出緩沖器；三態(tài)輸出緩沖器；(e)非門非門(a)AAAAENAAAEN(b)AB CPY(c)(d)(

22、e)P1P2P3可編程邏輯器件可編程邏輯器件(PLD)的表示方法的表示方法 由圖可見由圖可見,輸入輸入A與乘積項(xiàng)線是固定連接與乘積項(xiàng)線是固定連接,輸入輸入B與乘積項(xiàng)與乘積項(xiàng)線不相連線不相連,輸入輸入C與乘積項(xiàng)線是編程連接與乘積項(xiàng)線是編程連接,所以該與門的乘所以該與門的乘積項(xiàng)輸出是積項(xiàng)輸出是:P=AC。同理。同理,圖圖5（b）表示一個(gè)）表示一個(gè)3輸入的或輸入的或門門,它的輸出是它的輸出是Y=P1+P2。 圖圖4（c）表示輸入緩沖器）表示輸入緩沖器,它有兩個(gè)互補(bǔ)輸出它有兩個(gè)互補(bǔ)輸出,一個(gè)是一個(gè)是A,另另一個(gè)是一個(gè)是 。PLD的輸入往往要驅(qū)動(dòng)若干個(gè)乘積項(xiàng)的輸入往往要驅(qū)動(dòng)若干個(gè)乘積項(xiàng),也就也就是說是說

23、,一個(gè)輸入量的輸出同時(shí)要接到幾個(gè)晶體管的柵極一個(gè)輸入量的輸出同時(shí)要接到幾個(gè)晶體管的柵極（或基極）上（或基極）上,為了增加其驅(qū)動(dòng)能力為了增加其驅(qū)動(dòng)能力,就必須通過一緩沖器。就必須通過一緩沖器。不但如此不但如此,在與陣列中往往還要用到輸入變量的補(bǔ)項(xiàng)在與陣列中往往還要用到輸入變量的補(bǔ)項(xiàng),這一這一功能也同時(shí)由驅(qū)動(dòng)電路來完成功能也同時(shí)由驅(qū)動(dòng)電路來完成,因此因此,在在PLD中中,每一個(gè)輸入每一個(gè)輸入變量均通過一個(gè)具有互補(bǔ)輸出的緩沖器。變量均通過一個(gè)具有互補(bǔ)輸出的緩沖器。A可編程邏輯器件可編程邏輯器件(PLD)的表示方法的表示方法 當(dāng)當(dāng)I/O端作為輸出端時(shí)端作為輸出端時(shí),常常用到具有一定驅(qū)動(dòng)能力的三態(tài)常常用

24、到具有一定驅(qū)動(dòng)能力的三態(tài)控制輸出電路。在控制輸出電路。在PLD的邏輯電路中的三態(tài)控制輸出電的邏輯電路中的三態(tài)控制輸出電路有如圖路有如圖4（d）表示的兩種形式）表示的兩種形式,一種是控制信號(hào)為高電一種是控制信號(hào)為高電平且反相輸出平且反相輸出;另一種是控制信號(hào)為低電平且反相輸出。另一種是控制信號(hào)為低電平且反相輸出。 如果當(dāng)所有輸入的原碼和反碼在乘積項(xiàng)處都打如果當(dāng)所有輸入的原碼和反碼在乘積項(xiàng)處都打“”,即表即表示所有的連接點(diǎn)都是編程連接示所有的連接點(diǎn)都是編程連接,如圖如圖5(a)所示所示,那么就那么就有有 ,此時(shí)可以簡(jiǎn)化為圖此時(shí)可以簡(jiǎn)化為圖5(b)的表示方式。的表示方式。PAABB圖圖5： PLD的

25、默認(rèn)表示方法的默認(rèn)表示方法ABP0(a)AB(b)ABABP0可編程邏輯器件可編程邏輯器件(PLD)的表示方法的表示方法 圖圖6是一個(gè)簡(jiǎn)單的組合邏輯是一個(gè)簡(jiǎn)單的組合邏輯 在在SSI中的邏中的邏輯圖和在輯圖和在PLD中的邏輯圖實(shí)例。圖中的邏輯圖實(shí)例。圖6(a)所示的組合邏輯電所示的組合邏輯電路路,它的它的PLD表示法如圖表示法如圖6(b)所示。所示。2112Y=I I +I I圖圖6： 組合邏輯在組合邏輯在SSI中和在中和在PLD中的邏輯圖中的邏輯圖1&1&1I1I22121IIIII1I22121IIII(a)(b)可編程邏輯器件可編程邏輯器件(PLD)的基本結(jié)構(gòu)的基本結(jié)構(gòu) 1

26、.可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器 可編程只讀存儲(chǔ)器（可編程只讀存儲(chǔ)器（Programmable ReadOnly Memory，簡(jiǎn)稱，簡(jiǎn)稱PROM）是最早的）是最早的PLD器件器件,它出現(xiàn)在它出現(xiàn)在20世紀(jì)世紀(jì)70年代初。它包含一個(gè)固定的年代初。它包含一個(gè)固定的“與與”陣列和一個(gè)可陣列和一個(gè)可編程的編程的“或或”陣列陣列,其基本結(jié)構(gòu)圖如圖其基本結(jié)構(gòu)圖如圖7所示。所示。PROM一般一般用來存儲(chǔ)計(jì)算機(jī)程序和數(shù)據(jù)用來存儲(chǔ)計(jì)算機(jī)程序和數(shù)據(jù),它的輸入是計(jì)算機(jī)存儲(chǔ)器地它的輸入是計(jì)算機(jī)存儲(chǔ)器地址址,輸出是存儲(chǔ)單元的內(nèi)容。由圖可見輸出是存儲(chǔ)單元的內(nèi)容。由圖可見,它的它的“與與”陣列是陣列是一個(gè)一個(gè)“全譯碼陣

27、列全譯碼陣列”,即對(duì)某一組特定的輸入即對(duì)某一組特定的輸入Ii(i=0,1,2)只只能產(chǎn)生一個(gè)惟一的乘積項(xiàng)。因?yàn)槭侨g碼能產(chǎn)生一個(gè)惟一的乘積項(xiàng)。因?yàn)槭侨g碼,當(dāng)輸入變量為當(dāng)輸入變量為n個(gè)時(shí)個(gè)時(shí),陣列的規(guī)模為陣列的規(guī)模為2n,所以所以PROM的規(guī)模一般很大。的規(guī)模一般很大。圖圖7：基本：基本PROM結(jié)構(gòu)結(jié)構(gòu) 可編程邏輯器件可編程邏輯器件(PLD)的基本結(jié)構(gòu)的基本結(jié)構(gòu) 2.可編程邏輯陣列可編程邏輯陣列 雖然用戶能對(duì)雖然用戶能對(duì)PROM所存儲(chǔ)的內(nèi)容進(jìn)行編程所存儲(chǔ)的內(nèi)容進(jìn)行編程,但但PROM還還存在某些不足存在某些不足,如如:PROM巨大陣列的開關(guān)時(shí)間限制了巨大陣列的開關(guān)時(shí)間限制了PROM的速度的速度;

28、PROM的全譯碼陣列中的所有輸入組合在的全譯碼陣列中的所有輸入組合在大多數(shù)邏輯功能中并不使用。可編程邏輯陣列大多數(shù)邏輯功能中并不使用?？删幊踢壿嬯嚵校≒rogrammable Logic Array,簡(jiǎn)稱簡(jiǎn)稱PLA）,也稱現(xiàn)場(chǎng)可也稱現(xiàn)場(chǎng)可編程邏輯陣列（編程邏輯陣列（FPLA）的出現(xiàn)）的出現(xiàn),彌補(bǔ)了彌補(bǔ)了PROM這些不足。這些不足。它的基本結(jié)構(gòu)為它的基本結(jié)構(gòu)為“與與”陣列和陣列和“或或”陣列陣列,且都是可編程且都是可編程的的,如圖如圖8所示。設(shè)計(jì)者可以控制全部的輸入所示。設(shè)計(jì)者可以控制全部的輸入/輸出輸出,這為邏這為邏輯功能的處理提供了更有效的方法。然而輯功能的處理提供了更有效的方法。然而,這種

29、結(jié)構(gòu)在實(shí)這種結(jié)構(gòu)在實(shí)現(xiàn)比較簡(jiǎn)單的邏輯功能時(shí)還是比較浪費(fèi)的現(xiàn)比較簡(jiǎn)單的邏輯功能時(shí)還是比較浪費(fèi)的,且且PLA的價(jià)格的價(jià)格昂貴昂貴,相應(yīng)的編程工具也比較貴。相應(yīng)的編程工具也比較貴。可編程邏輯器件可編程邏輯器件(PLD)的基本結(jié)構(gòu)的基本結(jié)構(gòu) 3.可編程陣列邏輯可編程陣列邏輯 可編程陣列邏輯（可編程陣列邏輯（Programmable Array Logic,簡(jiǎn)稱簡(jiǎn)稱PAL）,它既具有它既具有PLA的靈活性的靈活性,又具有又具有PROM易于編程的易于編程的特點(diǎn)特點(diǎn),其基本結(jié)構(gòu)包含一個(gè)可編程的其基本結(jié)構(gòu)包含一個(gè)可編程的“與與”陣列和一個(gè)固陣列和一個(gè)固定的定的“或或”陣列陣列,如圖如圖9所示。所示。PAL器件

30、器件“與與”陣列的可編陣列的可編程特性使輸入項(xiàng)增多程特性使輸入項(xiàng)增多,而而“或或”陣列的固定又使器件簡(jiǎn)化陣列的固定又使器件簡(jiǎn)化,所以這種器件得到了廣泛應(yīng)用。所以這種器件得到了廣泛應(yīng)用。圖8： 基本PLA結(jié)構(gòu) O0O1O2“OR”陣列可編程“AND”陣列可編程I2I1I0圖9： 基本PAL結(jié)構(gòu) O0O1O2“OR”陣列(固定的)“AND”陣列(可編程的)I2I1I0可編程邏輯器件可編程邏輯器件(PLD)的基本結(jié)構(gòu)的基本結(jié)構(gòu) 4.通用陣列邏輯通用陣列邏輯 通用陣列邏輯（通用陣列邏輯（General Array Logic,簡(jiǎn)稱簡(jiǎn)稱GAL）,在在20世紀(jì)世紀(jì)80年代初期問世年代初期問世,一般認(rèn)為它是

31、第二代一般認(rèn)為它是第二代PLD器件。它器件。它具有可擦除、可重復(fù)編程和可加密等特點(diǎn)。具有可擦除、可重復(fù)編程和可加密等特點(diǎn)。 GAL器件的基本結(jié)構(gòu)如圖器件的基本結(jié)構(gòu)如圖10所示。它與所示。它與PAL器件相比器件相比,在在結(jié)構(gòu)上的顯著特點(diǎn)是輸出采用了宏單元（結(jié)構(gòu)上的顯著特點(diǎn)是輸出采用了宏單元（OLMC）。也）。也就是說，就是說，PAL器件的可編程器件的可編程“與與”陣列是送到一個(gè)固定的陣列是送到一個(gè)固定的“或或”陣列上輸出的陣列上輸出的,而而GAL器件的可編程器件的可編程“與與”陣列則陣列則是送到是送到OLMC上輸出的。通過對(duì)上輸出的。通過對(duì)OLMC單元的編程單元的編程,器件器件能滿足更多的邏輯電路要求能滿足更多的邏輯電路要求,從而使它比從而使它比PAL器件具有更器件具有更多的功能多的功能,設(shè)計(jì)也更為靈活。設(shè)計(jì)也更為靈活。 圖10： 基本GAL結(jié)構(gòu) CLKOEOLMC可編程邏輯器件可編程邏輯器件(PLD)的基本結(jié)構(gòu)的基本結(jié)構(gòu) 5.現(xiàn)場(chǎng)可編程門陣列現(xiàn)場(chǎng)可編程門陣列 現(xiàn)場(chǎng)可編程門陣列（現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array,簡(jiǎn)稱簡(jiǎn)稱FPGA）也稱可編程門陣列（）也稱可編程門陣列（Programmable Ga