1、第第 2 章章 80 x86微處理器微處理器 及其系統(tǒng)結(jié)構(gòu)及其系統(tǒng)結(jié)構(gòu)第第 2 章章 80 x86微處理器微處理器 及其系統(tǒng)結(jié)構(gòu)及其系統(tǒng)結(jié)構(gòu)2.1 8086/8088微處理器微處理器2.2 8086/8088系統(tǒng)組成系統(tǒng)組成2.3 現(xiàn)代微處理器系統(tǒng)現(xiàn)代微處理器系統(tǒng)本章復(fù)習(xí)題本章復(fù)習(xí)題微處理器的主要技術(shù)參數(shù)1. 位、字節(jié)和字長 位位：在數(shù)字電路和電腦技術(shù)中采用二進(jìn)制，l，0在微處理器中都占一“位”。 字節(jié)字節(jié) :通常將8位稱為一個字節(jié) 。字長字長：微處理器在單位時間內(nèi)能一次處理的二進(jìn)制數(shù)的位數(shù)叫字長。 微處理器按照其處理信息的字長可以分為：8位微處理器、16位微處理器、32位微處理器以及64位微

2、處理器等。早期有代表性的IBM PC/XT、IBMPCAT是16位機(jī)，386以后的微機(jī)都是32位機(jī)，64位微處理器有sempron,Itanium等。微處理器的主要技術(shù)參數(shù)2 2微處理器外頻微處理器外頻 每個計算機(jī)的主板上均有一個按固定頻率產(chǎn)生時鐘信每個計算機(jī)的主板上均有一個按固定頻率產(chǎn)生時鐘信號的裝置，稱為主時鐘號的裝置，稱為主時鐘CLKCLK，主時鐘的頻率叫主頻率，主時鐘的頻率叫主頻率，又叫外頻，是為又叫外頻，是為CPUCPU提供的基準(zhǔn)時鐘頻率。提供的基準(zhǔn)時鐘頻率。倍頻技術(shù)的出現(xiàn)，可使倍頻技術(shù)的出現(xiàn)，可使CPUCPU的內(nèi)核實際運(yùn)行頻率比外頻的內(nèi)核實際運(yùn)行頻率比外頻提高數(shù)倍。提高數(shù)倍。CPU

3、CPU的內(nèi)核實際運(yùn)行頻率被稱為主頻，外頻的內(nèi)核實際運(yùn)行頻率被稱為主頻，外頻即即CPUCPU外部進(jìn)行數(shù)據(jù)傳輸時使用的頻率。外部進(jìn)行數(shù)據(jù)傳輸時使用的頻率。CPUCPU外頻是由主板為外頻是由主板為CPUCPU提供的基準(zhǔn)時鐘頻率，也叫做系提供的基準(zhǔn)時鐘頻率，也叫做系統(tǒng)總線頻率。而統(tǒng)總線頻率。而CPUCPU的工作主頻則按倍頻系數(shù)乘以外頻的工作主頻則按倍頻系數(shù)乘以外頻而來。而來。 CPU的主要技術(shù)參數(shù) 3前端總線(FSB)頻率 總線是將計算機(jī)微處理器與內(nèi)存芯片以及與之通信的設(shè)備連接起來的硬件通道。前端總線負(fù)責(zé)將CPU連接到主內(nèi)存 前端總線(FSB)頻率則直接影響CPU與內(nèi)存數(shù)據(jù)交換速度。數(shù)據(jù)傳輸最大帶寬取

4、決于同時傳輸?shù)臄?shù)據(jù)的寬度和傳輸頻率，即數(shù)據(jù)帶寬(總線頻率數(shù)據(jù)位寬)/8。目前PC機(jī)上CPU前端總線頻率有266MHz、333MHz、400MHz、533MHz、800MHz等幾種，前端總線頻率越高，代表著CPU與內(nèi)存之間的數(shù)據(jù)傳輸量越大，更能充分發(fā)揮出CPU的功能。 外頻與前端總線頻率的區(qū)別與聯(lián)系在于：前端總線的速度指的是數(shù)據(jù)傳輸?shù)膶嶋H速度，外頻是CPU與主板之間同步運(yùn)行的速度。大多數(shù)時候前端速度都大于CPU外頻，且成倍數(shù)關(guān)系一般主板上前端總線頻率與內(nèi)存總線頻率相同。內(nèi)存總線頻率指主存的工作頻率，也由主板提供，很多情況下等于外頻。但現(xiàn)在一些主板提供內(nèi)存異步技術(shù)，使內(nèi)存工作頻率和CPU外頻不同，

5、更先進(jìn)的CPU如Intel P4、AMD的K7等更可以使FSB數(shù)倍于系統(tǒng)總線頻率。CPU的主要技術(shù)參數(shù) 4CPU主頻 CPU主頻是CPU內(nèi)核(整數(shù)和浮點運(yùn)算器)電路的實際運(yùn)行頻率。主頻等于“外頻乘上倍頻系數(shù)” 。主頻是CPU內(nèi)核運(yùn)行時的時鐘頻率，主頻的高低直接影響CPU的運(yùn)算速度。 CPU的主要技術(shù)參數(shù)5L1和L2 Cache的容量和速率 CPU和常規(guī)主存之間增設(shè)一級（L1)或二級(L2)高速小容量存儲器，稱為高速緩沖存儲器，簡稱cache。 其速度比內(nèi)存大一個數(shù)量級，大體與其速度比內(nèi)存大一個數(shù)量級，大體與CPUCPU的處的處理速度相當(dāng)。在理速度相當(dāng)。在cachecache中存放著最近訪問或?qū)?/p>

6、中存放著最近訪問或?qū)⒁L問的指令和數(shù)據(jù)，它們是主存中相應(yīng)內(nèi)容要訪問的指令和數(shù)據(jù)，它們是主存中相應(yīng)內(nèi)容 的副本，也是的副本，也是CPUCPU當(dāng)前執(zhí)行中常用的內(nèi)容。這當(dāng)前執(zhí)行中常用的內(nèi)容。這就為就為CPUCPU處理信息帶來了方便，節(jié)省了時間。處理信息帶來了方便，節(jié)省了時間。 8086/8088微處理器的特點微處理器的特點 Intel公司相繼推出的公司相繼推出的16位微處理器位微處理器8086/8088，80286，32位的位的80386，80486，一直到全新的，一直到全新的Pentium（80586）這一飛速更新?lián)Q代的微處理器系列被稱這一飛速更新?lián)Q代的微處理器系列被稱作作Intel 80 x86

7、系列，是當(dāng)今微機(jī)獨(dú)領(lǐng)風(fēng)騷的主流機(jī)型。系列，是當(dāng)今微機(jī)獨(dú)領(lǐng)風(fēng)騷的主流機(jī)型。 16位微處理器位微處理器8086集成了集成了2.9萬只晶體管，單一萬只晶體管，單一+5V電電源，主頻源，主頻5MHz/10MHz，內(nèi)部和外部，內(nèi)部和外部數(shù)據(jù)總線數(shù)據(jù)總線16位位，地址總線地址總線20位位，可尋址空間達(dá)，可尋址空間達(dá)1MB（內(nèi)存尋址（內(nèi)存尋址1MB ，I/O端口尋址端口尋址64KB ）。）。準(zhǔn)準(zhǔn)16位微處理器位微處理器8088是是IBM PC/XT，以及早期流行的，以及早期流行的個人計算機(jī)的微處理器。個人計算機(jī)的微處理器。8088和和8086的內(nèi)部結(jié)構(gòu)基本的內(nèi)部結(jié)構(gòu)基本相同，兩者的軟件也完全兼容，主要區(qū)別是

8、：相同，兩者的軟件也完全兼容，主要區(qū)別是：8086外外部是部是16位數(shù)據(jù)總線位數(shù)據(jù)總線，而，而8088外部是外部是8位數(shù)據(jù)總線位數(shù)據(jù)總線。8086/80888086/8088的主要特征的主要特征l 80868086采用采用HMOSHMOS工藝制造，內(nèi)含工藝制造，內(nèi)含29 00029 000多個晶體管，采用雙列多個晶體管，采用雙列直插式封裝，有直插式封裝，有4040個引腳，采用單個個引腳，采用單個+5V+5V電源供電，時鐘頻率電源供電，時鐘頻率為為5 5 10MHz10MHz。主要特性有：。主要特性有：l 1616位數(shù)據(jù)總線位數(shù)據(jù)總線(8088(8088外部數(shù)據(jù)總線為外部數(shù)據(jù)總線為8 8位位)

9、)。l 2020位地址總線，其中低位地址總線，其中低1616位與數(shù)據(jù)總線復(fù)用，可直接尋址位與數(shù)據(jù)總線復(fù)用，可直接尋址1MB1MB存儲器空間。存儲器空間。l 1616位端口地址線可尋址位端口地址線可尋址64K64K個個I/OI/O端口。端口。l 7 7種基本尋址方式，有種基本尋址方式，有9999條基本指令，具有對字節(jié)、字和字塊條基本指令，具有對字節(jié)、字和字塊進(jìn)行操作的能力。進(jìn)行操作的能力。l 可處理內(nèi)部軟件和外部硬件中斷，中斷源多達(dá)可處理內(nèi)部軟件和外部硬件中斷，中斷源多達(dá)256256個。個。l 支持單處理器和多處理器系統(tǒng)工作。支持單處理器和多處理器系統(tǒng)工作。 8086分為兩部分分為兩部分 總線接

10、口部件總線接口部件BIU(Bus Interface Unit) 執(zhí)行部件執(zhí)行部件EU(Execution Unit)。2.1.1 8086/8088微處理器結(jié)構(gòu)微處理器結(jié)構(gòu) 8086/8088由兩個獨(dú)立的工作部件：由兩個獨(dú)立的工作部件：執(zhí)行部件執(zhí)行部件EU（Execution Unit）和）和總線接口部件總線接口部件BIU（Bus Interface Unit）構(gòu)成。）構(gòu)成。 EU = ALU+ 執(zhí)行執(zhí)行CU+ R 陣列陣列 負(fù)責(zé)指令的譯碼和執(zhí)行負(fù)責(zé)指令的譯碼和執(zhí)行 BIU = 指令隊列指令隊列+地址地址+ R 陣列陣列 + 總線總線 CU 負(fù)責(zé)與存儲器或者負(fù)責(zé)與存儲器或者I/O接口傳送信息

11、接口傳送信息 BIU 和和 EU 采用采用“流水線式流水線式”的非同步工作模式，使的非同步工作模式，使得總線控制邏輯和指令執(zhí)行邏輯之間既互相獨(dú)立又互得總線控制邏輯和指令執(zhí)行邏輯之間既互相獨(dú)立又互相配合。相配合。 內(nèi)部暫存器內(nèi)部暫存器 IP ES SS DS CS輸入輸入/輸出輸出控制電路控制電路外部總線外部總線執(zhí)行部分執(zhí)行部分控制電路控制電路1 2 3 4 5 6ALU標(biāo)志寄存器標(biāo)志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存寄存器器地址地址加法加法器器指令隊列緩沖器指令隊列緩沖器執(zhí)行部件執(zhí)行部件 （EU)總線接口部件總線接口部件 （BIU)16位位

12、20位位16位位8位位8086/80888086/8088內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)總線接口部件(BIU) 功能 總線接口部件的功能是負(fù)責(zé)與存儲器、IO端口傳送數(shù)據(jù)。 CPU執(zhí)行指令時，總線接口部件要配合執(zhí)行部件從指定的內(nèi)存單元或者外設(shè)端口中取數(shù)據(jù)，將數(shù)據(jù)經(jīng)指令隊列傳送給執(zhí)行部件，或者把執(zhí)行部件的操作結(jié)果傳送到指定的內(nèi)存單元或外設(shè)端口中。 總線接口部件(BIU) 組成 4個段地址寄存器； CS16位的代碼段寄存器； DS16位的數(shù)據(jù)段寄存器； ES16位的擴(kuò)展段寄存器； SS16位的堆棧段寄存器； 16位的指令指針寄存器IP； 20位的地址加法器； 6字節(jié)的指令隊列緩沖器。 執(zhí)行部件EU 功能 負(fù)責(zé)從指

13、令隊列取指令并執(zhí)行 。 具體地說，進(jìn)行全部算術(shù)邏輯運(yùn)算，向BIU發(fā)出訪問存儲器或I/O端口的請求，并提供訪問所需的有效地址，對各寄存器的管理等。執(zhí)行部件EU 組成 4個通用寄存器 4個專用寄存器 基數(shù)指針寄存器BP 堆棧指針寄存器SP 源變址寄存器SI 目的變址寄存器DI 標(biāo)志寄存器FR 算術(shù)邏輯部件ALU EU控制器EU與BIU的流水線結(jié)構(gòu) 每當(dāng)8086的指令隊列中有2個空字節(jié)，BIU就會自動把指令取到指令隊列中。而同時 EU從指令隊列取出一條指令，并用幾個時鐘周期去分析、執(zhí)行指令。 當(dāng)指令隊列已滿，而且EU對BIU又無總線訪問請求時，BIU便進(jìn)入空閑狀態(tài)。 在執(zhí)行轉(zhuǎn)移、調(diào)用和返回指令時，指

14、令隊列中的原有內(nèi)容被自動清除。 AX AH AL BX BH BL 數(shù)據(jù)寄存器數(shù)據(jù)寄存器 CX CH CL （8/16位）位） DX DH DL 通用寄存器通用寄存器 SP 堆棧指針堆棧指針 BP ?；羔槜；羔?指針指針/變址寄存器變址寄存器 SI 源變址源變址 （16位）位） DI 目的變址目的變址 CS 代碼段代碼段 DS 數(shù)據(jù)段數(shù)據(jù)段 段基址寄存器段基址寄存器 SS 堆棧段堆棧段 （16位）位） ES 擴(kuò)展段擴(kuò)展段 專用寄存器專用寄存器 IP 指令指針指令指針 控制寄存器控制寄存器 FLAGS 標(biāo)志寄存器標(biāo)志寄存器 （16位）位） 8086/8088的寄存器的寄存器 AH AL BH

15、 BL CH CL DH DL AX BX CX DX SP BP SI DI IP FLAG CS DS SS ES(A) 累加器累加器 基地址寄存器基地址寄存器 計數(shù)器計數(shù)器 數(shù)據(jù)寄存器數(shù)據(jù)寄存器 (SP) 堆棧指針寄存器堆棧指針寄存器 基地址寄存器基地址寄存器 源變址寄存器源變址寄存器 目的變址寄存器目的變址寄存器 (PC) 指令指針寄存器指令指針寄存器(PSW) 狀態(tài)標(biāo)志寄存器狀態(tài)標(biāo)志寄存器 代碼段寄存器代碼段寄存器 數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器 堆棧段寄存器堆棧段寄存器 附加段寄存器附加段寄存器通用寄存器通用寄存器控制寄存器控制寄存器 段寄存器段寄存器8位寄存器位寄存器16位寄存器位寄存

16、器8086/8088的寄存器的寄存器狀態(tài)標(biāo)志寄存器狀態(tài)標(biāo)志寄存器 O D I T S Z A P C 進(jìn)位標(biāo)志進(jìn)位標(biāo)志C（Carry Flag）當(dāng)結(jié)果的最高位產(chǎn)生一個進(jìn)位或借位，則當(dāng)結(jié)果的最高位產(chǎn)生一個進(jìn)位或借位，則C=1，否則，否則C=0。 溢出標(biāo)志溢出標(biāo)志O（Overflow Flag）在算術(shù)運(yùn)算中，帶符號數(shù)的運(yùn)算結(jié)果超出了在算術(shù)運(yùn)算中，帶符號數(shù)的運(yùn)算結(jié)果超出了8位或位或16位位 帶符號數(shù)能表達(dá)的范圍，則帶符號數(shù)能表達(dá)的范圍，則O=1，否則，否則O=0。 8位（字節(jié)）運(yùn)算位（字節(jié)）運(yùn)算 -128 +127 16位（字）位（字） 運(yùn)算運(yùn)算 -32768 +32767 符號標(biāo)志符號標(biāo)志S（Si

17、gn Flag） 結(jié)果的最高位（結(jié)果的最高位（D15或或D7）為）為1，則，則S=1，否則，否則 S=0。 零標(biāo)志零標(biāo)志Z（Zero Flag） 若運(yùn)算的結(jié)果為若運(yùn)算的結(jié)果為0，則，則Z=1，否則，否則Z=0。 奇偶標(biāo)志奇偶標(biāo)志P（Parity Flag） 若結(jié)果中若結(jié)果中1的個數(shù)為偶數(shù)，則的個數(shù)為偶數(shù)，則P=1，否則，否則，P=0。 輔助進(jìn)位標(biāo)志輔助進(jìn)位標(biāo)志A（Auxitiary Flag） 在字節(jié)操作時，由低半字節(jié)在字節(jié)操作時，由低半字節(jié)(第第3位位)向高半字節(jié)，向高半字節(jié)， 字操作時低字節(jié)向高字節(jié)有進(jìn)位或借位，則字操作時低字節(jié)向高字節(jié)有進(jìn)位或借位，則A=1，否則，否則A=0。 方向方向

18、標(biāo)志（標(biāo)志（Direction Flag） D=1 ，串操作時地址自動減量，串操作時地址自動減量，D=0，串操作時地址自，串操作時地址自 動增量。動增量。 中斷允許標(biāo)志（中斷允許標(biāo)志（Interruptenable Flag） I=1，則允許，則允許CPU接收外部的中斷請求，接收外部的中斷請求， I=0，則屏蔽外部中斷請求。，則屏蔽外部中斷請求。 追蹤標(biāo)志（追蹤標(biāo)志（Trace Flag） T=1，使處理進(jìn)入單步方式，以便于調(diào)試。，使處理進(jìn)入單步方式，以便于調(diào)試。狀狀態(tài)態(tài)標(biāo)標(biāo)志志控控制制標(biāo)標(biāo)志志例：兩個帶符號數(shù)例：兩個帶符號數(shù) 64 h , 64 h 相加。相加。 0 1 1 0 0 1 0

19、0 + 0 1 1 0 0 1 0 0 1 1 0 0 1 0 0 0 O=1（運(yùn)算結(jié)果超過（運(yùn)算結(jié)果超過127）；）； S=1 ； Z=0 ； A=0 ； P=0 ； C=0 。 O D I T S Z A P C1. 存儲器分段存儲器分段 8086有有20條地址線，它的直接尋址能力為條地址線，它的直接尋址能力為 220=1M，所以在一個，所以在一個8088組成的系統(tǒng)中，可以有多達(dá)組成的系統(tǒng)中，可以有多達(dá)1M字節(jié)的字節(jié)的存儲器，這存儲器，這1M字節(jié)在邏輯上可以組成一個線性矩陣，地字節(jié)在邏輯上可以組成一個線性矩陣，地址從址從00000到到FFFFF。給定一個。給定一個20位的地址，就可以從中位

20、的地址，就可以從中取出所需的指令和數(shù)據(jù)。取出所需的指令和數(shù)據(jù)。 在在8086內(nèi)部，內(nèi)部，ALU 能進(jìn)行能進(jìn)行16位的運(yùn)算，有關(guān)地址寄位的運(yùn)算，有關(guān)地址寄存器如：存器如：IP、SP、BX、BP、SI、DI等都是等都是16位的，因位的，因而對地址的運(yùn)算也只能是而對地址的運(yùn)算也只能是16位。其尋址的范圍最多是位。其尋址的范圍最多是216=64K。 存儲器物理存儲器物理地址地址的的形成形成存儲器物理存儲器物理地址地址的的形成形成 在在8086中怎樣形成這中怎樣形成這20位的地址呢？位的地址呢？分段！分段！ 將內(nèi)存的將內(nèi)存的1M字節(jié)以字節(jié)以64K為范圍，分成若干段；在為范圍，分成若干段；在8086中設(shè)置

21、中設(shè)置4個段寄存器個段寄存器CS、DS、SS、ES，在尋址，在尋址一個具體的內(nèi)存單元（物理地址）時，由一個段寄一個具體的內(nèi)存單元（物理地址）時，由一個段寄存器中保存的存器中保存的16位基地址，加上由位基地址，加上由IP（或（或SP，或，或BP，或或BX，或，或SI，或，或DI）中保存的、可由）中保存的、可由CPU處理的處理的16位偏移量，來形成位偏移量，來形成20位的物理地址。位的物理地址。 在形成物理地址時，地址加法器將段寄存器中的在形成物理地址時，地址加法器將段寄存器中的16位數(shù)左移位數(shù)左移4位，然后與位，然后與16位偏移地址相加，形成位偏移地址相加，形成20位的物理地址。位的物理地址。

22、1M空間可以分成若干段，每段最多空間可以分成若干段，每段最多64K字節(jié)地址空字節(jié)地址空間；間； 每段的起始地址必須能被每段的起始地址必須能被16整除；整除； 各段之間可以重疊。各段之間可以重疊。 16位段地址位段地址 16位段內(nèi)偏移量位段內(nèi)偏移量16位段地址位段地址 0000 20位物理地址位物理地址地址加法器地址加法器段寄存器段寄存器偏移量寄存器偏移量寄存器左移左移4位位2. 物理地址與邏輯地址物理地址與邏輯地址 邏輯地址邏輯地址程序中編排的地址，由段地址和段內(nèi)偏移地址程序中編排的地址，由段地址和段內(nèi)偏移地址組成；組成； 物理地址物理地址信息、數(shù)據(jù)在存儲器中實際存放的地址。信息、數(shù)據(jù)在存儲器

23、中實際存放的地址。 物理地址是唯一的，不同的邏輯地址可得到相同的物理地物理地址是唯一的，不同的邏輯地址可得到相同的物理地址，如：址，如： 2000：200 20200 2010：100 202003. 8086的奇偶地址的奇偶地址 8086系統(tǒng)的存儲器分為兩個系統(tǒng)的存儲器分為兩個512K的存儲體，一個用來存儲的存儲體，一個用來存儲奇數(shù)地址的奇數(shù)地址的 字節(jié)，一個用來存儲偶數(shù)地址的字節(jié)。字節(jié)，一個用來存儲偶數(shù)地址的字節(jié)。存儲器物理存儲器物理地址地址的的形成形成8086/8088內(nèi)存內(nèi)存以字節(jié)為單位，以字節(jié)為單位，容量容量1M字節(jié)字節(jié)，地址范圍地址范圍 00000H0FFFFFH。內(nèi)存（邏輯）地址

24、表示：內(nèi)存（邏輯）地址表示：段基址段基址（16 位位2# ） : 偏移址偏移址（16 位位2# ）內(nèi)存（物理）地址映射：內(nèi)存（物理）地址映射：段基址段基址16偏移址偏移址例如：例如：邏輯地址邏輯地址 0100H：02A0H 物理地址物理地址 0100H2402A0H=01000H02A0H=012A0HD15 D0 16 位的位的 段段 基基 址址 0 0 0 0 D15 D0+） 16 位的位的 偏偏 移址移址 20 位位 的的 物物 理理 地地 址址 物理地址的形成物理地址的形成 指令周期指令周期 執(zhí)行一條指令所需的時間稱為指令周期。執(zhí)行一條指令所需的時間稱為指令周期。 在在8088/80

25、86中，由于它的并行處理的特點，一條指令的執(zhí)行中，由于它的并行處理的特點，一條指令的執(zhí)行時間為：時間為： 取操作數(shù)取操作數(shù)+執(zhí)行指令執(zhí)行指令+傳送結(jié)果傳送結(jié)果（但是，在（但是，在8086/8088中不同的指令的指令周期是不同的，因中不同的指令的指令周期是不同的，因 此我們再將其細(xì)劃，把一個指令周期劃分為一個個總線周期此我們再將其細(xì)劃，把一個指令周期劃分為一個個總線周期。）。） 總線周期總線周期CPU從存儲器或輸入輸出端口，存（或?。┮粡拇鎯ζ骰蜉斎胼敵龆丝冢妫ɑ蛉。┮粋€字節(jié)所需的個字節(jié)所需的 時間，即為總線周期。時間，即為總線周期。 T 狀態(tài)狀態(tài)(時鐘周期）時鐘周期） 每個總線周期通常包含每

26、個總線周期通常包含4個個T狀態(tài)。狀態(tài)。T狀態(tài)是狀態(tài)是8088中處理動作的最小時間單位，它就是時鐘周期。中處理動作的最小時間單位，它就是時鐘周期。（8088的時鐘頻率為的時鐘頻率為5MHZ, 故時鐘周期，也即一個故時鐘周期，也即一個T狀態(tài)為狀態(tài)為200ns。）。） 2.1.2 8086/8088的總線周期的總線周期2.1.2 8086/8088的總線周期的總線周期一個總線周期由若干個一個總線周期由若干個時鐘周期（時鐘周期（T）組組成。成。8086/8088的的基本總線周期基本總線周期，由，由T1，T2，T3，T4表示的表示的4個時鐘周期組成。個時鐘周期組成?？偩€總線讀讀/寫操作基本總線周期寫操作

27、基本總線周期的時序：的時序：在在T1狀態(tài)，輸出讀狀態(tài)，輸出讀/寫對象的寫對象的地址地址；在在T2T3狀態(tài)，數(shù)據(jù)總線傳送狀態(tài)，數(shù)據(jù)總線傳送數(shù)據(jù)數(shù)據(jù)；在在T4狀態(tài)，表示讀狀態(tài)，表示讀/寫寫結(jié)束結(jié)束。TW時鐘狀態(tài)和時鐘狀態(tài)和TI時鐘狀態(tài)時鐘狀態(tài)TW時鐘狀態(tài)時鐘狀態(tài)用用基本總線周期基本總線周期進(jìn)行讀進(jìn)行讀/寫操作時，系統(tǒng)的寫操作時，系統(tǒng)的“Ready”電路會產(chǎn)電路會產(chǎn)生生READY信號。當(dāng)信號。當(dāng)CPU在在T3狀態(tài)檢測到狀態(tài)檢測到READY無效信號，無效信號，表示數(shù)據(jù)傳送未完成，在表示數(shù)據(jù)傳送未完成，在T3之后插入之后插入1n個個等待周期等待周期TW 。所。所以，以，讀讀/寫總線周期是寫總線周期是（4

28、+n）T 。在基本總線周期中插入在基本總線周期中插入TW狀態(tài)，實際是狀態(tài)，實際是快速快速CPU對慢速存儲對慢速存儲器或器或I/O設(shè)備的一種等待設(shè)備的一種等待。TI時鐘狀態(tài)時鐘狀態(tài)當(dāng)當(dāng)CPU不需要執(zhí)行總線操作時，不需要執(zhí)行總線操作時，BIU插入插入1n個個空閑周期空閑周期TI，進(jìn)入總線空閑狀態(tài)（空操作）。進(jìn)入總線空閑狀態(tài)（空操作）。TI只是指總線操作的空閑，只是指總線操作的空閑，CPU內(nèi)部仍可進(jìn)行有效操作。內(nèi)部仍可進(jìn)行有效操作。在兩個總線周期之間插入在兩個總線周期之間插入TI狀態(tài)，實際是狀態(tài)，實際是總線接口部件總線接口部件BIU對對執(zhí)行部件執(zhí)行部件EU的一種等待的一種等待。 讀周期的時序讀周期的

29、時序 讀周期的時序如圖所示，一個基本的讀周期一般包含如下幾個狀態(tài)讀周期的時序如圖所示，一個基本的讀周期一般包含如下幾個狀態(tài)。 讀周期的時序讀周期的時序l T1T1狀態(tài)：信號有效，指出讀內(nèi)存還是狀態(tài)：信號有效，指出讀內(nèi)存還是I/OI/O；地址輸出分；地址輸出分高高4 4位和低位和低1616位；位；ALEALE輸出地址鎖存信號；信號表示高輸出地址鎖存信號；信號表示高8 8位數(shù)據(jù)總線上的信息可用。位數(shù)據(jù)總線上的信息可用。 l T2T2狀態(tài)：地址信號消失，地址總線狀態(tài)：地址信號消失，地址總線AD15AD15AD0AD0進(jìn)入高阻進(jìn)入高阻狀態(tài)，為讀入數(shù)據(jù)作準(zhǔn)備。狀態(tài)，為讀入數(shù)據(jù)作準(zhǔn)備。 l T3T3狀態(tài)：

30、若存儲器和外設(shè)速度足夠快，此時狀態(tài)：若存儲器和外設(shè)速度足夠快，此時CPU CPU 接收接收數(shù)據(jù)。數(shù)據(jù)。 l TwTw狀態(tài)：在存儲器和外設(shè)速度較慢時，還要在狀態(tài)：在存儲器和外設(shè)速度較慢時，還要在T3T3之后之后插入一個或幾個插入一個或幾個TwTw。 l T4T4狀態(tài)：狀態(tài)：CPUCPU對數(shù)據(jù)總線采樣，獲得數(shù)據(jù)。對數(shù)據(jù)總線采樣，獲得數(shù)據(jù)。 寫周期寫周期時序圖所示，一個基本的寫周期一般包含如下幾個狀態(tài)圖所示，一個基本的寫周期一般包含如下幾個狀態(tài)。寫周期寫周期時序時序 T1狀態(tài)：信號有效，指出寫內(nèi)存還是狀態(tài)：信號有效，指出寫內(nèi)存還是I/O；地址輸出分高；地址輸出分高4位位和低和低16位；位； ALE輸

31、出地址鎖存信號；信號表示高輸出地址鎖存信號；信號表示高8位數(shù)據(jù)總位數(shù)據(jù)總線上信息可用。線上信息可用。 T2狀態(tài)：狀態(tài)：CPU往地址總線往地址總線AD15AD0 發(fā)送數(shù)據(jù)。發(fā)送數(shù)據(jù)。 T3狀態(tài)：狀態(tài)：CPU繼續(xù)提供狀態(tài)信息和數(shù)據(jù)。繼續(xù)提供狀態(tài)信息和數(shù)據(jù)。 Tw狀態(tài)：在存儲器和外設(shè)速度較慢時，還要在狀態(tài)：在存儲器和外設(shè)速度較慢時，還要在T3之后插入之后插入一個或幾個一個或幾個Tw。 T4狀態(tài)：狀態(tài)：CPU撤除信息。撤除信息。 2.1.3 8086/8088的管腳特性的管腳特性8086/8088微處理器可以有兩種工作組態(tài)（模式），即微處理器可以有兩種工作組態(tài)（模式），即最小最小模式模式（單處理器）和

32、（單處理器）和最大模式最大模式（多處理器）（多處理器）。MN/MX（33引腳）：最小引腳）：最小/最大模式選擇信號。最大模式選擇信號。MN/MX=1（Vcc），設(shè)置為最小模式；），設(shè)置為最小模式；MN/MX=0（GND），設(shè)置為最大模式。），設(shè)置為最大模式。8086/8088為為40管腳的雙列直插式組件封裝。其中，地址和管腳的雙列直插式組件封裝。其中，地址和數(shù)據(jù)管腳，數(shù)據(jù)管腳，功能復(fù)用功能復(fù)用；2431管腳，取決于管腳，取決于最小最小/最大模式最大模式的不同，功能復(fù)用。的不同，功能復(fù)用。8086/8088最小模式最小模式的所有具有的所有具有三態(tài)三態(tài)的管腳，在處理器讓出的管腳，在處理器讓出總線控

33、制權(quán)時呈現(xiàn)總線控制權(quán)時呈現(xiàn)高阻態(tài)高阻態(tài)（浮空態(tài)）。（浮空態(tài)）。 8086和和8088的管腳略有不同。的管腳略有不同。8086/8088的管腳圖的管腳圖GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND1 402 393 384 375 366 357 348 339 3210 3111 3012 2913 2814 2715 2616 2517 2418 2319 2220 21VccA15A16/S3A17/S4A18/S5A19/S6SS0(HIGH)MN/MXRDHOLD（RQ/GT0）HLDA（RQ/GT1）WR（LO

34、CK）IO/M（S2）DT/R（S1）DEN（S0）ALE（QS1）INTA（QS0）TESTREADYRESETGNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND1 402 393 384 375 366 357 348 339 3210 3111 3012 2913 2814 2715 2616 2517 2418 2319 2220 21VccAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD（RQ/GT0）HLDA（RQ/GT1）WR（LOCK）M/IO（S2）DT

35、/R（S1）DEN（S0）ALE（QS1）INTA（QS0）TESTREADYRESET8088的管腳的管腳 8086的管腳的管腳1、地址、地址/數(shù)據(jù)總線數(shù)據(jù)總線AD15-AD0：地址：地址/數(shù)據(jù)復(fù)用引腳，雙向，三態(tài)。數(shù)據(jù)復(fù)用引腳，雙向，三態(tài)。（8086/8088）AD15-AD0：16位地址總線位地址總線A15-A0，輸，輸出訪問存儲器或出訪問存儲器或I/O的地址信息。的地址信息。（8086）AD15-AD0：16位數(shù)據(jù)總線位數(shù)據(jù)總線D15-D0，與存儲，與存儲器和器和I/O設(shè)備交換數(shù)據(jù)信息。設(shè)備交換數(shù)據(jù)信息。（8088）AD7-AD0：8位數(shù)據(jù)總線位數(shù)據(jù)總線D7-D0，與存儲器和，與存儲器

36、和I/O設(shè)備交換數(shù)據(jù)信息。設(shè)備交換數(shù)據(jù)信息。地址地址/數(shù)據(jù)總線復(fù)用，分時工作。數(shù)據(jù)總線復(fù)用，分時工作。2、地址、地址/狀態(tài)總線狀態(tài)總線A19/S6-A16/S3A19/S6-A16/S3：地址地址/狀態(tài)總線復(fù)用引腳，輸出，三態(tài)。狀態(tài)總線復(fù)用引腳，輸出，三態(tài)。A19/S6-A16/S3：輸出訪問存儲器的輸出訪問存儲器的20位地址的高位地址的高4位位地址地址A19-A16。A19/S6-A16/S3：輸出輸出CPU的工作狀態(tài)。的工作狀態(tài)。A19/S6-A16/S3：分時工作，分時工作，T1狀態(tài)：輸出地址的高狀態(tài)：輸出地址的高4位信息；位信息；T2、T3、T4狀態(tài)：輸出狀態(tài)信息。狀態(tài)：輸出狀態(tài)信息。

37、S6：指示指示8086/8088當(dāng)前是否與總線相連，當(dāng)前是否與總線相連，S6=0，表示，表示8086/8088當(dāng)前與總線相連。當(dāng)前與總線相連。S5：表明中斷允許標(biāo)志當(dāng)前的設(shè)置。表明中斷允許標(biāo)志當(dāng)前的設(shè)置。S5=0，表示，表示CPU中斷是關(guān)閉的，禁止一切可屏蔽中斷源的中斷請求中斷是關(guān)閉的，禁止一切可屏蔽中斷源的中斷請求；S5=1，表示，表示CPU中斷是開放的，允許一切可屏蔽中斷中斷是開放的，允許一切可屏蔽中斷源的中斷申請。源的中斷申請。S4、S3：指出當(dāng)前使用段寄存器的情況。指出當(dāng)前使用段寄存器的情況。 S4、S3組合所對應(yīng)的段寄存器情況組合所對應(yīng)的段寄存器情況 S4 S3 段寄存器段寄存器 0

38、 0 當(dāng)前正在使用當(dāng)前正在使用ES 0 1 當(dāng)前正在使用當(dāng)前正在使用SS 1 0 當(dāng)前正在使用當(dāng)前正在使用CS 1 1 當(dāng)前正在使用當(dāng)前正在使用DS3、控制總線、控制總線(1)、/BHE/S7：高高8位數(shù)據(jù)總線允許位數(shù)據(jù)總線允許/狀態(tài)復(fù)用引腳。在狀態(tài)復(fù)用引腳。在總線周期的總線周期的T1狀態(tài)，此引腳輸出狀態(tài)，此引腳輸出/BHE信號，表示高信號，表示高8位數(shù)據(jù)線位數(shù)據(jù)線D15-D8上的數(shù)據(jù)有效。上的數(shù)據(jù)有效。在在T2、T3、TW和和T4狀態(tài)時，此引腳輸出狀態(tài)時，此引腳輸出S7狀態(tài)信號。狀態(tài)信號。/BHE、A0組合：組合：/BHE A0 總線使用情況總線使用情況 0 0 從偶地址單元開始，在從偶地址

39、單元開始，在16位數(shù)據(jù)總線上進(jìn)行字傳送位數(shù)據(jù)總線上進(jìn)行字傳送 0 1 從奇地址單元開始，在高從奇地址單元開始，在高8位數(shù)據(jù)總線上進(jìn)行字節(jié)傳送位數(shù)據(jù)總線上進(jìn)行字節(jié)傳送 1 0 從偶地址單元開始，在低從偶地址單元開始，在低8位數(shù)據(jù)總線上進(jìn)行字節(jié)傳送位數(shù)據(jù)總線上進(jìn)行字節(jié)傳送 1 1 無效無效S7：8086中無定義。中無定義。 8088中，在最大模式中，為高電平；中，在最大模式中，為高電平； 在最小模式中，輸出在最小模式中，輸出SS0信號，此信號與信號，此信號與其它信號合作將總線周期的讀其它信號合作將總線周期的讀/寫動作。寫動作。 （2）、）、/RD：讀信號，三態(tài)輸出，低電平有效。讀信號，三態(tài)輸出，低

40、電平有效。/RD=0，表示當(dāng)前表示當(dāng)前CPU正在對存儲器或正在對存儲器或I/O端口進(jìn)行讀操作。端口進(jìn)行讀操作。（3）、）、/WR：寫信號，三態(tài)輸出，低電平有效寫信號，三態(tài)輸出，低電平有效。/WR=0，表示當(dāng)前，表示當(dāng)前CPU正在對存儲器或正在對存儲器或I/O端口進(jìn)行讀端口進(jìn)行讀操作。操作。（4）、）、M/IO：存儲器或存儲器或IO端口訪問信號，三態(tài)輸出。端口訪問信號，三態(tài)輸出。M/IO=1，表示，表示CPU正在訪問存儲器；正在訪問存儲器；M/IO=0，表示，表示CPU正在訪問正在訪問IO端口。端口。（5）、）、READY：準(zhǔn)備就緒信號，輸入，高電平有效。準(zhǔn)備就緒信號，輸入，高電平有效。READ

41、Y=1，表示，表示CPU訪問的存儲器或訪問的存儲器或IO端口已準(zhǔn)備好端口已準(zhǔn)備好傳送數(shù)據(jù)傳送數(shù)據(jù)。若。若CPU在總線周期在總線周期T3狀態(tài)檢測到狀態(tài)檢測到READY=0，表示未準(zhǔn)備好，表示未準(zhǔn)備好，CPU自動插入一個或多個等待狀態(tài)自動插入一個或多個等待狀態(tài)TW，直到直到READY=1為止。為止。（6）、）、INTR：可屏蔽中斷請求信號，輸入，高電平有可屏蔽中斷請求信號，輸入，高電平有效。效。當(dāng)當(dāng)INTR=1，表示外設(shè)向，表示外設(shè)向CPU發(fā)出中斷請求，發(fā)出中斷請求，CPU在當(dāng)前指令周期的最后一個在當(dāng)前指令周期的最后一個T狀態(tài)去采樣該信號，若此狀態(tài)去采樣該信號，若此時，時，IF=1，CPU響應(yīng)中斷

42、，執(zhí)行中斷服務(wù)程序。響應(yīng)中斷，執(zhí)行中斷服務(wù)程序。（7）、）、/INTA：中斷響應(yīng)信號，輸出，低電平有效。中斷響應(yīng)信號，輸出，低電平有效。表示表示CPU響應(yīng)了外設(shè)發(fā)來的中斷申請信號響應(yīng)了外設(shè)發(fā)來的中斷申請信號INTR。（8）、）、NMI：不可屏蔽中斷請求信號，輸入，上升沿不可屏蔽中斷請求信號，輸入，上升沿觸發(fā)。該請求信號不受觸發(fā)。該請求信號不受IF狀態(tài)的影響，也不能用軟件屏狀態(tài)的影響，也不能用軟件屏蔽，蔽，一旦該信號有效，則執(zhí)行完當(dāng)前指令后立即響應(yīng)中一旦該信號有效，則執(zhí)行完當(dāng)前指令后立即響應(yīng)中斷。斷。（9）、）、/TEST：測試信號，輸入，低電平有效。當(dāng)測試信號，輸入，低電平有效。當(dāng)CPU執(zhí)行執(zhí)

43、行WAIT指令時，指令時，每隔個時鐘周期對每隔個時鐘周期對/TEST進(jìn)行進(jìn)行一次測試一次測試，若，若/TEST=1，繼續(xù)等待，直到，繼續(xù)等待，直到/TEST=0。（10）、）、RESET：復(fù)位信號，輸入，高電平有效。：復(fù)位信號，輸入，高電平有效。RESET信號至少要保持信號至少要保持4個時鐘周期。個時鐘周期。復(fù)位時：標(biāo)志寄復(fù)位時：標(biāo)志寄存器、存器、IP、DS、SS、ES為為0，CS=FFFFH，復(fù)位后，復(fù)位后CPU從從FFFF0H處開始處開始 執(zhí)行。執(zhí)行。（11）、）、ALE：地址鎖存允許信號，輸出，高電平有效。地址鎖存允許信號，輸出，高電平有效。用來鎖存地址信號用來鎖存地址信號A15-A0，

44、分時使用，分時使用AD15-AD0地址地址/數(shù)據(jù)總線。數(shù)據(jù)總線。（12）、）、DT/R：數(shù)據(jù)發(fā)送數(shù)據(jù)發(fā)送/接收控制信號，三態(tài)輸出。接收控制信號，三態(tài)輸出。此信號控制數(shù)據(jù)總線上的收發(fā)器此信號控制數(shù)據(jù)總線上的收發(fā)器8286的數(shù)據(jù)傳送方向，的數(shù)據(jù)傳送方向，DT/R=1，發(fā)送數(shù)據(jù)，發(fā)送數(shù)據(jù)-寫操作；寫操作；DT/R=0，接收數(shù)據(jù)，接收數(shù)據(jù)-讀操作。讀操作。（13）、）、/DEN：數(shù)據(jù)允許信號，三態(tài)輸出，低電平有數(shù)據(jù)允許信號，三態(tài)輸出，低電平有效。作為數(shù)據(jù)總線上收發(fā)器效。作為數(shù)據(jù)總線上收發(fā)器8286的選通信號。的選通信號。（14）、）、HOLD：總線請求信號，輸入，高電平有效。總線請求信號，輸入，高電平

45、有效。當(dāng)系統(tǒng)中當(dāng)系統(tǒng)中CPU之外的另一個控制器要求使用總線時，之外的另一個控制器要求使用總線時，通過它向通過它向CPU發(fā)一高電平的請求信號。發(fā)一高電平的請求信號。（15）、）、HLDA：總線請求響應(yīng)信號，輸出，高電平有總線請求響應(yīng)信號，輸出，高電平有效。效。當(dāng)當(dāng)HLDA有效時，表示有效時，表示CPU對其它控制器的總線請對其它控制器的總線請求作出響應(yīng)求作出響應(yīng)，與此同時，所有與三總線相接的，與此同時，所有與三總線相接的CPU的的線腳呈現(xiàn)高阻抗?fàn)顟B(tài)，從而讓出總線。線腳呈現(xiàn)高阻抗?fàn)顟B(tài)，從而讓出總線。（16）、）、MN/MX：工作模式選擇信號，輸入。工作模式選擇信號，輸入。MN/MX=1，表示，表示C

46、PU工作在最小模式系統(tǒng)；工作在最小模式系統(tǒng)；MN/MX=0，表示，表示CPU工作在最大模式系統(tǒng)。工作在最大模式系統(tǒng)。（17）、）、CLK：主時鐘信號，輸入。主時鐘信號，輸入。8086/8088的時鐘的時鐘頻率為頻率為5MHZ。4、電源線和地線、電源線和地線8086/8088采用單采用單+5V，1、20引腳為地線。引腳為地線。5、最大模式下的有關(guān)引腳、最大模式下的有關(guān)引腳（1）、）、QS1、QS2：指令隊列狀態(tài)信號，輸出。：指令隊列狀態(tài)信號，輸出。 QS1 QS2 含義含義 0 0 無操作無操作 0 1 將指令首字節(jié)送入指令隊列將指令首字節(jié)送入指令隊列 1 0 隊列為空隊列為空 1 1 將指令其

47、余字節(jié)送指令隊列將指令其余字節(jié)送指令隊列（2）、）、S2、S1、S0：總線周期狀態(tài)信號，三態(tài)輸出。：總線周期狀態(tài)信號，三態(tài)輸出。 S2、S1、S0狀態(tài)信號的編碼狀態(tài)信號的編碼 S2 S1 S0 操作過程操作過程 產(chǎn)生信號產(chǎn)生信號 0 0 0 發(fā)中斷響應(yīng)信號發(fā)中斷響應(yīng)信號 /INTA 0 0 1 讀讀I/O端口端口 IORC 0 1 0 寫寫I/O端口端口 IOWC 0 1 1 暫停暫停 無無 1 0 0 取指令取指令 /MRDC 1 0 1 讀存儲器讀存儲器 /MRDC 1 1 0 寫存儲器寫存儲器 /AMWC 1 1 1 無作用無作用 無無（3）、）、/RQ/GT1、/RQ/GT2：總線請求

48、信號總線請求信號（輸入）（輸入）/總線請求允許信號（輸出），雙向，總線請求允許信號（輸出），雙向，低電平有效。低電平有效。（4）、）、/LOCK：總線封鎖信號，三態(tài)輸出，總線封鎖信號，三態(tài)輸出，低電平有效。低電平有效。/LOCK=0，CPU不允許其它控不允許其它控制器占用總線。制器占用總線。8086/8088讀讀/寫總線操作示例寫總線操作示例MOV AL，2000H ；從存儲器讀一個字節(jié)數(shù)；從存儲器讀一個字節(jié)數(shù)EU譯碼，通知譯碼，通知BIU 執(zhí)行一個執(zhí)行一個“存儲器讀存儲器讀”總線周期；總線周期；BIU的地址加法器得到存儲器的地址加法器得到存儲器20位地址碼，在位地址碼，在T1時刻輸出到時刻輸

49、出到地址鎖存器，進(jìn)而在地址鎖存器，進(jìn)而在AB總線上保持總線上保持A19A0地址信號；同時地址信號；同時BIU產(chǎn)生相關(guān)控制有效信號：產(chǎn)生相關(guān)控制有效信號：M/IO=1，RD=0，WR=1，從，從存儲器取得的字節(jié)數(shù)，經(jīng)存儲器取得的字節(jié)數(shù)，經(jīng)DB總線的總線的D7D0讀入讀入BIU ，再傳，再傳送給送給AL 。 OUT 80H，AL ；往接口寫（輸出）一個字節(jié)數(shù)；往接口寫（輸出）一個字節(jié)數(shù)EU譯碼，通知譯碼，通知BIU 執(zhí)行一個執(zhí)行一個“I/O寫寫”總線周期；總線周期；BIU把把16位位I/O地址碼在地址碼在T1時刻輸出到地址鎖存器，進(jìn)而在時刻輸出到地址鎖存器，進(jìn)而在AB總線上保持總線上保持A15A0

50、地址信號；同時地址信號；同時BIU產(chǎn)生相關(guān)控制有產(chǎn)生相關(guān)控制有效信號：效信號：M/IO=0，RD=1，WR=0， AL寄存器的數(shù)據(jù)，經(jīng)寄存器的數(shù)據(jù)，經(jīng)DB總線的總線的D7D0寫到相應(yīng)寫到相應(yīng)I/O地址的接口。地址的接口。2.2.1 最小最小/ /大模式系統(tǒng)組成的特點大模式系統(tǒng)組成的特點 8086/8088微機(jī)系統(tǒng)硬件結(jié)構(gòu)組成由微機(jī)系統(tǒng)硬件結(jié)構(gòu)組成由最小模式最小模式、最大模式最大模式的的不同而有所差異。不同而有所差異。最小最小/大模式具有共性的特點大模式具有共性的特點： MN/MX端接端接Vcc或或GND，決定是，決定是最小模式或最大模式最小模式或最大模式。 8284A時鐘發(fā)生器時鐘發(fā)生器，外接

51、，外接15MHz振蕩源，經(jīng)振蕩源，經(jīng)8284A三分頻三分頻后，得到后，得到5MHz主頻送系統(tǒng)時鐘端主頻送系統(tǒng)時鐘端CLK。 地址鎖存器地址鎖存器8282（3片）片），在，在T1時鎖存地址時鎖存地址/數(shù)據(jù)復(fù)用線上數(shù)據(jù)復(fù)用線上的的A19A0地址信號。地址信號。 數(shù)據(jù)驅(qū)動數(shù)據(jù)驅(qū)動/收發(fā)器收發(fā)器8286（1/2片）片），當(dāng)系統(tǒng)所連的存儲器和外，當(dāng)系統(tǒng)所連的存儲器和外設(shè)較多，需要增加數(shù)據(jù)總線驅(qū)動能力時可選用。設(shè)較多，需要增加數(shù)據(jù)總線驅(qū)動能力時可選用。系統(tǒng)組成還必須有半導(dǎo)體系統(tǒng)組成還必須有半導(dǎo)體存儲器存儲器RAM和和ROM，外部設(shè)備，外部設(shè)備的的I/O接口接口，中斷控制管理部件中斷控制管理部件等組件。等組

52、件。2.2.2 8086/8088最小模式組成最小模式組成VCCCLK ALEREADY RESET A19A8AD7AD08088MN/MX DT/R DEN其它控制總線其它控制總線 D7D08286收發(fā)器收發(fā)器TOESTB8282鎖存器鎖存器OEA19A08284A等待等待狀態(tài)狀態(tài)發(fā)生發(fā)生VCC最小模式系統(tǒng)組成示意圖最小模式系統(tǒng)組成示意圖2.2.3 8086/8088最大模式組成最大模式組成最大模式系統(tǒng)最大模式系統(tǒng)（多處理器系統(tǒng)）有兩個或兩個以上能進(jìn)行譯（多處理器系統(tǒng)）有兩個或兩個以上能進(jìn)行譯碼和執(zhí)行指令的處理器組成。系統(tǒng)處理器可以是通用處理碼和執(zhí)行指令的處理器組成。系統(tǒng)處理器可以是通用處

53、理器，也可以是專用處理器器，也可以是專用處理器協(xié)處理器協(xié)處理器。最常用的協(xié)處理。最常用的協(xié)處理器是數(shù)值數(shù)據(jù)處理器（如，器是數(shù)值數(shù)據(jù)處理器（如，8087 NDP）和輸入）和輸入/輸出處理器輸出處理器（如，（如，8089 IOP）。）。最大模式系統(tǒng)最大模式系統(tǒng)有多種組成結(jié)構(gòu)，但其共同的特征是：所有的有多種組成結(jié)構(gòu)，但其共同的特征是：所有的處理器處理器共享系統(tǒng)總線，共享系統(tǒng)存儲器和共享系統(tǒng)總線，共享系統(tǒng)存儲器和I/O設(shè)備設(shè)備。因此，。因此，必須增加必須增加總線控制器總線控制器8288 和和總線裁決器總線裁決器8289，以解決處理，以解決處理器之間的協(xié)調(diào)、通信，多個部件對總線的共享，以及對總器之間的協(xié)

54、調(diào)、通信，多個部件對總線的共享，以及對總線請求部件進(jìn)行判優(yōu)裁決等問題。線請求部件進(jìn)行判優(yōu)裁決等問題。 8086/8088最大模式系統(tǒng)最大模式系統(tǒng)許多控制信號不再由許多控制信號不再由8086/8088直接直接發(fā)出，而是由發(fā)出，而是由總線控制器總線控制器8288對控制信號進(jìn)行變換和組合，對控制信號進(jìn)行變換和組合，得到系統(tǒng)各種總線控制信號。得到系統(tǒng)各種總線控制信號。 最大模式系統(tǒng)組成示意圖最大模式系統(tǒng)組成示意圖CLK S2S0READYRESET8086BHEA19A16AD15AD0MN/MX其它控制總線其它控制總線D15D08286收發(fā)器收發(fā)器TOEA19A0STB8282鎖存器鎖存器OEBHE

55、CLK8288DENDT/RALE控制總線控制總線8284A等待等待狀態(tài)狀態(tài)發(fā)生發(fā)生VCCPC/XT微機(jī)組成示例微機(jī)組成示例鍵盤鍵盤喇叭喇叭配置接口配置接口8255數(shù)據(jù)驅(qū)動器數(shù)據(jù)驅(qū)動器74LS245地址鎖存器地址鎖存器74LS373總線控制器總線控制器8288微處理器微處理器8088協(xié)處理器協(xié)處理器8087時鐘時鐘發(fā)生器發(fā)生器8284數(shù)據(jù)總線數(shù)據(jù)總線控制總線控制總線地址總線地址總線8個個PC/XT總線總線擴(kuò)展槽擴(kuò)展槽存儲器存儲器RAM/ ROM4通道通道DMA82378級中斷級中斷控制器控制器82593通道通道計數(shù)器計數(shù)器82532.3.1 80 x86高檔微處理器高檔微處理器80868088

56、802868038680486Pentium管腳數(shù)管腳數(shù)404068132168296主頻主頻5/85/88/1025/3375/100133/200字長字長161616323232外數(shù)據(jù)線外數(shù)據(jù)線16816323264外地址線外地址線202024323236物理空間物理空間1MB1MB16MB4GB4GB64GB虛擬空間虛擬空間1GB64TB64TB64TB高速緩存高速緩存外置外置內(nèi)置內(nèi)置8KB內(nèi)置內(nèi)置16KB工作電壓工作電壓5V5V5V5V5/3.3V3.3VIntel 80 x86微處理器技術(shù)指標(biāo)微處理器技術(shù)指標(biāo)80386微處理器的特點微處理器的特點80386是典型的第一代是典型的第一代

57、CISC（Complex Instruction Set Computer復(fù)合指令集計算機(jī)）體系結(jié)構(gòu)的復(fù)合指令集計算機(jī)）體系結(jié)構(gòu)的32位微處理器。位微處理器。80386采用采用全全32位結(jié)構(gòu)位結(jié)構(gòu)。提供。提供32位外部數(shù)據(jù)、地址總線?？晌煌獠繑?shù)據(jù)、地址總線?？蓪ぶ穼ぶ?GB物理存儲空間，物理存儲空間， 64TB虛存空間。虛存空間。80386按功能劃分由按功能劃分由6個部件組成個部件組成：總線接口部件、指令預(yù)：總線接口部件、指令預(yù)取部件、指令譯碼部件、指令執(zhí)行部件、分段部件和分頁取部件、指令譯碼部件、指令執(zhí)行部件、分段部件和分頁部件。部件。80386可配置可配置數(shù)值協(xié)處理器數(shù)值協(xié)處理器80287

58、、80387，以實現(xiàn)高速數(shù)值，以實現(xiàn)高速數(shù)值處理。處理。 80386具有具有三種工作方式三種工作方式：實方式、保護(hù)方式和虛擬：實方式、保護(hù)方式和虛擬8086方方式。式。80486微處理器的特點微處理器的特點 80486在在Intel微處理器的歷史上首次采用了微處理器的歷史上首次采用了RISC（Reduced Instruction Set Computer精簡指令集計算機(jī)）技術(shù)。精簡指令集計算機(jī)）技術(shù)。 80486由由8個基本部件組成個基本部件組成：總線接口部件、指令預(yù)取部件、：總線接口部件、指令預(yù)取部件、指令譯碼部件、執(zhí)行部件、控制部件、存儲管理部件、高指令譯碼部件、執(zhí)行部件、控制部件、存儲管理部件、高速緩存部件和高性能浮點處理部件。速緩存部件和高性能浮點處理部件。 80486內(nèi)部內(nèi)部總線有總線有32、64、128位三種位三種。采用了突發(fā)總線技。采用了突發(fā)總線技術(shù)，可以同術(shù)，可以同 RAM 進(jìn)行高速數(shù)據(jù)交換。進(jìn)行高速數(shù)據(jù)交換。 80486配置了指令和數(shù)據(jù)共用的配置了指令和數(shù)據(jù)共用的8KB高速緩沖存儲器高速緩沖存儲器。 80486芯片內(nèi)設(shè)置了一個芯片內(nèi)設(shè)置了一個數(shù)值協(xié)處理器數(shù)值