1、CPU指令系統(tǒng)不等于指令系統(tǒng)不等于CPU設(shè)計(jì)設(shè)計(jì)lCPU設(shè)計(jì)還需要考慮設(shè)計(jì)還需要考慮 性能 功耗 I/O 存儲(chǔ)一、輸入輸出一、輸入輸出l用戶不會(huì)購(gòu)買無(wú)I/O的計(jì)算機(jī)l用戶更關(guān)心“響應(yīng)時(shí)間”性能lI/O子系統(tǒng)的性能直接影響整個(gè)系統(tǒng)的性能u歷史上一直由于熱衷于歷史上一直由于熱衷于CPU性能而受到忽視性能而受到忽視,最典最典型的是衡量計(jì)算機(jī)性能的指標(biāo)采用型的是衡量計(jì)算機(jī)性能的指標(biāo)采用CPUtime,而不而不管管I/O系統(tǒng)的好壞系統(tǒng)的好壞, 因此因此I/O系統(tǒng)稱作為系統(tǒng)稱作為“外部外部”設(shè)設(shè)備，而成為一種備，而成為一種“二等公民二等公民”。u事實(shí)上，能更好地度量性能的指標(biāo)是事實(shí)上，能更好地度量性能的指

2、標(biāo)是response time-即用戶輸入命令到產(chǎn)生結(jié)果之間的時(shí)間即用戶輸入命令到產(chǎn)生結(jié)果之間的時(shí)間。設(shè)在設(shè)在Response time中在中在CPU上的運(yùn)行時(shí)間占上的運(yùn)行時(shí)間占90%。u若若CPU運(yùn)行速度提高到原來(lái)的運(yùn)行速度提高到原來(lái)的10倍倍 則：則：Speedup=1/ (0.1+0.09) =5若若CPU運(yùn)行速度提高到原來(lái)的運(yùn)行速度提高到原來(lái)的100倍倍 則：則：Speedup=1/ (0.1+0.009) =10uCPU以每年以每年55%改善性能（提高速度），而改善性能（提高速度），而I/O跟不上。所以沒有理由一味追求快的跟不上。所以沒有理由一味追求快的CPU。1.寄存器與寄存器與I

3、Ol設(shè)備通常有設(shè)備通常有 數(shù)據(jù)寄存器 狀態(tài)寄存器 控制寄存器示例：示例：8251 UARTlUART：通用異步收發(fā)器：通用異步收發(fā)器l進(jìn)行串行通信進(jìn)行串行通信l每個(gè)字符的傳輸有起始位每個(gè)字符的傳輸有起始位0與結(jié)束位與結(jié)束位1l波特率波特率lCPU初始化初始化UART的模式寄存器的模式寄存器 波特率 每字符位數(shù) 奇偶校驗(yàn) 結(jié)束位長(zhǎng)度lUART有一個(gè)有一個(gè)8位寄存器位寄存器 緩存UART與CPU之間的字符l狀態(tài)寄存器：狀態(tài)寄存器： 發(fā)送器就位信號(hào)：Transmitter Ready 發(fā)送器空信號(hào)：Transmitter Empty 接收器就緒：Receiver Ready 2、輸入輸出原語(yǔ)、輸入輸

4、出原語(yǔ)l兩種途徑進(jìn)行兩種途徑進(jìn)行IO編程編程 IO指令（x86方法） 內(nèi)存映射（較普通）l內(nèi)存映射：統(tǒng)一內(nèi)存編址內(nèi)存映射：統(tǒng)一內(nèi)存編址1）ARM上的內(nèi)存映射上的內(nèi)存映射lDEV1EQU 0 x1000lEQU偽操作偽操作lADRr1, #DEV1lLDRr0, r1;讀設(shè)備讀設(shè)備1lMOVr0,#8lSTRr0, r1;寫設(shè)備寫設(shè)備12）Sharc上的內(nèi)存映射上的內(nèi)存映射l規(guī)定：內(nèi)存映射規(guī)定：內(nèi)存映射IO必須在必須在0 x400000開始的外存開始的外存lI0=0 x400000lM0=0lR1=DM(I0,M0)3、使用、使用IO的方式的方式1l輪詢：使用輪詢：使用IO的最基本方式的最基本方

5、式 IO與CPU的速度差異l中斷：異步中斷：異步1）輪詢）輪詢l忙等狀態(tài)忙等狀態(tài) 設(shè)備忙于寫時(shí)為1 寫事務(wù)完成為0 類似操作系統(tǒng)的信號(hào)量2）中斷）中斷l(xiāng)I/O設(shè)備需要CPU控制操作時(shí)，才向CPU發(fā)中斷請(qǐng)求。lCPU在等待設(shè)備期間可以處理其他工作 。ARM中的中斷中的中斷l(xiāng)2種種 快速中斷請(qǐng)求FIQ 中斷請(qǐng)求IRQl前者優(yōu)先級(jí)高前者優(yōu)先級(jí)高ARM中斷響應(yīng)流程中斷響應(yīng)流程l保存保存PCl將將CPSR復(fù)制到復(fù)制到SPSRl強(qiáng)制強(qiáng)制CPSR的位記錄下中斷的位記錄下中斷l(xiāng)強(qiáng)制強(qiáng)制PC指向中斷向量指向中斷向量ARM中斷結(jié)束流程中斷結(jié)束流程l恢復(fù)恢復(fù)PCl用用SPSR回復(fù)回復(fù)CPSR SPSR:保持程序狀態(tài)

6、寄存器l清除中斷禁用標(biāo)志清除中斷禁用標(biāo)志ARM需要的最壞時(shí)間延時(shí)需要的最壞時(shí)間延時(shí)l2cc響應(yīng)同步外部請(qǐng)求響應(yīng)同步外部請(qǐng)求l最多最多20cc完成當(dāng)前指令完成當(dāng)前指令l3cc讓數(shù)據(jù)異常中止讓數(shù)據(jù)異常中止l2cc進(jìn)入中斷處理狀態(tài)進(jìn)入中斷處理狀態(tài)SHARC的中斷的中斷l(xiāng)3種類型種類型 帶優(yōu)先級(jí)的中斷 向量化中斷請(qǐng)求 可屏蔽中斷l(xiāng)每中斷調(diào)用中斷處理子例程每中斷調(diào)用中斷處理子例程l一般指令，外部中斷延時(shí)一般指令，外部中斷延時(shí)4cc中斷處理中斷處理l輸出相應(yīng)的中斷向量地址輸出相應(yīng)的中斷向量地址lPc壓入壓入pc堆棧堆棧l根據(jù)中斷類型將根據(jù)中斷類型將ASTAT或或MODE1寄寄存器壓入狀態(tài)堆棧存器壓入狀態(tài)堆

7、棧l改變當(dāng)前中斷屏蔽指針顯示當(dāng)前的中改變當(dāng)前中斷屏蔽指針顯示當(dāng)前的中斷嵌套狀態(tài)斷嵌套狀態(tài)RTI指令工作指令工作l恢復(fù)恢復(fù)PCl如果需要，彈出狀態(tài)堆棧中的內(nèi)容如果需要，彈出狀態(tài)堆棧中的內(nèi)容l清除中斷鎖存器與屏蔽寄存器相應(yīng)值清除中斷鎖存器與屏蔽寄存器相應(yīng)值二、管態(tài)、異常與陷阱二、管態(tài)、異常與陷阱l1）管態(tài)）管態(tài) 用戶態(tài)與管態(tài) ARM有管態(tài)，SHARC沒有 ARM讓cpu進(jìn)入管態(tài)命令： SWI CODE_1 通過(guò)CPSR指示在管態(tài)，后5位為1，處于管態(tài)時(shí)CPSR的內(nèi)容用SPSR存貯l2）異常：內(nèi)部錯(cuò)誤）異常：內(nèi)部錯(cuò)誤3）陷阱）陷阱l又稱軟件中斷又稱軟件中斷l(xiāng)ARM中利用中利用SWI進(jìn)入管態(tài)，進(jìn)入陷阱

8、進(jìn)入管態(tài)，進(jìn)入陷阱lSHARC提供提供3級(jí)軟件中斷，通過(guò)設(shè)置級(jí)軟件中斷，通過(guò)設(shè)置IRPTL寄存器的幾位來(lái)激活寄存器的幾位來(lái)激活三、協(xié)處理器三、協(xié)處理器l協(xié)處理器：附接在協(xié)處理器：附接在CPU上實(shí)現(xiàn)部分指上實(shí)現(xiàn)部分指令令l浮點(diǎn)協(xié)處理器浮點(diǎn)協(xié)處理器l主主CPU與協(xié)處理器的協(xié)調(diào)與協(xié)處理器的協(xié)調(diào)ARM使用了協(xié)處理器使用了協(xié)處理器lARM體系結(jié)構(gòu)提供最多體系結(jié)構(gòu)提供最多16個(gè)協(xié)處理器個(gè)協(xié)處理器l1，2號(hào)協(xié)處理器可以是浮點(diǎn)協(xié)處理器號(hào)協(xié)處理器可以是浮點(diǎn)協(xié)處理器l提供提供8個(gè)個(gè)80位浮點(diǎn)寄存器，浮點(diǎn)狀態(tài)位浮點(diǎn)寄存器，浮點(diǎn)狀態(tài)寄存器和一個(gè)可選的浮點(diǎn)狀態(tài)寄存器寄存器和一個(gè)可選的浮點(diǎn)狀態(tài)寄存器四、存儲(chǔ)系統(tǒng)四、存儲(chǔ)系

9、統(tǒng)l內(nèi)存速度太低內(nèi)存速度太低l大量使用大量使用cachelMmu進(jìn)行地址轉(zhuǎn)換進(jìn)行地址轉(zhuǎn)換1、高速緩存控制器、高速緩存控制器 Cache 主 存 CPUI/O 設(shè)備存儲(chǔ)器總線I/O總線寄存器容量: 200B 64KB 32MB 2KB速度: 5ns 10ns 100ns 5msLevel 1 2 3 4 Called Registers cache Main memory Disk storage Typical size 1KB 4MB 1GB Implementa-tion tech. Custom memory With multiple ports. CMOS or BiCMOS On-

10、chip or off-chip MOS, SRAM CMOS DRAM Magnetic disk Access time (ns) 2-5 3-10 80-400 5,000,000 Bandwidth (MB/sec) 4000-32,000 800-5000 400-2000 4-32 Managed by compiler Hardware Operating system Operating system/user Backed by Cache Main Memory Disk Tape 2、基本概念、基本概念 塊塊(block)：相鄰兩級(jí)間的信息交換單位相鄰兩級(jí)間的信息交換單位

11、 命中率命中率h： CPU產(chǎn)生的有效地址可以直接在高產(chǎn)生的有效地址可以直接在高層存儲(chǔ)器中訪問到的概率。層存儲(chǔ)器中訪問到的概率。 失配率：失配率：1-h 失配損失：用低層存儲(chǔ)器中相應(yīng)塊替換高層存失配損失：用低層存儲(chǔ)器中相應(yīng)塊替換高層存儲(chǔ)器中的塊，并將所訪問的數(shù)據(jù)傳送到請(qǐng)求訪儲(chǔ)器中的塊，并將所訪問的數(shù)據(jù)傳送到請(qǐng)求訪問的設(shè)備的時(shí)間。由訪問時(shí)間和傳送時(shí)間兩部問的設(shè)備的時(shí)間。由訪問時(shí)間和傳送時(shí)間兩部分組成。分組成。u命中率命中率 與硬件速度無(wú)關(guān)，而與應(yīng)用程序的行為特與硬件速度無(wú)關(guān)，而與應(yīng)用程序的行為特性有關(guān)性有關(guān)u平均存儲(chǔ)訪問時(shí)間平均存儲(chǔ)訪問時(shí)間 AMT=命中時(shí)間命中時(shí)間+失配失配率率 失配損失失配損失

12、 3、cache性能性能改進(jìn)改進(jìn)Cache/主存性能的技術(shù)主存性能的技術(shù)AMT=HT + M * MP減小失配率減小失配率1、Cache失配原因分析失配原因分析(3C模型）模型） （391/264） 冷啟動(dòng)失配冷啟動(dòng)失配 絕對(duì)次數(shù)與程序有關(guān)，與絕對(duì)次數(shù)與程序有關(guān)，與Cache容量無(wú)關(guān)容量無(wú)關(guān) 隨容量增大相對(duì)比例提高隨容量增大相對(duì)比例提高 容量失配容量失配 與關(guān)聯(lián)度無(wú)關(guān)，容量增大，容量失配減少與關(guān)聯(lián)度無(wú)關(guān)，容量增大，容量失配減少 沖突失配沖突失配 容量一定時(shí)，關(guān)聯(lián)度越高沖突失配率越小容量一定時(shí)，關(guān)聯(lián)度越高沖突失配率越小4、多級(jí)、多級(jí)cachel一級(jí)一級(jí)cache離離cpu最近最近 片上l二級(jí)二級(jí)

13、cache為一級(jí)為一級(jí)cache提供數(shù)據(jù)提供數(shù)據(jù) 片外5、Cache組織形式組織形式l直接映象（direct mapped)：主存的一塊只能對(duì)應(yīng)Cache的一特定行。 J = I MOD m （主存塊號(hào)） (Cache 總塊數(shù)）l全關(guān)聯(lián)映象(fully associative): 主存中的一塊能對(duì)應(yīng)到Cache中的任意一行l(wèi)組關(guān)聯(lián)映象（set associative): 主存中的一塊能對(duì)應(yīng)到Cache中一個(gè)特定組中的任意一行上。若組中有n個(gè)塊，則稱其為 n路組關(guān)聯(lián)。 J（組號(hào)） = I MOD G （Cache總組數(shù)）注意：直接映象和全關(guān)聯(lián)映象是組關(guān)聯(lián)的特例： 直接：直接： 直接映象是：直接映

14、象是：1 路組關(guān)聯(lián)路組關(guān)聯(lián) 全相聯(lián)：全相聯(lián)是：全相聯(lián)：全相聯(lián)是：m路組關(guān)聯(lián)路組關(guān)聯(lián)6、映象機(jī)構(gòu)：判定是否命中Cache,如何訪問？l標(biāo)志存儲(chǔ)器+數(shù)據(jù)存儲(chǔ)器l每行還有控制位：有效位、修改位(臟位)lCPU地址組成：標(biāo)志+索引+塊內(nèi)偏移l關(guān)聯(lián)程度越高，索引位越小7、替換策略l隨機(jī)替換策略（RAND) 簡(jiǎn)單，易于實(shí)現(xiàn)簡(jiǎn)單，易于實(shí)現(xiàn) 一般用位隨機(jī)，使有再現(xiàn)性，以利調(diào)試一般用位隨機(jī)，使有再現(xiàn)性，以利調(diào)試l先進(jìn)先出策略（FIFO)l最近最少使用策略（LRU） 利用局部性原理，但實(shí)現(xiàn)代價(jià)高利用局部性原理，但實(shí)現(xiàn)代價(jià)高替換策略對(duì)Cache失配率的影響8、寫策略l直寫(write through)信息寫入Cac

15、he的同時(shí)，經(jīng)CPU與主存間的直接數(shù)據(jù)通路寫入主存對(duì)應(yīng)塊。 主存中總有數(shù)據(jù)的最新拷貝主存中總有數(shù)據(jù)的最新拷貝 寫的速度以訪問主存（寫）的速度進(jìn)行，寫的速度以訪問主存（寫）的速度進(jìn)行，l回寫（write back)信息只寫入Cache相應(yīng)行，僅當(dāng)被修改過(guò)的塊被替換出Cache時(shí)，才將它送回主存。 寫訪問總是以寫寫訪問總是以寫Cache的速度進(jìn)行。的速度進(jìn)行。 一個(gè)塊內(nèi)的多次寫訪問只需一次訪問主存，降一個(gè)塊內(nèi)的多次寫訪問只需一次訪問主存，降低存儲(chǔ)帶寬需求。低存儲(chǔ)帶寬需求。Write throughProcessor storeCacheMemoryWrite backProcessor store

16、CacheMemoryWrite entire block toMemory on replacement 寫失配時(shí)對(duì)是否要把要訪問的數(shù)據(jù)送入寫失配時(shí)對(duì)是否要把要訪問的數(shù)據(jù)送入Cache 寫分配（寫分配（write allocate)：將要寫的數(shù)據(jù)取入將要寫的數(shù)據(jù)取入Cache，然后開始訪問然后開始訪問 無(wú)寫分配（無(wú)寫分配（no write allocate)：直接對(duì)低層存儲(chǔ)器寫，直接對(duì)低層存儲(chǔ)器寫，不再將數(shù)據(jù)塊裝入不再將數(shù)據(jù)塊裝入Cache。 寫停頓延遲：在寫低層存儲(chǔ)器時(shí)寫停頓延遲：在寫低層存儲(chǔ)器時(shí)CPU必須停下來(lái)等待。必須停下來(lái)等待。這段等待時(shí)間稱為這段等待時(shí)間稱為 設(shè)置寫緩沖設(shè)置寫緩沖減

17、少寫停頓延遲帶來(lái)的損失減少寫停頓延遲帶來(lái)的損失 直寫的寫緩沖直寫的寫緩沖 回寫的寫緩沖：寫合并技術(shù)回寫的寫緩沖：寫合并技術(shù)Write throughWrite backNo write allocate*(后續(xù)的寫仍然要寫 memory)Allocate block on write missNo write allocateWrite allocate *(后續(xù)的寫可命中 cache)* commonly-used mode9、ARM與與SHARC的的cachelARM600有一個(gè)有一個(gè)4kB，64路統(tǒng)一指令路統(tǒng)一指令/數(shù)據(jù)數(shù)據(jù)cachelStrongARM有有 一個(gè)帶32字節(jié)塊的16KB，

18、32路指令cache 一個(gè)帶32字節(jié)塊的16KB，32路數(shù)據(jù)cache 回寫策略lSHARC使用一個(gè)使用一個(gè)32指令、指令、2路組相連路組相連cache，無(wú)無(wú)data cache10、MMUl虛擬內(nèi)存虛擬內(nèi)存l地址映射地址映射l引入：大程序運(yùn)行于小內(nèi)存l程序重定位，程序加載l多用戶進(jìn)程共享物理地址空間 存儲(chǔ)共享和存儲(chǔ)保護(hù)l主存/輔存二級(jí)存儲(chǔ)層次Cache/主存與虛擬存儲(chǔ)器比較主存與虛擬存儲(chǔ)器比較 術(shù)語(yǔ)：術(shù)語(yǔ)： 塊、行塊、行 頁(yè)面、段頁(yè)面、段 失配失配 頁(yè)面故障頁(yè)面故障 CPU等待等待 中斷中斷 地址：地址： 與與Cache容量無(wú)關(guān)容量無(wú)關(guān) 決定邏輯空間大小決定邏輯空間大小 映象：映象： Cac

19、he主存主存 主存主存部分部分disk disk大部分用做文件系統(tǒng)大部分用做文件系統(tǒng) 目的：目的： 彌補(bǔ)主存速度彌補(bǔ)主存速度 彌補(bǔ)主存容量彌補(bǔ)主存容量 映象方式：直接映象方式：直接/組關(guān)聯(lián)組關(guān)聯(lián) 全關(guān)聯(lián)全關(guān)聯(lián) 映象機(jī)構(gòu)：映象機(jī)構(gòu)： 映象機(jī)構(gòu)映象機(jī)構(gòu) 地址轉(zhuǎn)換地址轉(zhuǎn)換 替換策略：替換策略： 三種三種/硬件硬件 LRU/OS 寫策略：寫策略： 直寫、回寫直寫、回寫 回寫回寫 頁(yè)式與段式虛擬存儲(chǔ)器比較頁(yè)式與段式虛擬存儲(chǔ)器比較 透明性透明性 應(yīng)用程序員應(yīng)用程序員 應(yīng)用程序員可見應(yīng)用程序員可見 替換替換 易于實(shí)現(xiàn)易于實(shí)現(xiàn) 困難困難 存儲(chǔ)空間存儲(chǔ)空間 內(nèi)部碎片內(nèi)部碎片 外部碎片外部碎片 使用效率使用效率 磁盤傳輸磁盤傳輸 高高 不高不高 效率效率段頁(yè)式虛擬存儲(chǔ)器：段為整數(shù)頁(yè)段頁(yè)式虛擬存儲(chǔ)器：段為整數(shù)頁(yè)新的混合模式：新的混合模式： 提供不同大小的頁(yè)面提供不同大小的頁(yè)面地址變換的實(shí)現(xiàn)地址變換的實(shí)現(xiàn) 頁(yè)表頁(yè)表 頁(yè)表、段表、段頁(yè)式、多級(jí)頁(yè)表頁(yè)表、段表、段頁(yè)式、多級(jí)頁(yè)表 加快