1、第第2章章 存儲器存儲器 2.1 存儲器概述存儲器概述2.2 隨機存取存儲器隨機存取存儲器2.3 只讀存儲器只讀存儲器2.4 存儲器的擴展存儲器的擴展2.1 存儲器概述存儲器概述2.1.1 計算機中的存儲器計算機中的存儲器計算機中的存儲器由計算機中的存儲器由兩部分組成兩部分組成: 一類是位于一類是位于“主機主機”內(nèi)部的存儲器，簡稱內(nèi)部的存儲器，簡稱“主存主存”，由半導(dǎo)，由半導(dǎo)體器件構(gòu)成。它的主要特性是體器件構(gòu)成。它的主要特性是“隨機存取隨機存取”。 現(xiàn)代計算機為了提高運行速度，在主存和現(xiàn)代計算機為了提高運行速度，在主存和CPU之間增設(shè)了容之間增設(shè)了容量小、速度快的高速緩沖存儲器（量小、速度快的

2、高速緩沖存儲器（cache）。在這樣的系統(tǒng)中，）。在這樣的系統(tǒng)中，cache和主存構(gòu)成內(nèi)存。在沒有和主存構(gòu)成內(nèi)存。在沒有cache的系統(tǒng)中，主存也稱為的系統(tǒng)中，主存也稱為內(nèi)存。內(nèi)存。 另一部分是另一部分是輔助存儲器輔助存儲器，也稱為外部存儲器，簡稱，也稱為外部存儲器，簡稱“輔存輔存”或或“外存外存”。輔存的。輔存的重要特征重要特征是是CPU只能以只能以“塊塊”為單位訪為單位訪問這類存儲器，在電源關(guān)閉后，輔存中的信息仍然可以長期問這類存儲器，在電源關(guān)閉后，輔存中的信息仍然可以長期保存。保存。2.1.2 半導(dǎo)體存儲器的分類與性能指標(biāo)半導(dǎo)體存儲器的分類與性能指標(biāo)1. 半導(dǎo)體存儲器分類半導(dǎo)體存儲器分類

3、微型計算機系統(tǒng)普遍采用半導(dǎo)體存儲器作為內(nèi)存。微型計算機系統(tǒng)普遍采用半導(dǎo)體存儲器作為內(nèi)存。按制造工藝按制造工藝: 雙極型雙極型( (速度快，耗電多）速度快，耗電多） MOS型（速度稍慢，耗電少）型（速度稍慢，耗電少）按功能劃分：按功能劃分： 隨機存取存儲器隨機存取存儲器RAM（Radom Access Memory） 和只讀存儲器和只讀存儲器ROM（Read Only Memory）近年來出現(xiàn)了新型的近年來出現(xiàn)了新型的“閃速存儲器閃速存儲器”(Flash Memory)等新型存儲器件。等新型存儲器件。表表2-1 半導(dǎo)體存儲器的分類半導(dǎo)體存儲器的分類靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）掩膜

4、型ROM（MROM）可編程ROM（PROM）紫外線可擦除可編程ROM（EPROM）電可擦除可編程ROM（EEPROM）類 別 可讀 可寫存 儲 器 名主 要 用 途RAMROM易失性閃速存儲器（Flash memory）Flashmemory小規(guī)模計算機系統(tǒng)內(nèi)存， Cache計算機主存儲器（“內(nèi)存條”）大批量固定的程序與數(shù)據(jù)小批量固定使用程序數(shù)據(jù)可不定期更新的程序與數(shù)據(jù)（主板BIOS）可不定期更新的程序與數(shù)據(jù)(主板BIOS)便攜設(shè)備存儲器，可隨時更新的程序數(shù)據(jù)RAM(隨機讀寫存儲器隨機讀寫存儲器)： 信息可以按地址讀出，也可以按地址寫入；信息可以按地址讀出，也可以按地址寫入； 具有易失性。具有

5、易失性。RAM分為分為SRAM（靜態(tài)）靜態(tài)）和和DRAM（動態(tài)）動態(tài)）兩類兩類: SRAM讀寫速度快，但是集成度低，容量小，主要用作讀寫速度快，但是集成度低，容量小，主要用作Cache或小系統(tǒng)的內(nèi)存儲器。或小系統(tǒng)的內(nèi)存儲器。 DRAM靠靠MOS管極間電容存儲電荷的多少決定信息是管極間電容存儲電荷的多少決定信息是0還是還是1，由于漏電流的存在，需要定時進行重新寫入，由于漏電流的存在，需要定時進行重新寫入，這一操作稱為這一操作稱為“刷新刷新”。 動態(tài)動態(tài)RAM讀寫速度慢于靜態(tài)讀寫速度慢于靜態(tài)RAM，但是它的集成密度但是它的集成密度高，單片容量大，現(xiàn)代微型計算機的高，單片容量大，現(xiàn)代微型計算機的“主

6、存主存”均由均由DRAM構(gòu)成。構(gòu)成。ROM的特點：的特點： 信息只能讀出，不能寫入信息只能讀出，不能寫入 具有具有“非易失性非易失性” ” ，掉電后內(nèi)容不會丟失，掉電后內(nèi)容不會丟失 用于存放固定不變的程序或重要參數(shù)用于存放固定不變的程序或重要參數(shù) ROM包括包括: 掩膜掩膜ROM PROM EPROM EEPROM（E2PROM）等等2. 半導(dǎo)體存儲器的技術(shù)指標(biāo)半導(dǎo)體存儲器的技術(shù)指標(biāo)衡量半導(dǎo)體存儲器的性能指標(biāo)有很多，其中最衡量半導(dǎo)體存儲器的性能指標(biāo)有很多，其中最重要的是存儲器的重要的是存儲器的存取速度存取速度和和存儲容量存儲容量。（1）半導(dǎo)體存儲器的存儲容量）半導(dǎo)體存儲器的存儲容量電子計算機內(nèi)

7、，信息的最小表示單位是一個二進制電子計算機內(nèi)，信息的最小表示單位是一個二進制“位位（bit）”，它可以存儲一個二進制它可以存儲一個二進制“0”或者或者“1”。CPU訪問存儲器的最小單位是訪問存儲器的最小單位是8位二進制數(shù)組成的位二進制數(shù)組成的“字節(jié)字節(jié)（Byte）”。每個每個“字節(jié)字節(jié)”有一個順序編號，稱為有一個順序編號，稱為“地地址址”。每一個存儲芯片或芯片組能夠存儲的二進制位數(shù)或者所包每一個存儲芯片或芯片組能夠存儲的二進制位數(shù)或者所包含的字節(jié)總數(shù)就是它的含的字節(jié)總數(shù)就是它的“存儲容量存儲容量”。計量單位計量單位KB（千字節(jié)）、千字節(jié)）、MB（兆字節(jié)）、兆字節(jié)）、GB（吉字節(jié)）吉字節(jié)）和和T

8、B（太字節(jié)）的相互關(guān)系：太字節(jié)）的相互關(guān)系： 1KB210字節(jié)字節(jié)1024字節(jié)；字節(jié)； 1MB210 KB1024 KB； 1GB210 MB=1024 MB； 1TB210 GB=1024 GB。 半導(dǎo)體存儲器芯片容量取決于存儲單元的個數(shù)和每個單元半導(dǎo)體存儲器芯片容量取決于存儲單元的個數(shù)和每個單元包含的位數(shù)。存儲容量可以用下面的式子表示：包含的位數(shù)。存儲容量可以用下面的式子表示：存儲器容量（存儲器容量（S）存儲單元數(shù)（存儲單元數(shù)（p）數(shù)據(jù)位數(shù)（數(shù)據(jù)位數(shù)（i）存儲單元個數(shù)（存儲單元個數(shù)（p）與存儲器芯片的地址線條數(shù)（與存儲器芯片的地址線條數(shù)（k）有有密切關(guān)系：密切關(guān)系：p=2k，或或klog2

9、（p）。）。數(shù)據(jù)位數(shù)數(shù)據(jù)位數(shù)i一般等于芯一般等于芯片數(shù)據(jù)線的根數(shù)。存儲芯片的容量（片數(shù)據(jù)線的根數(shù)。存儲芯片的容量（S）與地址線條數(shù)與地址線條數(shù)（k）、）、數(shù)據(jù)線的位數(shù)（數(shù)據(jù)線的位數(shù)（i）之間的關(guān)系因此可表示為：之間的關(guān)系因此可表示為：S2ki例如例如，一個存儲芯片容量為，一個存儲芯片容量為20488，說明它有，說明它有8條數(shù)據(jù)線，條數(shù)據(jù)線，2048個單元，地址線的條數(shù)為個單元，地址線的條數(shù)為klog2（2048）log2（211）11。再如一個存儲芯片有再如一個存儲芯片有20條地址線和條地址線和4條數(shù)據(jù)線，那條數(shù)據(jù)線，那么，它的單元數(shù)為么，它的單元數(shù)為2201M，容量為容量為1M4（4兆位）。

10、兆位）。 （2）存取時間）存取時間存取時間存取時間是指是指CPU訪問一次存儲器（寫入或讀出）所需訪問一次存儲器（寫入或讀出）所需的時間。的時間。存儲周期存儲周期則是指連續(xù)兩次訪問存儲器之間所需的最小時間，則是指連續(xù)兩次訪問存儲器之間所需的最小時間，存儲周期等于存取時間加上存儲器的恢復(fù)時間?，F(xiàn)在存儲存儲周期等于存取時間加上存儲器的恢復(fù)時間?，F(xiàn)在存儲器的存取時間通常以器的存取時間通常以納秒（納秒（ns）為單位。秒（為單位。秒（s）、）、毫秒毫秒（ms）、）、微秒（微秒（s）和納秒（和納秒（ns）之間的換算關(guān)系為：之間的換算關(guān)系為： 1 s103 ms1000 ms；l ms103 s1000 s；

11、 1s103 ns1000 ns； 存儲周期為存儲周期為0.1ms表示每秒鐘可以存取表示每秒鐘可以存取l萬次，萬次，10ns意味著意味著每秒鐘存取每秒鐘存取1億次。存取時間越小，速度越快。億次。存取時間越小，速度越快。（3）可靠性）可靠性內(nèi)存發(fā)生的任何錯誤都會使計算機不能正常工作。內(nèi)存發(fā)生的任何錯誤都會使計算機不能正常工作。存儲器的可靠性取決于構(gòu)成存儲器的可靠性取決于構(gòu)成存儲器的芯片存儲器的芯片、配件配件質(zhì)量質(zhì)量及及組裝技術(shù)組裝技術(shù)。（4）功耗）功耗使用低功耗存儲器芯片構(gòu)成存儲系統(tǒng)不僅可以減使用低功耗存儲器芯片構(gòu)成存儲系統(tǒng)不僅可以減少對電源容量的要求，而且還可以減少發(fā)熱量，少對電源容量的要求，

12、而且還可以減少發(fā)熱量，提高存儲系統(tǒng)的穩(wěn)定性。提高存儲系統(tǒng)的穩(wěn)定性。 2.2 隨機存取存儲器（隨機存取存儲器（RAM） 隨機存儲器（隨機存儲器（RAM）用來存放當(dāng)前運行的程序、用來存放當(dāng)前運行的程序、各種輸入輸出數(shù)據(jù)、運算中間結(jié)果等，各種輸入輸出數(shù)據(jù)、運算中間結(jié)果等， 存儲的內(nèi)容既可隨時讀出，也可隨時寫入存儲的內(nèi)容既可隨時讀出，也可隨時寫入 掉電后內(nèi)容會全部丟失。掉電后內(nèi)容會全部丟失。1.SRAM工作原理工作原理靜態(tài)靜態(tài)RAM的的8管基本存儲電路管基本存儲電路:上半部分上半部分是基本存儲單元，用是基本存儲單元，用來存儲來存儲1位二進制信息位二進制信息0和和1。下半部分下半部分是讀寫邏輯，門電路是

13、讀寫邏輯，門電路控制數(shù)據(jù)信號輸入控制數(shù)據(jù)信號輸入/輸出。輸出。 需要訪問該存儲電路時，使行線需要訪問該存儲電路時，使行線X和列線和列線Y同時有效（高電平），這同時有效（高電平），這時時T5和和T6以及以及T7和和T8這這4只管子同只管子同時導(dǎo)通。時導(dǎo)通。T1T3T2T4T5T6ABDVcc行 線列 線T7T8D2.2.1 2.2.1 靜態(tài)隨機存取存儲器（靜態(tài)隨機存取存儲器（SRAMSRAM）圖圖2-1 MOS型靜態(tài)存儲單元型靜態(tài)存儲單元T1T3T2T4T5T6ABDVcc行 線列 線T7T8D單元存儲電路工作原理：單元存儲電路工作原理：1。T3, T4兩個兩個MOS管持續(xù)導(dǎo)通，用作管持續(xù)導(dǎo)通，

14、用作“負(fù)載電阻負(fù)載電阻”；2。T1, T2兩個兩個MOS管管“背靠背背靠背”連接，它們的狀態(tài)相反；連接，它們的狀態(tài)相反；3。由。由T1,T2,T3,T4組成的存儲電路有兩種穩(wěn)定狀態(tài)：組成的存儲電路有兩種穩(wěn)定狀態(tài)： Q1=1, Q2=0: 記為狀態(tài)記為狀態(tài)0 Q1=0, Q2=1:記為狀態(tài)記為狀態(tài)14。沒有外來信號影響時，存儲電路的狀態(tài)保持不變；沒有外來信號影響時，存儲電路的狀態(tài)保持不變；5。(T5, T7), (T6, T8)控制單元存儲電路與外部的連通，控制單元存儲電路與外部的連通， 它們受行線它們受行線X和列線和列線Y控制。控制。（1）寫數(shù)據(jù)）寫數(shù)據(jù)在寫控制信號有效的情況下，在寫控制信號有

15、效的情況下，A和和B兩個三態(tài)門打開；讀兩個三態(tài)門打開；讀信號無效，信號無效，C門關(guān)閉。門關(guān)閉。寫寫l時，數(shù)據(jù)線上為時，數(shù)據(jù)線上為“1”：“1”B T8 T6 Q2“1”A(=0) T7 T5 Q1基本存儲單元基本存儲單元Q2處穩(wěn)定為處穩(wěn)定為1，而，而Q1穩(wěn)定為穩(wěn)定為0。同理當(dāng)寫同理當(dāng)寫0后，后，Q2為為0，Q1為為1，也是穩(wěn)定的。，也是穩(wěn)定的。（2）讀數(shù)據(jù)）讀數(shù)據(jù)讀數(shù)據(jù)時，讀控制信號有效，寫控制信號無效。此時，讀數(shù)據(jù)時，讀控制信號有效，寫控制信號無效。此時，A和和B關(guān)閉，關(guān)閉，C門打開。門打開。Q2T6 T8 C 數(shù)據(jù)線：數(shù)據(jù)線：如果原存的信息為如果原存的信息為l，則讀出則讀出1，否則讀出，否

16、則讀出0。靜態(tài)存儲器用雙穩(wěn)態(tài)觸發(fā)器存儲信息，一旦電壓消失，原靜態(tài)存儲器用雙穩(wěn)態(tài)觸發(fā)器存儲信息，一旦電壓消失，原存儲的狀態(tài)同時消失，再次上電時，原來的信息不能恢復(fù)。存儲的狀態(tài)同時消失，再次上電時，原來的信息不能恢復(fù)。SRAM最大的最大的弱點弱點就是信息的易失性。就是信息的易失性。工作時間工作時間T1, T2總有一路飽和導(dǎo)通，因此總有一路飽和導(dǎo)通，因此SRAM耗電多。耗電多。一個一個SRAM芯片由上述許多基本存儲單元組成。除了芯片由上述許多基本存儲單元組成。除了地址、數(shù)據(jù)線引腳外，地址、數(shù)據(jù)線引腳外，SRAM芯片還應(yīng)有芯片還應(yīng)有23根控制根控制信號引腳。信號引腳。讀寫控制線一般標(biāo)注為讀寫控制線一般

17、標(biāo)注為R/W#或或WR#。另一根控制信號稱為另一根控制信號稱為“片選信號片選信號”，標(biāo)注為，標(biāo)注為CE#或或CS#。 “片選信號片選信號” 信號由地址譯碼電路產(chǎn)生信號由地址譯碼電路產(chǎn)生。2. SRAM的典型芯片的典型芯片典型的典型的SRAM芯片有：芯片有：1K4位的位的2114、2K8位的位的6116、8K8位的位的6264、16K8位的位的62128、32K8位的位的62256、 64K8位的位的62512128K8位（位（1M位）的位）的HM628128512K8位（位（4M位）的位）的HM628512等。等。圖圖2-3所示的是所示的是SRAM芯片芯片6264的引腳。各控制信號的引腳。各控

18、制信號的配合如表的配合如表2-1。6264的的CS2控制引腳，平時接高電平，可以用來進行控制引腳，平時接高電平，可以用來進行掉電保護掉電保護。當(dāng)。當(dāng)CS2電壓降至電壓降至0.2V，只需要向該引腳提只需要向該引腳提供供2uA的電流，在的電流，在VCC2V時，該芯片進入掉電保護時，該芯片進入掉電保護狀態(tài)。狀態(tài)。圖圖2-2 6264的引腳的引腳3. SRAM芯片與系統(tǒng)的連接芯片與系統(tǒng)的連接一個存儲芯片內(nèi)各個存儲單元的高位地址是相同的，一個存儲芯片內(nèi)各個存儲單元的高位地址是相同的，它決定了這個芯片在整個內(nèi)存中占據(jù)的地址范圍。它決定了這個芯片在整個內(nèi)存中占據(jù)的地址范圍。所以，芯片的所以，芯片的選片信號應(yīng)

19、該由高位地址譯碼產(chǎn)生選片信號應(yīng)該由高位地址譯碼產(chǎn)生。芯片內(nèi)部存儲單元的選擇由低位地址決定，通過芯芯片內(nèi)部存儲單元的選擇由低位地址決定，通過芯片的地址引腳輸入。它們可以理解為片的地址引腳輸入。它們可以理解為“片內(nèi)相對地片內(nèi)相對地址址”。存儲器的地址譯碼有存儲器的地址譯碼有兩種方式兩種方式：全地址譯碼和部份：全地址譯碼和部份地址譯碼。地址譯碼。（1）全地址譯碼）全地址譯碼 所謂全地址譯碼，就是連接存儲器時要使用全部所謂全地址譯碼，就是連接存儲器時要使用全部20位地位地址信號，所有的高位地址都要參加譯碼。址信號，所有的高位地址都要參加譯碼。圖圖2-3是一片是一片SRAM 6264與系統(tǒng)總線的連接。該

20、與系統(tǒng)總線的連接。該6264芯片芯片的地址范圍為的地址范圍為1E000H1FFFFH （低低13位可以是全位可以是全0到全到全1之間的任何一個值）。改變譯碼電路的連接方式可以改之間的任何一個值）。改變譯碼電路的連接方式可以改變這個芯片的地址范圍。變這個芯片的地址范圍。譯碼電路構(gòu)成方法很多譯碼電路構(gòu)成方法很多，可以利用基本邏輯門電路構(gòu)成，可以利用基本邏輯門電路構(gòu)成，也可以利用集成的譯碼器芯片或可編程芯片組成。也可以利用集成的譯碼器芯片或可編程芯片組成。圖2-3 6264的全地址譯碼連接&A19A18A17A16A15A14A1311D0D7D0D7A0A12A0A12MEMWWEMEMR

21、OE&CS1CS2+5V6264系統(tǒng)總線系統(tǒng)總線（2）部份地址譯碼）部份地址譯碼部份地址譯碼就是只有部份高位地址參與存儲器的地址譯碼。部份地址譯碼就是只有部份高位地址參與存儲器的地址譯碼。 圖圖2-4就是一個部份地址譯碼的例子。該就是一個部份地址譯碼的例子。該6264芯片被同時芯片被同時映射到了以下幾組內(nèi)存空間中：映射到了以下幾組內(nèi)存空間中：F4000HF5FFFH； F6000HF7FFFH；FC000HFDFFFH；FE000HFFFFFH； 該芯片占據(jù)了該芯片占據(jù)了4個個8KB的內(nèi)存空間。對這個的內(nèi)存空間。對這個6264芯片進行芯片進行存取時，可以使用以上存取時，可以使用以上4個

22、地址范圍的任一個。個地址范圍的任一個。圖圖2-4 6264的部分地址譯碼連接的部分地址譯碼連接&A19A18A17A16A15A14A13D0D7D0D7A0A12A0A12MEMWWEMEMROECS1CS2+5V6264系統(tǒng)總線系統(tǒng)總線 6264芯片本身只有芯片本身只有8KB的存儲容量，為什么會出現(xiàn)的存儲容量，為什么會出現(xiàn)這種情況呢？其這種情況呢？其原因原因就在于高位地址信號沒有全部參就在于高位地址信號沒有全部參加地址譯碼。加地址譯碼。A15和和A13分別為分別為00、01、10、11這這4種種組合時，組合時， 6264這個這個8KB存儲芯片分別被映射到上面存儲芯片分別被映射到上面

23、列出的四個列出的四個8KB的地址空間。的地址空間。 可見可見，采用部份地址譯碼會重復(fù)占用地址空間。，采用部份地址譯碼會重復(fù)占用地址空間。 部份地址譯碼使芯片重復(fù)占用地址空間，破壞了地址部份地址譯碼使芯片重復(fù)占用地址空間，破壞了地址空間的連續(xù)性，減小了總的可用存儲地址空間?？臻g的連續(xù)性，減小了總的可用存儲地址空間。優(yōu)點優(yōu)點是譯碼器的構(gòu)成比較簡單，主要用于小型系統(tǒng)中。是譯碼器的構(gòu)成比較簡單，主要用于小型系統(tǒng)中。2.2.2 動態(tài)隨機存取存儲器（動態(tài)隨機存取存儲器（DRAM）1. DRAM工作原理工作原理動態(tài)隨機存儲器（動態(tài)隨機存儲器（DRAM）的基本單元電路可以采用的基本單元電路可以采用4管管電路或

24、單管電路。由于單管電路元件數(shù)量少，芯片集成電路或單管電路。由于單管電路元件數(shù)量少，芯片集成度高，所以被普遍使用。度高，所以被普遍使用。DRAM芯片集成度高、價格低，微型計算機內(nèi)存儲器幾芯片集成度高、價格低，微型計算機內(nèi)存儲器幾乎毫無例外地都是由乎毫無例外地都是由DRAM組成。組成。 單管動態(tài)存儲單元電路如圖單管動態(tài)存儲單元電路如圖2-5，它由一個，它由一個MOS管管T1和一個電容和一個電容C構(gòu)成。構(gòu)成。寫入寫入“1”對電容充電，寫入對電容充電，寫入“0”則對電容放電。則對電容放電。讀出時，根據(jù)位線上有無電流可知存儲的信息是讀出時，根據(jù)位線上有無電流可知存儲的信息是“1”還是還是“0”。字選擇線

25、的信號由字選擇線的信號由“片內(nèi)地址片內(nèi)地址”譯碼得到。譯碼得到。圖圖2-5 單管動態(tài)存儲電路單管動態(tài)存儲電路2. DRAM芯片介紹芯片介紹DRAM芯片把片內(nèi)地址劃分為芯片把片內(nèi)地址劃分為“行地址行地址”和和“列地列地址址”兩組，分時從它的地址引腳輸入。所以，兩組，分時從它的地址引腳輸入。所以，DRAM芯片地址引腳只有它內(nèi)部地址線的一半。芯片地址引腳只有它內(nèi)部地址線的一半。常用常用DRAM芯片有：芯片有：256K1位的位的41256、64K1位位4164、1Ml位的位的21010、 256K4位的位的21014、4M1位的位的21040大容量的大容量的16M16位、位、64M4位位 32M8位等

26、位等 動態(tài)存儲器芯片動態(tài)存儲器芯片2164A(64K1) 2164A是容量為是容量為64K1位的動態(tài)隨機存儲器芯片，其位的動態(tài)隨機存儲器芯片，其外部引腳如圖外部引腳如圖2-6。 根據(jù)根據(jù)2164A的容量，它有的容量，它有8條分時使用的地址線條分時使用的地址線A7A0（log2（64K）/2）。）。 它的數(shù)據(jù)線有二根：用于輸入的它的數(shù)據(jù)線有二根：用于輸入的Din和用于輸出的和用于輸出的Dout。 圖圖2-6 2164A的引腳的引腳 2164A內(nèi)部結(jié)構(gòu)可參考圖內(nèi)部結(jié)構(gòu)可參考圖2-7，RAS#為行地址選通信為行地址選通信號，它有效時，從地址引腳輸入號，它有效時，從地址引腳輸入“行地址行地址”信號，這

27、信號，這些地址被鎖存到芯片內(nèi)的些地址被鎖存到芯片內(nèi)的“行地址鎖存器行地址鎖存器”CAS#為列地址選通信號，它有效時，從地址引腳輸為列地址選通信號，它有效時，從地址引腳輸入入“列地址列地址”信號，這些地址被鎖存到芯片內(nèi)的信號，這些地址被鎖存到芯片內(nèi)的“列列地址鎖存器地址鎖存器”。寫信號有效時寫信號有效時（低電平）進行寫入操作，（低電平）進行寫入操作，Din上的信上的信號經(jīng)過輸入緩沖器號經(jīng)過輸入緩沖器寫入寫入被選中的單元；被選中的單元；寫控制信號無效寫控制信號無效（高電平）表示讀操作，被選中單元（高電平）表示讀操作，被選中單元的數(shù)據(jù)經(jīng)過的數(shù)據(jù)經(jīng)過輸出輸出緩沖器出現(xiàn)在緩沖器出現(xiàn)在Dout線上。線上。

28、譯碼器譯碼器RAM單元陣列 256256門電路輸入輸出緩沖器行地址緩沖與鎖存器列地址緩沖與鎖存器時鐘發(fā)生A7 A0256條256條DIN DOUTCAS(列) RAS(行)WE圖圖2-7 DRAM內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)3. DRAM芯片的讀寫過程芯片的讀寫過程（1）數(shù)據(jù)讀出）數(shù)據(jù)讀出數(shù)據(jù)的讀出時序如圖數(shù)據(jù)的讀出時序如圖2-8。（2）數(shù)據(jù)寫入）數(shù)據(jù)寫入數(shù)據(jù)寫入與讀出的過程基本類似（圖數(shù)據(jù)寫入與讀出的過程基本類似（圖2-9），），區(qū)別區(qū)別是是送完列地址后，將送完列地址后，將WE#置為低電平，把要寫入的數(shù)置為低電平，把要寫入的數(shù)據(jù)從據(jù)從Din端輸入。端輸入。 圖圖2-8 DRAM數(shù)據(jù)讀出時序數(shù)據(jù)讀出時序圖

29、圖2-9 DRAM數(shù)據(jù)寫入時序數(shù)據(jù)寫入時序（3）刷新）刷新DRAM芯片靠電容儲存信息，由于存在漏電流，時間長了，芯片靠電容儲存信息，由于存在漏電流，時間長了，所存放的信息會丟失。因此，所存放的信息會丟失。因此，DRAM必須對它所存儲的信必須對它所存儲的信息定時進行刷新。息定時進行刷新。DRAM芯片的刷新時序如下頁圖。刷新時，給芯片加上行芯片的刷新時序如下頁圖。刷新時，給芯片加上行地址并使行選信號有效，列選信號無效，芯片內(nèi)部刷新電地址并使行選信號有效，列選信號無效，芯片內(nèi)部刷新電路將選中行所有單元的信息進行刷新（路將選中行所有單元的信息進行刷新（對原來為對原來為“1”的電的電容補充電荷，原來為容

30、補充電荷，原來為“0”的則保持不變的則保持不變）。由于）。由于CAS#無無效，刷新時位線上的信息不會送到數(shù)據(jù)總線上。效，刷新時位線上的信息不會送到數(shù)據(jù)總線上。DRAM要求每隔要求每隔28ms刷新一遍，這個時間稱為刷新一遍，這個時間稱為刷新周期刷新周期。 DRAM芯片的刷新時序芯片的刷新時序2.2.3 新型新型DRAM存儲器存儲器隨著集成電路技術(shù)的飛速發(fā)展，隨著集成電路技術(shù)的飛速發(fā)展，CPU的速度不斷提高，的速度不斷提高，這就要求用作這就要求用作“主存主存”的的DRAM具有更快的訪問速度。具有更快的訪問速度。新型新型DRAM存儲器在需求的推動下不斷推出：存儲器在需求的推動下不斷推出： SDRAM

31、 DDR SDRAM 雙通道雙通道DDR RAM DDR2/DDR3 DRAM1 . SDRAM傳統(tǒng)傳統(tǒng)DRAM采用采用“異步異步”的方式進行存取。這降低了系的方式進行存取。這降低了系統(tǒng)的性能。統(tǒng)的性能。 SDRAM采用同步的方式進行存取。送往采用同步的方式進行存取。送往SDRAM的地址的地址信號、數(shù)據(jù)信號、控制信號都是在一個時鐘信號的上升沿信號、數(shù)據(jù)信號、控制信號都是在一個時鐘信號的上升沿被采樣和鎖存的，被采樣和鎖存的，SDRAM輸出的數(shù)據(jù)也在時鐘的上升沿輸出的數(shù)據(jù)也在時鐘的上升沿鎖存到芯片內(nèi)部的輸出寄存器。鎖存到芯片內(nèi)部的輸出寄存器。輸入地址、控制信號到數(shù)據(jù)輸出所需的時鐘個數(shù)可以通過輸入地

32、址、控制信號到數(shù)據(jù)輸出所需的時鐘個數(shù)可以通過對芯片內(nèi)對芯片內(nèi)“方式寄存器方式寄存器”的編程來確定。的編程來確定。在在SDRAM輸入了地址、控制信號，進行內(nèi)部操作期間，輸入了地址、控制信號，進行內(nèi)部操作期間，處理器和總線主控器可以安全地處理其他任務(wù)（例如，啟處理器和總線主控器可以安全地處理其他任務(wù)（例如，啟動其他存儲體的讀操作），而無需簡單等待，從而提高了動其他存儲體的讀操作），而無需簡單等待，從而提高了系統(tǒng)的性能。系統(tǒng)的性能。 SDRAM芯片還采用一種芯片還采用一種“突發(fā)總線模式突發(fā)總線模式”進行讀寫進行讀寫操作，進一步提高了讀寫速度。操作，進一步提高了讀寫速度。SDRAM芯片基于雙存儲體結(jié)構(gòu)

33、，內(nèi)含兩個交錯的存芯片基于雙存儲體結(jié)構(gòu)，內(nèi)含兩個交錯的存儲陣列，通過兩個存儲陣列的緊密切換，讀數(shù)據(jù)效率儲陣列，通過兩個存儲陣列的緊密切換，讀數(shù)據(jù)效率得到成倍提高。得到成倍提高。它的工作電壓為一般為它的工作電壓為一般為3.5V，其接口多為其接口多為168線的線的DIMM類型。類型。SDRAM的時鐘頻率早期為的時鐘頻率早期為66MHz，目前常見目前常見133MHz、150MHz。由于它以由于它以64位的寬度（位的寬度（8Byte）進行讀寫，單位時間內(nèi)理論上的數(shù)據(jù)流量峰值（帶寬）進行讀寫，單位時間內(nèi)理論上的數(shù)據(jù)流量峰值（帶寬）已經(jīng)達到已經(jīng)達到1.2GB/S（ 8Byte150MHz）。）。 2 .

34、DDR SDRAMDDR（Double Data Rate）SDRAM（雙倍數(shù)據(jù)速率同步內(nèi)雙倍數(shù)據(jù)速率同步內(nèi)存），是由存），是由SDRAM發(fā)展出來的新技術(shù)。原來的發(fā)展出來的新技術(shù)。原來的SDRAM對對應(yīng)被稱為應(yīng)被稱為SDR SDRAM（單倍數(shù)據(jù)速率同步內(nèi)存）。單倍數(shù)據(jù)速率同步內(nèi)存）。DDR與與SDR相比有相比有兩個不同點兩個不同點： 使用了更多、更先進的同步電路；使用了更多、更先進的同步電路； 使用使用Delay-Locked Loop（DLL，鎖相環(huán)）提供一個數(shù)據(jù)鎖相環(huán)）提供一個數(shù)據(jù)濾波信號。濾波信號。SDR只在時鐘脈沖的上沿進行一次數(shù)據(jù)寫或讀操作，而只在時鐘脈沖的上沿進行一次數(shù)據(jù)寫或讀操作

35、，而DDR不僅在時鐘上沿進行操作，在時鐘脈沖的下沿還可不僅在時鐘上沿進行操作，在時鐘脈沖的下沿還可以進行一次對等的操作（寫或讀）。這樣，理論上以進行一次對等的操作（寫或讀）。這樣，理論上DDR的數(shù)據(jù)傳輸能力就比同頻率的的數(shù)據(jù)傳輸能力就比同頻率的SDRAM提高一倍。提高一倍。假設(shè)系統(tǒng)假設(shè)系統(tǒng)FSB（Front Side Bus）的頻率是的頻率是100MHz，DDR的工作頻率可以倍增為的工作頻率可以倍增為200 MHz，帶寬也倍增為帶寬也倍增為1.6 GByte /S （8 Byte100MHz2）。）。 DDR SDRAM的速度在不斷提高，由的速度在不斷提高，由DDR 200，到目到目前常見的前

36、常見的DDR 333，還在向更高發(fā)展還在向更高發(fā)展(DDR 500)。其。其內(nèi)存的帶寬也由內(nèi)存的帶寬也由1.6 GByte /S發(fā)展到發(fā)展到3.2 GByte /S。通常說的通常說的DDR PC1600、DDR PC2100、DDR PC3200.，就是指就是指DDR200、DDR266、DDR400等。等。前者以前者以“數(shù)據(jù)帶寬數(shù)據(jù)帶寬”標(biāo)注，后者是它的工作頻率。標(biāo)注，后者是它的工作頻率。 DDR2/DDR3 DRAMDDR2 DRAM是在是在DDR DRAM基礎(chǔ)上發(fā)展而來的新基礎(chǔ)上發(fā)展而來的新一代動態(tài)存儲器。與一代動態(tài)存儲器。與DDR DRAM相比，通過鎖相技相比，通過鎖相技術(shù)，可以在一個

37、時鐘周期內(nèi)傳輸術(shù)，可以在一個時鐘周期內(nèi)傳輸4次數(shù)據(jù)。采用次數(shù)據(jù)。采用100MHz核心頻率時，實現(xiàn)了核心頻率時，實現(xiàn)了400MHz的實際頻率，的實際頻率，單 通 道 數(shù) 據(jù) 吞 吐 量 因 此 可 以 達 到單 通 道 數(shù) 據(jù) 吞 吐 量 因 此 可 以 達 到8B400MHz=3.2GBps。由于核心頻率沒有提高，。由于核心頻率沒有提高，DDR2 DRAM可以更好的實現(xiàn)低電壓、低散熱、高可以更好的實現(xiàn)低電壓、低散熱、高數(shù)據(jù)吞吐量的目標(biāo)。數(shù)據(jù)吞吐量的目標(biāo)。為了保證傳輸?shù)姆€(wěn)定流暢，減少電器干擾與數(shù)據(jù)沖突，為了保證傳輸?shù)姆€(wěn)定流暢，減少電器干擾與數(shù)據(jù)沖突，DDR2采用了略大于采用了略大于DDR的延遲（

38、的延遲（CL）設(shè)定，因此）設(shè)定，因此DDR2 400MHz的實際性能略低于的實際性能略低于DDR 400MHz，不，不過隨著高性能、低延遲設(shè)定過隨著高性能、低延遲設(shè)定DDR2 DRAM的出現(xiàn)，其的出現(xiàn)，其性能一定會超過性能一定會超過DDR DRAM。 Intel 915 Express芯片組支持芯片組支持DDR2新型內(nèi)存。新型內(nèi)存。 DDR2內(nèi)存的工作頻率目前為內(nèi)存的工作頻率目前為533MHz/400MHz，采用，采用200、220、240針腳的針腳的FBGA封裝形式，與現(xiàn)有的封裝形式，與現(xiàn)有的DDR內(nèi)存不兼容。內(nèi)存不兼容。目前，采用目前，采用8位位“預(yù)讀預(yù)讀”技術(shù)的技術(shù)的DDR3內(nèi)存已經(jīng)面世

39、內(nèi)存已經(jīng)面世并投入使用，它的數(shù)據(jù)傳送頻率是外部頻率的并投入使用，它的數(shù)據(jù)傳送頻率是外部頻率的8倍，倍，有效地支持了微型計算機整體性能提高。有效地支持了微型計算機整體性能提高。3 . 雙通道雙通道 DDR RAM隨著隨著800MHz前端總線的前端總線的P4處理器的推出，處理器對處理器的推出，處理器對內(nèi)存系統(tǒng)的帶寬要求越來越高，內(nèi)存帶寬成為系統(tǒng)最內(nèi)存系統(tǒng)的帶寬要求越來越高，內(nèi)存帶寬成為系統(tǒng)最大的瓶頸。大的瓶頸。雙通道內(nèi)存體系包含了兩個獨立的、具備互補性的雙通道內(nèi)存體系包含了兩個獨立的、具備互補性的64位智能內(nèi)存控制器，兩個內(nèi)存控制器能夠在彼此間零位智能內(nèi)存控制器，兩個內(nèi)存控制器能夠在彼此間零等待時

40、間的情況下同時運作，形成等待時間的情況下同時運作，形成128位寬度的內(nèi)存位寬度的內(nèi)存數(shù)據(jù)通道，使內(nèi)存的帶寬翻了一番。數(shù)據(jù)通道，使內(nèi)存的帶寬翻了一番。采用采用i865和和i875以上芯片組的主板支持雙通道以上芯片組的主板支持雙通道DDR內(nèi)內(nèi)存，它們大都具有存，它們大都具有4個個DIMM插槽，每兩個一組，每插槽，每兩個一組，每一組代表一個內(nèi)存通道，只有當(dāng)兩組通道上都同時安一組代表一個內(nèi)存通道，只有當(dāng)兩組通道上都同時安裝了內(nèi)存時，才能使內(nèi)存工作在雙通道模式下。裝了內(nèi)存時，才能使內(nèi)存工作在雙通道模式下。 從理論指標(biāo)體系來看，雙通道從理論指標(biāo)體系來看，雙通道DDR 400的理論帶寬是的理論帶寬是6.4G

41、Bps，和英特爾的前端總線為，和英特爾的前端總線為800MHz的的P4處理處理器及器及i865、i875芯片組實現(xiàn)最佳匹配。芯片組實現(xiàn)最佳匹配。 雙通道內(nèi)存技術(shù)的理論值雖然非常誘人，但在實際應(yīng)雙通道內(nèi)存技術(shù)的理論值雖然非常誘人，但在實際應(yīng)用中，整機的性能并不能比使用單通道用中，整機的性能并不能比使用單通道DDR內(nèi)存的整內(nèi)存的整機高一倍，因為畢竟系統(tǒng)性能瓶頸不僅僅是內(nèi)存。從機高一倍，因為畢竟系統(tǒng)性能瓶頸不僅僅是內(nèi)存。從一些測試結(jié)果可以看到，采用一些測試結(jié)果可以看到，采用128位內(nèi)存通道的系統(tǒng)位內(nèi)存通道的系統(tǒng)性能比采用性能比采用64位內(nèi)存通道的系統(tǒng)整體性能高出位內(nèi)存通道的系統(tǒng)整體性能高出3%5%，

42、最高的可以獲得，最高的可以獲得15%18%的性能提升。的性能提升。第二代第二代Intel CORE i7微處理器還可以使用三通道的微處理器還可以使用三通道的DDR3存儲器。存儲器。2.3 只讀存儲器只讀存儲器 只讀存儲器（只讀存儲器（ROM）具有掉電后信息不會具有掉電后信息不會丟失的特點（非易失性），彌補了讀寫存儲器丟失的特點（非易失性），彌補了讀寫存儲器（RAM）性能上的不足，因此成為微型計算機性能上的不足，因此成為微型計算機的一個重要部件。的一個重要部件。 2.3.1 掩膜型只讀存儲器（掩膜型只讀存儲器（MROM） 掩膜掩膜ROM芯片內(nèi)每一個二進制位對應(yīng)于一個芯片內(nèi)每一個二進制位對應(yīng)于一個

43、MOS管，管，該位上該位上存儲的信息取決于這個存儲的信息取決于這個MOS管的柵極是否被連接管的柵極是否被連接到字線上。到字線上。 柵極被柵極被連接，該單元被選中時，漏極與連接，該單元被選中時，漏極與“地地”相通，輸相通，輸出低電平，該位存儲的信息就是出低電平，該位存儲的信息就是0 柵極未連接時，盡管字線被選中，輸出端與柵極未連接時，盡管字線被選中，輸出端與“地地”仍然仍然不能導(dǎo)通，輸出高電平，對應(yīng)的信息為不能導(dǎo)通，輸出高電平，對應(yīng)的信息為1。 掩膜型掩膜型ROM內(nèi)的信息不可改變。內(nèi)的信息不可改變。 掩膜掩膜ROM芯片批量生產(chǎn)成本低，適合于批量大，程序和芯片批量生產(chǎn)成本低，適合于批量大，程序和數(shù)

44、據(jù)已經(jīng)成熟且不需要修改的場合。數(shù)據(jù)已經(jīng)成熟且不需要修改的場合。 字字地地址址譯譯碼碼器器00011011字線0字線0(1111)(1111)字線1字線1(1110)(1110)字線2字線2(1100)(1100)字線3字線3(1000)(1000)D3D2D1D0A1A0+E圖圖2-9 掩膜掩膜ROM結(jié)構(gòu)示意圖結(jié)構(gòu)示意圖2.3.2 可編程只讀存儲器（可編程只讀存儲器（PROM）可編程只讀存儲器可編程只讀存儲器PROM（Programable Read Only Memory）的基本存儲單元是一只晶體管或的基本存儲單元是一只晶體管或MOS管，它的管，它的每一個單元電路內(nèi)串接有一段每一個單元電路內(nèi)

45、串接有一段“熔絲熔絲”。芯片出廠時，所有芯片出廠時，所有“熔絲熔絲”均處于連通狀態(tài)，每一個單元均處于連通狀態(tài)，每一個單元存儲的信息同為全存儲的信息同為全“0”或全或全“1”。用戶在使用該芯片時，可以根據(jù)需要，有選擇地將部分單用戶在使用該芯片時，可以根據(jù)需要，有選擇地將部分單元電路通以較大的電流，將該電路上的元電路通以較大的電流，將該電路上的“熔絲熔絲”燒斷。燒斷?！叭劢z熔絲”被燒斷后，該位所儲存的信息就由原來的被燒斷后，該位所儲存的信息就由原來的“0”變變?yōu)闉椤?”，或者，由，或者，由“1”變?yōu)樽優(yōu)椤?”。PROM靠存儲單元中的熔絲是否熔斷決定信息靠存儲單元中的熔絲是否熔斷決定信息0和和1。一

46、旦存儲單元的熔絲被燒斷就不能恢復(fù)。因此，一旦存儲單元的熔絲被燒斷就不能恢復(fù)。因此，PROM只能寫入一次。只能寫入一次。有的有的PROM芯片采用芯片采用PN結(jié)擊穿的方式進行編程，原結(jié)擊穿的方式進行編程，原理與上述器件類似。理與上述器件類似。PROM也是一種非易失性存儲器。少量使用時，它的也是一種非易失性存儲器。少量使用時，它的總體成本低于掩膜總體成本低于掩膜ROM。 2.3.3 可擦除可編程只讀存儲器（可擦除可編程只讀存儲器（EPROM） 可擦除可編程只讀存儲器可擦除可編程只讀存儲器EPROM（Erasable Programable Read Only Memory）可根據(jù)用戶的需求，可根據(jù)用

47、戶的需求，多次寫入和擦除。多次寫入和擦除。圖圖2-10 EPROM存儲原理存儲原理控 制 柵（ G2）浮 空 柵（ G1）漏 極 (D)源 極 (S)(a) EPROM 存 儲 元(b) 讀 出 操 作(c) 寫 入 0（ 編 程 ）-單 元 選 擇+VD0V-+VD0VI-+VG20V讀 出 1讀 出 0-寫 入 脈 沖單 元 選 擇 EPROM基本單元的主體是有兩個柵極的雪崩注入基本單元的主體是有兩個柵極的雪崩注入式式MOS管（圖管（圖2-10a），浮空柵），浮空柵G1被二氧化硅所包圍，被二氧化硅所包圍，與外部沒有連接。與外部沒有連接。讀出一個單元內(nèi)容時，該單元控制柵上加正電壓（圖讀出一個

48、單元內(nèi)容時，該單元控制柵上加正電壓（圖2-10b）。如果浮空柵上沒有電子，該）。如果浮空柵上沒有電子，該MOS管導(dǎo)通，管導(dǎo)通，MOS管管有電流通過，讀出有電流通過，讀出“1”。如果浮空柵上積累有較多的電子，。如果浮空柵上積累有較多的電子，由于負(fù)電荷的由于負(fù)電荷的“阻擋阻擋”作用，作用，MOS管不能導(dǎo)通，沒有電流管不能導(dǎo)通，沒有電流通過，讀出通過，讀出“0”?？梢?，該電路的存儲取決于浮空柵是否積?？梢?，該電路的存儲取決于浮空柵是否積累了較多的電子。累了較多的電子。芯片出廠時，浮空柵上沒有電子，各單元均為芯片出廠時，浮空柵上沒有電子，各單元均為“1”?？?制 柵（ G 2 ）浮 空 柵（ G 1

49、）漏 極 ( D )源 極 ( S )(a ) E P R O M 存 儲 元(b ) 讀 出 操 作(c ) 寫 入 0 （ 編 程 ）-單 元 選 擇+ VD0 V-+ VD0 VI-+ VG 20 V讀 出 1讀 出 0-寫 入 脈 沖單 元 選 擇圖圖2-10 EPROM存儲原理存儲原理該芯片的上方有一個透明的石英窗。將紫外線對準(zhǔn)該芯片的上方有一個透明的石英窗。將紫外線對準(zhǔn)該石英窗照射一定時間（該石英窗照射一定時間（10到到15分鐘），可以消除分鐘），可以消除浮空柵上的電荷，使浮空柵上的電荷，使MOS管恢復(fù)到出廠時的狀態(tài)，管恢復(fù)到出廠時的狀態(tài)，各位均存儲各位均存儲“1”，這一過程稱為，

50、這一過程稱為“擦除擦除”。EPROM芯片出廠時片內(nèi)信息為全芯片出廠時片內(nèi)信息為全1。擦除后的芯片。擦除后的芯片可以使用專門的編程寫入器對其重新編程（寫入新可以使用專門的編程寫入器對其重新編程（寫入新的內(nèi)容）。的內(nèi)容）。存儲在存儲在EPROM中的內(nèi)容能夠長期保存達幾十年之中的內(nèi)容能夠長期保存達幾十年之久，掉電后內(nèi)容不會丟失。久，掉電后內(nèi)容不會丟失。 對對EPROM寫入新的內(nèi)容（編程）時，首先要將該芯片整體寫入新的內(nèi)容（編程）時，首先要將該芯片整體“擦除擦除”。需要寫。需要寫“1”的單元保持原狀態(tài)即可。對于寫的單元保持原狀態(tài)即可。對于寫“0”的單元，控制柵接正電壓，在漏極加上一個較高電壓（例如，的

51、單元，控制柵接正電壓，在漏極加上一個較高電壓（例如，+25V）的正脈沖（編程脈沖）。這時，）的正脈沖（編程脈沖）。這時，MOS管導(dǎo)通，在漏管導(dǎo)通，在漏極較高電壓作用下，漏極極較高電壓作用下，漏極-源極間產(chǎn)生源極間產(chǎn)生“雪崩雪崩”，管道中有，管道中有較多的高能電子，同時，在控制柵垂直方向正電壓的作用下，較多的高能電子，同時，在控制柵垂直方向正電壓的作用下，漏極漏極-源極管道的電子進入浮空柵，并在高壓結(jié)束后滯留在源極管道的電子進入浮空柵，并在高壓結(jié)束后滯留在浮空柵內(nèi)，形成浮空柵內(nèi)，形成“0”存儲狀態(tài)（圖存儲狀態(tài)（圖2-10c）。）?？?制 柵（ G 2 ）浮 空 柵（ G 1 ）漏 極 ( D )

52、源 極 ( S )(a ) E P R O M 存 儲 元(b ) 讀 出 操 作(c ) 寫 入 0 （ 編 程 ）-單 元 選 擇+ VD0 V-+ VD0 VI-+ VG 20 V讀 出 1讀 出 0-寫 入 脈 沖單 元 選 擇圖圖2-10 EPROM存儲原理存儲原理2.3.4 電擦除可編程只讀存儲器（電擦除可編程只讀存儲器（E2PROM） 可以在電路板上直接編程寫入（在系統(tǒng)編程）；可以在電路板上直接編程寫入（在系統(tǒng)編程）；允許以字節(jié)為單位擦除和重寫；允許以字節(jié)為單位擦除和重寫； 使用單一的使用單一的+5V電源，不需要專門的編程電源；電源，不需要專門的編程電源；寫入過程中自動進行擦寫，

53、但擦寫時間較長，約寫入過程中自動進行擦寫，但擦寫時間較長，約需需10ms；無需專用電路，只要按一定的時序操作即可進行無需專用電路，只要按一定的時序操作即可進行在線擦除和編程；在線擦除和編程； 1 . E2PROM存儲原理存儲原理EEPROM的存儲元也是具有兩個柵極的的存儲元也是具有兩個柵極的NMOS管（圖管（圖2-11a），控制柵），控制柵G1被二氧化硅所包圍，與外部沒有連被二氧化硅所包圍，與外部沒有連接。在接。在G1和漏極和漏極D之間有一塊小面積的氧化層，厚度之間有一塊小面積的氧化層，厚度極薄。極薄。(b) 讀出操作(c) 抹成全“1”(d) 寫入“0”-+3V-讀出0讀出1控制柵（G1）抹

54、去柵（G2）漏極(D)源極(S)(a) EEPROM 存儲元+3V數(shù)據(jù)線數(shù)據(jù)線行選行選-T2T1T1T1T1T2T2T2T2-圖圖2-11 EEPROM存儲原理存儲原理 與與EPROM類似，該單元的存儲狀態(tài)也取決于浮動?xùn)蓬愃?，該單元的存儲狀態(tài)也取決于浮動?xùn)派嫌袥]有電子。不同的是：浮動?xùn)庞须娮樱嫌袥]有電子。不同的是：浮動?xùn)庞须娮?，NMOS管截止，管截止，數(shù)據(jù)線上為數(shù)據(jù)線上為“1”；浮動?xùn)艣]有電子，；浮動?xùn)艣]有電子，NMOS管導(dǎo)通，數(shù)據(jù)管導(dǎo)通，數(shù)據(jù)線上為線上為“0”。(b) 讀出操作(c) 抹成全“1”(d) 寫入“0”-+3V-讀出0讀出1控制柵（G1）抹去柵（G2）漏極(D)源極(S)(a)

55、 EEPROM 存儲元+3V數(shù)據(jù)線數(shù)據(jù)線行選行選-T2T1T1T1T1T2T2T2T2-圖圖2-11 EEPROM存儲原理存儲原理 擦除該單元內(nèi)容時，在抹去柵擦除該單元內(nèi)容時，在抹去柵G2上加上加+20V的正電壓，它導(dǎo)致的正電壓，它導(dǎo)致G1-D之間的小面積氧化層產(chǎn)生之間的小面積氧化層產(chǎn)生“隧道隧道”效應(yīng)，電子從漏極進入浮動?xùn)?，形成效?yīng)，電子從漏極進入浮動?xùn)?，形成?”存儲狀態(tài)。這也是芯片出廠時的初始狀態(tài)。存儲狀態(tài)。這也是芯片出廠時的初始狀態(tài)。(b) 讀出操作(c) 抹成全“1”(d) 寫入“0”-+3V-讀出0讀出1控制柵（G1）抹去柵（G2）漏極(D)源極(S)(a) EEPROM 存儲元+

56、3V數(shù)據(jù)線數(shù)據(jù)線行選行選-T2T1T1T1T1T2T2T2T2-圖圖2-11 EEPROM存儲原理存儲原理 同樣，編程僅僅對需要寫入同樣，編程僅僅對需要寫入“0”的單元進行。的單元進行。抹去柵接地，漏極加抹去柵接地，漏極加+20V的正脈沖，在高壓的作的正脈沖，在高壓的作用下，浮空柵的電子從小面積氧化層流出，形成用下，浮空柵的電子從小面積氧化層流出，形成“0”狀態(tài)。狀態(tài)。(b) 讀出操作(c) 抹成全“1”(d) 寫入“0”-+3V-讀出0讀出1控制柵（G1）抹去柵（G2）漏極(D)源極(S)(a) EEPROM 存儲元+3V數(shù)據(jù)線數(shù)據(jù)線行選行選-T2T1T1T1T1T2T2T2T2-圖圖2-1

57、1 EEPROM存儲原理存儲原理2 . E2PROM典型芯片典型芯片E2PROM的主要產(chǎn)品有：的主要產(chǎn)品有： 高壓編程的高壓編程的2816、2817 低壓編程的低壓編程的2816A、2864A和和28512 1M位以上的位以上的28010(1M位，位，128KB)、28040(4M位位)等。等。主要技術(shù)指標(biāo)：主要技術(shù)指標(biāo)： 讀取時間讀取時間120250ns 字節(jié)擦寫時間字節(jié)擦寫時間10ms左右左右 寫入時間與字節(jié)擦寫時間相當(dāng)，約寫入時間與字節(jié)擦寫時間相當(dāng)，約10ms左右。左右。 E2PROM芯片芯片NMC98C64A(容量容量8K8) （1）98C64A的引腳的引腳A0A12：地址線，用于選擇

58、片內(nèi)的：地址線，用于選擇片內(nèi)的8K個存儲單元；個存儲單元；D0D7：數(shù)據(jù)線；：數(shù)據(jù)線；CE#為選片信號，低電平有效。為選片信號，低電平有效。CE#0時選中該芯片。時選中該芯片。OE#為輸出允許信號，為輸出允許信號，CE#0，OE#0，WE#1時，時，將選中單元的數(shù)據(jù)讀出。將選中單元的數(shù)據(jù)讀出。WE#是寫允許信號，是寫允許信號，CE#0，OE#l，WE#0時，時，將數(shù)據(jù)寫入指定的存儲單元。將數(shù)據(jù)寫入指定的存儲單元。READYBUSY#是狀態(tài)輸出端是狀態(tài)輸出端:編程寫入過程中，此管腳為低電平編程寫入過程中，此管腳為低電平;寫完后，此管腳變?yōu)楦唠娖健懲旰?，此管腳變?yōu)楦唠娖?。圖圖2-12 98C64

59、A引腳引腳（2）98C64A的工作過程的工作過程數(shù)據(jù)讀出數(shù)據(jù)讀出：CE#0，OE#0，WE#1時，在時，在A0A12上給出單元地址，上給出單元地址，從選中的存儲單元中將數(shù)據(jù)讀出。從選中的存儲單元中將數(shù)據(jù)讀出。編程寫入編程寫入：兩種方式兩種方式：字節(jié)寫入和自動頁寫入：字節(jié)寫入和自動頁寫入字節(jié)寫入方式字節(jié)寫入方式:一次寫入一個字節(jié)的數(shù)據(jù)一次寫入一個字節(jié)的數(shù)據(jù)(CE#0，OE#1，WE#0 )。不同的芯片寫入一個字節(jié)所需的時間略有不同，一般是幾到不同的芯片寫入一個字節(jié)所需的時間略有不同，一般是幾到幾十毫秒。幾十毫秒。98C64A需要的時間為需要的時間為5ms，最大最大10ms。每寫一個字節(jié)，要等到每

60、寫一個字節(jié)，要等到READY/BUSY#端的狀態(tài)由低電平變端的狀態(tài)由低電平變?yōu)楦唠娖胶螅拍荛_始下一個字節(jié)的寫入。為高電平后，才能開始下一個字節(jié)的寫入。也可利用該管腳的狀態(tài)產(chǎn)生中斷來通知也可利用該管腳的狀態(tài)產(chǎn)生中斷來通知CPU已寫完一個字節(jié)已寫完一個字節(jié)頁寫入方式：頁寫入方式：一頁數(shù)據(jù)為一頁數(shù)據(jù)為132個字節(jié)，這些數(shù)據(jù)在內(nèi)存中連續(xù)排列；個字節(jié)，這些數(shù)據(jù)在內(nèi)存中連續(xù)排列；高位地址線高位地址線A12A5用來決定訪問哪一頁數(shù)據(jù)（用來決定訪問哪一頁數(shù)據(jù)（頁地址）；頁地址）；低位地址低位地址A4A0用來尋址一頁內(nèi)所包含的一個字節(jié)；用來尋址一頁內(nèi)所包含的一個字節(jié)；一次寫完一頁，每寫完一頁判斷一次寫完一頁，每寫完一頁判斷READ