1、 學(xué)習(xí)總結(jié)一三章基礎(chǔ)（理論，方法）四八章應(yīng)用數(shù)字電路的基礎(chǔ) 布爾代數(shù) 邏輯函數(shù) 組合電路 時(shí)序電路基本理論基本方法本課程的重點(diǎn)1.Logic design Number systemBoolean algebraSimplify expressionSimple logic designFlip-flop2.ArchitectureALUMemoryBusA/D,D/A第一章 總結(jié)重要提示進(jìn)制之間的轉(zhuǎn)換原碼、補(bǔ)碼概念及其運(yùn)算浮點(diǎn)數(shù)表示法：IBM，IEEE格式ASCII碼，BCD碼一，復(fù)習(xí)題請(qǐng)將十六進(jìn)制數(shù) (3A.C)h 用NBCD表示.關(guān)鍵：用十進(jìn)制數(shù)作媒介過(guò)程： （N）h （N）b（N）d（

2、N）nbcd（3A.C)h（0011,1010.1100)b(58.75)d （0101，1000. 0111,0101)nbcd27.25 用IBM 單精度表示？第2章 復(fù)習(xí)一，復(fù)習(xí)題如何證明二邏輯式相等?為什么？真值表公式窮舉法已被證明卡諾圖 唯一性 標(biāo)準(zhǔn)表達(dá)式一，復(fù)習(xí)題什么是反演規(guī)則？有何用途？使用時(shí)應(yīng)注意哪些問題?對(duì)偶規(guī)則與反演規(guī)則有何區(qū)別？請(qǐng)根據(jù)加對(duì)乘的分配律寫出乘對(duì)加的分配律 A（B + C） = A B + A CA + B C = （A + B）（ A + C）寫出邏輯函數(shù)的反函數(shù) F 和對(duì)偶函數(shù) F 的邏輯表達(dá)式。 F = A + B （ C D + E F ）一，復(fù)習(xí)題畫出

3、下面各函數(shù)的卡諾圖真值表F = f（A，B，C，D） =m（0，1，3，4，7， 9，12，13，14） F = f（A，B，C） = A B + A C + B C A B C D F 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 0 一，復(fù)習(xí)題設(shè)開關(guān)合上為1，電路接通為1，問下面開關(guān)網(wǎng)絡(luò)代表什么邏輯？ABCDFF = AB

4、+ CD與或邏輯一，復(fù)習(xí)題若令電路斷開為1，則該開關(guān)網(wǎng)絡(luò)代表什么邏輯？ABCDFF = AB + CD與或非邏輯一，復(fù)習(xí)題若令開關(guān)與電路皆是以斷開為1，則該開關(guān)網(wǎng)絡(luò)代表什么邏輯？ABCDFF = （A+B）（C+D）F = AB + CD = （A+B）（C+D）一，復(fù)習(xí)題設(shè)開關(guān)合上為1，電路接通為1，問下面開關(guān)網(wǎng)絡(luò)代表什么邏輯？ABCDFEF = AB + CD + AED + CEB二，思考題 對(duì)嗎？為什么？A B = A BA B + A B = 1 A B mi 0 0 m0=AB 0 1 m1=AB 1 0 m2=AB 1 1 m3=AB AB + AC + BC = AB + AC

5、 BC = 0對(duì)不對(duì)，為什么？BC = 0 是等式兩邊同減去 AB 和 AC的結(jié)果；邏輯代數(shù)無(wú)減法不能隨便將普通代數(shù)的方法用到邏輯代數(shù)中來(lái) 張三說(shuō)李四說(shuō)謊，李四說(shuō)王五說(shuō)謊，而王五說(shuō)張三與李四都說(shuō)謊，請(qǐng)用邏輯代數(shù)分析3人中究竟誰(shuí)的話是謊話。張三的話A，李四的話B，王五的話C；真話用原變量表示，假話用反變量表示；同理： B C + B C = 1， C A B + C（A+ B） = 1張三說(shuō)李四說(shuō)謊若張三的話為真，則李四的話必為假，即AB，反之，若張三的話為假，則李四的話必為真，即AB，二者必居其一，因此 AB +AB = 13 式應(yīng)同時(shí)成立，因而 3 式相乘應(yīng)為 1 。求解可得 A B C =

6、 1 可知李四為說(shuō)謊者。第3章 復(fù)習(xí)RS觸發(fā)器介紹基本原理、觸發(fā)方式時(shí)序電路的描述方法原理圖、VHDL語(yǔ)言、真值表、狀態(tài)表、狀態(tài)圖、波形圖。常用時(shí)序電路模塊時(shí)序電路的分析時(shí)序電路的設(shè)計(jì)2011/11/9 Qinwenhu193.6.3時(shí)序邏輯電路設(shè)計(jì)舉例例1 設(shè)計(jì)出1個(gè)1111序列檢測(cè)器，連續(xù)出現(xiàn)4個(gè)或4個(gè)以上1信號(hào)時(shí)，檢測(cè)出1CPXZ2011/11/9 Qinwenhu20分析：定義狀態(tài)：輸入X 輸出Z A:初態(tài)； Z=0 （觀察時(shí)刻以前還沒有到過(guò)連續(xù)的1）B:有1個(gè)1； Z=0 （觀察時(shí)刻以前到過(guò)1個(gè)連續(xù)的1）C:連續(xù)2個(gè)1；Z=0 （觀察時(shí)刻以前到過(guò)2個(gè)連續(xù)的1）D:連續(xù)3個(gè)1；x=0;

7、Z=0 （觀察時(shí)刻以前到過(guò)3個(gè)連續(xù)的1）x=1;Z=1 2011/11/9 Qinwenhu21狀態(tài)圖ABCD0/0X/Z1/01/01/01/01/00/00/00/00/01/12011/11/9 Qinwenhu22狀態(tài)表PSNSOutX=0X=1X=0X=1AAB00BAC00CAD00DAD012011/11/9 Qinwenhu23狀態(tài)編碼用Q1 Q2 編碼：StateQ1 Q2A 0 0B 0 1C 1 0D 1 1PS Q1 Q2NSOutX=0X=1X=0X=10 00 00 1000 10 01 0001 00 01 1001 10 01 1012011/11/9 Qinw

8、enhu24卡若圖00000111Q1 Q2X010001011110D1=Q1X+Q2X00001011Q1 Q2X010001011110D2=Q1X+Q2X00000010Q1 Q2X010001011110Z=Q1Q2X2011/11/9 Qinwenhu25邏輯圖2011/11/9 Qinwenhu26波形圖（靜態(tài)）2011/11/9 Qinwenhu27波形圖（時(shí)序）2011/11/9 Qinwenhu28序列信號(hào)發(fā)生器的另一種設(shè)計(jì)在通信和儀器中常用到序列信號(hào)，序列信號(hào)發(fā)生器常用移位寄存器實(shí)現(xiàn)。結(jié)構(gòu)如下圖所示。反饋網(wǎng)絡(luò)移位寄存器在確定了移位寄存器的位數(shù)后，只須設(shè)計(jì)反饋網(wǎng)絡(luò)。即只須設(shè)

9、計(jì)最左邊的觸發(fā)器的激勵(lì)方程。2011/11/9 Qinwenhu29例如：設(shè)計(jì)周期性序列1011000可以考慮采用3位移位寄存器，有7個(gè)狀態(tài)1010111101000000010101 0 1 1 0 0 0 1 0 1 1 0 0 02011/11/9 Qinwenhu30狀態(tài)表PSQ3 Q2 Q1 NSQ3 Q2 Q1最左邊觸發(fā)器激勵(lì)信號(hào)D11 0 10 1 110 1 11 1 001 1 01 0 001 0 00 0 000 0 00 0 110 0 10 1 000 1 01 0 112011/11/9 Qinwenhu31卡若圖100101x0Q2 Q1Q301000101111

10、0D1=Q1Q3+Q3Q12011/11/9 Qinwenhu32邏輯圖2011/11/9 Qinwenhu33波形圖（靜態(tài)）2011/11/9 Qinwenhu34第4章，復(fù)習(xí)題基本運(yùn)算電路通常是組合邏輯電路還是時(shí)序邏輯電路？為什么?運(yùn)算分串行與并行串行需將前一位的結(jié)果記住，因而是時(shí)序電路；并行送進(jìn)一組數(shù)據(jù)就有一組結(jié)果，因而是組合電路。運(yùn)算電路是否一定要采用最小化設(shè)計(jì)？不一定，要看用什么電路實(shí)現(xiàn)。如用與或非門、異或門實(shí)現(xiàn)等。工程觀念最小化只是應(yīng)該必須掌握的基本技能。多位加法器電路有哪些設(shè)計(jì)方法？各有什么優(yōu)缺點(diǎn)？1。組合電路設(shè)計(jì)（8輸入8輸出） 太復(fù)雜，難設(shè)計(jì)，速度高2。全加器組合 4個(gè)，行波

11、進(jìn)位，簡(jiǎn)單，元件少，速度低 3個(gè)，加一個(gè)半加器不考慮最低位進(jìn)位 4個(gè)，超前進(jìn)位，復(fù)雜，速度高 1 個(gè)，串行相加，時(shí)序方式，運(yùn)算部分簡(jiǎn)單，許配合寄存器器與計(jì)數(shù)器3。集成多位加法器 行波進(jìn)位 一片；超前進(jìn)位 2片（加一片超前因子產(chǎn)生電路）敘述超前進(jìn)位的思想（不要具體描述）行波進(jìn)位進(jìn)位信號(hào)逐級(jí)傳遞超前進(jìn)位每位的和與進(jìn)位只與本位的加數(shù)、被加數(shù)及當(dāng)時(shí)的進(jìn)位信號(hào)確定，因而只需要一次運(yùn)算的時(shí)間一種提高速度的思路，與高速計(jì)數(shù)器比較移位的軟件實(shí)現(xiàn)方法與硬件實(shí)現(xiàn)方法各是怎樣的？試比較它們的優(yōu)、缺點(diǎn)。硬件方法 不用溢出觸發(fā)器 一次完成 只能移一位軟件方法 要用溢出觸發(fā)器 多次完成 可移數(shù)位任何電路皆可用兩種方法實(shí)現(xiàn)

12、通常硬件方法快而費(fèi)，軟件方法慢而省，要折中考慮一對(duì)基本矛盾試敘述比較電路的設(shè)計(jì)思想，在多片4 位比較器的級(jí)聯(lián)時(shí)如何體現(xiàn)？由高向低，逐位判斷多片4位比較器級(jí)連對(duì)每一片“由高向低，逐位判斷”，如本片4位皆相等，則看低一位比較器的比較結(jié)果。 每一片比較器的輸入端、Q、P、接“0”，輸入端=接“1”常用級(jí)連方式BCD加法運(yùn)算的基本修正方法是怎樣的？如用余3碼實(shí)現(xiàn)加法運(yùn)算有什么好處?過(guò) 10 加 6原碼有溢出則加3，無(wú)溢出則減3（減3即加3 的補(bǔ)碼加3 的反碼再將進(jìn)位輸入變1）減法在加法ALU中如何實(shí)現(xiàn)？請(qǐng)就圖4.14作一說(shuō)明?ADD模式Q4、Q3、Q2、Q1送入諸全加器的Q輸入端，最低位進(jìn)位CI輸入0

13、SUBTRACT模式Q4、Q3、Q2、Q1各經(jīng)非門（即Q4Q3Q2Q1的反碼）送入諸全加器的Q輸入端，最低位進(jìn)位CI輸入1， 實(shí)現(xiàn)加補(bǔ)碼運(yùn)算。加負(fù)數(shù)與做減法的區(qū)別？加負(fù)數(shù)通常負(fù)數(shù)已用補(bǔ)碼表示，直接相加從原碼求其補(bǔ)碼是一種不變符號(hào)的求補(bǔ)（正數(shù)不變，負(fù)數(shù)變反加1）做減法減數(shù)有正有負(fù)，應(yīng)將其變?yōu)橄喾磾?shù)（連同符號(hào)求補(bǔ)一律變反加1）再與被加數(shù)相加。乘法運(yùn)算有哪些實(shí)現(xiàn)方法？請(qǐng)從速度與成本對(duì)其作一比較。組合網(wǎng)絡(luò)成本最高，速度最高乘法表成本略低，速度高全加器網(wǎng)絡(luò)成本較高，速度較高移位相加法成本低，速度低連加法成本最低，速度最低矛盾依然請(qǐng)對(duì)連加法實(shí)現(xiàn)乘法運(yùn)算的實(shí)現(xiàn)過(guò)程，ALU的組織，所需的命令作一介紹。請(qǐng)解釋圖

14、4.29電路中1.MC14561是什么電路？如何設(shè)計(jì)？2.觸發(fā)器起什么作用？3.用集成移位寄存器設(shè)計(jì)圖中的移位電路MC14561（連同符號(hào)）求補(bǔ)電路求10的補(bǔ)碼電路 組合電路方法設(shè)計(jì) 加法器觸發(fā)器用來(lái)記憶低位運(yùn)算的進(jìn)位信號(hào)，使之在下一個(gè)周期與高一位的二數(shù)相加方法1工作于移位狀態(tài) Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4A1A2A3A4D1D2D3D4CP個(gè)位數(shù)字方法2（工作于并行置數(shù)狀態(tài)） Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4個(gè)位數(shù)字A1A2A3A4D1D2D3D4集成ALU的功能表有何啟示？可以用選通的方

15、式實(shí)現(xiàn)功能的選擇 線選若干與門，各加1個(gè)控制信號(hào) 碼選若干與門，各加一組編碼信號(hào)一種“方式控制”方法 第5章 (復(fù)習(xí)題)5，復(fù)習(xí)題主存儲(chǔ)器的基本結(jié)構(gòu)是怎樣的？所配之寄存器各有什么用途？圖中存儲(chǔ)矩陣的容量多大？有多少字？有多少位？ 存 貯 矩 陣 MAR MDR8bits16bits何謂線性譯碼？其特點(diǎn)如何？雙向譯碼與線性譯碼的區(qū)別何在？其存儲(chǔ)單元的結(jié)構(gòu)有何不同？ 5.2ROM是什么？有哪些用途？PROM為什么能實(shí)現(xiàn)組合邏輯電路？它與CPLD有何異同？ 5.4存儲(chǔ)器系統(tǒng)的主要矛盾解決存儲(chǔ)器主要矛盾的方法存儲(chǔ)器層次化管理體系CACHE與主存之間數(shù)據(jù)交換的策略。命中率的定義與計(jì)算方法。存儲(chǔ)器管理體系

16、的實(shí)質(zhì)和目的。(思考題) 5.5什么是虛存？它要解決什么問題？從對(duì)虛存的調(diào)用過(guò)程的一般閱讀中了解調(diào)用的大致概念，從而了解在采用虛存的計(jì)算機(jī)中，需要增加那些硬件電路？第五章總結(jié)一，存儲(chǔ)器的存儲(chǔ)機(jī)理，存取方式，地址模式 SAM 電 RAM（半導(dǎo)體） CAM 磁 磁表面（ ）、 磁心 光 紙帶，穿孔卡，光盤 讀寫方式 RAM，ROM ，PROM（EPROM，E2PROM ) 物理結(jié)購(gòu)DRAM SRAM 地址方式 一維、二維譯碼 軟盤，硬盤磁帶，磁卡磁道扇區(qū)二、RAM的結(jié)構(gòu)、單元電路、地址模式、讀寫方式、存取速度RAM 讀寫方式 RAM，ROM ，PROM（EPROM，E2PROM）物理結(jié)購(gòu)DRAM

17、SRAM 地址方式 一維、二維譯碼 三、主要矛盾與解決方法 層次化結(jié)構(gòu)與管理 調(diào)用策略 尋址方式A1 DiA0 DoR/W CS上圖為41集成存儲(chǔ)單元,試將其擴(kuò)展為82的存儲(chǔ)器。因?yàn)槭荄i和Do，所以是 41而不是42方法：先進(jìn)行位擴(kuò)展，構(gòu)成 42再進(jìn)行字?jǐn)U展，構(gòu)成82（或相反）位擴(kuò)展地址、控制端并聯(lián)， 輸出端分別輸出字?jǐn)U展地址、R/W端并聯(lián)， 輸出端分別并聯(lián) 用高位地址控制片選端A1 DiA0 DoR/W CSA1 DiA0 DoR/W CSA1 A0R/WCSDi1 Do1 Di0Do0A1 DiA0 DoR/W CSA1 DiA0 DoR/W CSA1 A0R/WCSDi1 Do1 Di

18、0 Do0A1 DiA0 DoR/W CSA1 DiA0 DoR/W CSA2 1A1 A0R/W先字?jǐn)U展（4181），再位擴(kuò)展A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1A0R/WDi Do 1A2兩片電路，如片選（地址）相同，輸出分開位擴(kuò)展片選（地址）不同，輸出并聯(lián)字?jǐn)U展A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1A0R/WDi1Do1 1A2A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSD1 D0 1Di0Do0可以套用書上的畫法A1 D1A0 D0R/W CSA0 A1A1 D1A0 D0R/W CSA1 D1A0 D0

19、R/W CSA1 D1A0 D0R/W CSR/WA2Di0Di1Do0Do1最多的錯(cuò)誤A1 D1A0 D0R/W CSA0 A1A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1 D1A0 D0R/W CSR/WA2Di0Di1Do0Do11。相同的地址輸出并聯(lián)2。不同的地址輸出不同更嚴(yán)重的錯(cuò)誤A1 D1A0 D0R/W CSA0 A1A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1 D1A0 D0R/W CSR/WA2Di0Di1Do0Do1第6章 總結(jié)三態(tài)門的功能及其應(yīng)用。終端設(shè)備的地址模式與總線的結(jié)構(gòu)。CPU與終端之間在處理速度上的矛盾, 數(shù)據(jù)在總線上的傳送方式(思考題)計(jì)算機(jī)與終端的信息交換方式, 程序查詢的基本過(guò)程，程序中斷的基本過(guò)程，DMA方式的含義與優(yōu)點(diǎn)。數(shù)模轉(zhuǎn)換的分辨力是怎樣定義的，為什么？一般DAC電路的轉(zhuǎn)換原理是什么？ 用輸入的二進(jìn)制代碼控制開關(guān)網(wǎng)絡(luò)（解碼網(wǎng)絡(luò)），從而將基準(zhǔn)電壓按一定方式切換到輸出端，達(dá)到轉(zhuǎn)換的目的。