1、集成電路版圖設(shè)計學 院：專業(yè)班級：學 號：學生姓名：指導教師：摘要什么是集成電路？把組成電路的元件、器件以及相互間的連線放在單個芯片上，整個電路就在這個芯片上，把這個芯片放到管殼中進行封裝，電路與外部的連接靠引腳完成。什么是集成電路設(shè)計？根據(jù)電路功能和性能的要求，在正確選擇系統(tǒng)配置、電路形式、器件結(jié)構(gòu)、工藝方案和設(shè)計規(guī)則的情況下，盡量減小芯片面積，降低設(shè)計成本，縮短設(shè)計周期， 以保證全局優(yōu)化，設(shè)計出滿足要求的集成電路。集成電路版圖設(shè)計基于Cadence軟件的集成電路版圖設(shè)計原理、編輯和驗證的方法。本次實驗是基于 Cadence版圖設(shè)計軟件平臺， 采用L50C7工藝庫，設(shè)計一個運算放大器，并且，

2、為了防止電路中各元件間產(chǎn)生閂鎖效應，在實際生產(chǎn)流片中每個元件都應該添加保護環(huán)，以防止各元件間電流之間產(chǎn)生各種影響。并且增加電路的穩(wěn)定性和可靠性。電路的驗證采用的是 Calibre驗證工具，對電路版圖進行了DRC僉證和LVS驗證。關(guān)鍵詞：Calibre ,運算放大器目錄 TOC o 1-5 h z 一、電路設(shè)計流程 1二、版圖的制作流程 2三、二級運算放大器的原理圖 3四、器件尺寸的計算4五、二級運算放大器原理圖 5六、二級運算放大器版圖 9心得體會11參考文獻12、電路設(shè)計流程生產(chǎn)設(shè)計規(guī)范是為了確定電路要應用的工藝，和所需要的指標。這些指標包括：電源電壓、功耗、增益、帶寬、失真、噪聲、輸入輸出

3、動態(tài)范圍、電路面積等。行為級描述是實現(xiàn)系統(tǒng)功能所必須的編輯。然后實行RTL描述，功能驗證和測試，進行對錯誤的排除，再設(shè)計邏輯組合和門級網(wǎng)表，驗證這些組合和網(wǎng)表是否正確，所有都正確了后進 行布局布線，畫出版圖，再驗證版圖的準確性，就可以進行流片生產(chǎn)。二、版圖的制作流程電路原理圖設(shè)計規(guī)則DRC檢查DRC文件LVS檢查LVS文件版圖文件由于設(shè)計目標已經(jīng)電路的構(gòu)造課本已經(jīng)講述的十分詳細。所以我講接著闡述版圖的制作過程。首先將電路圖轉(zhuǎn)為相應的版圖，意思就是把相對應的器件進行布局布線。因制造工藝精度有限，所以版圖必須滿足一定的規(guī)則要求。按照設(shè)計規(guī)則布局布線后，接著就要對它進行檢查。由于版圖是人工布局布線，

4、因此或多或少的存在一些錯誤。這時就需要軟件來進行“設(shè)計規(guī)則檢查 （DRQ。軟件所依據(jù)的是DRC文件，它與畫版圖時使用的規(guī)則是一致的，只不過規(guī)則文件是給版圖設(shè)計 者參考使用的，而 DRC文件是由軟件編寫的。當版圖沒有了 DRC錯誤，完全符合設(shè)計規(guī)則之后，再依靠 LVS文件，將其與電路原理 圖進行比較。若有不同之處，LVS將進行報錯，經(jīng)過修改之后還要重復DRC LVS過程。若兩者相同，說版圖與原理圖一致。到這一步就完成了版圖的制作了。完成版圖之后， 還可以利用工具提取版圖中的寄生參數(shù)，對包含這些寄生參數(shù)的電路再次進行仿真， 從而更準確確定電路的性能。最后把圖形格式的版圖文件轉(zhuǎn)換為通用二進制文件（G

5、DS文件），提交給生產(chǎn)廠制造。三、二級運算放大器的原理圖VDD偏五第一級GND第二級負我Cl我們要設(shè)計的是以上這個原理圖所示的二級運算放大器。其中二級運算放大器每個管子的參數(shù)如下表：元件名稱類型宦長比長度總定度單指寬度叉指數(shù)（倍數(shù)）用途相關(guān)性M：LFHOS20L P IT.ID Um5 k1 IT.4_差分輸入儂詹膽FHDS201 kLir.LDlm5 kLir.4差分愉入叱臂M3NOS5L U IT.1111r.5P IT.1一縱放大J!鉞曹W4口膽51 hir.1 l,jr.5MIT.1-縱放大1（越臂M5FHO52. 51 1it.LHjr.2. 5P-m1恒誦源M3： 0. 515=N

6、6:7W6N皿S251 也IT.25Nin5 k1,IT.5二線放大NT7rwos5LHjr.LHjr.5_bLlr.1恒流源 _W3FHOS21 klr.2 Pit.1 Pit.1共源共柳M9對管W9FHOS21 Ulr.2 Ulr.1 Pit.1共源共柳JI嗣管WLOWWDS51 krt51dli1 Ph1共源共柳Mil對管WL1NWOS51 Prt5 Hli1 Pii1共源共柳K10對管M：L2皿。S201 Pn5 Pn5 Pn4偏置N12=4H13M：L3NMOS55 UmWn1偏置113=0, 25112Ml 4NKOS51 Nh5 口1 Nji1密勒補償3. 7RE電阻偏置S. 2

7、5KCC電容密勒補償0. 5FF二級運放結(jié)構(gòu)原理:輸入級：輸入電阻高，能減小零點漂移和抑制干擾信號，都采用帶恒流源的差分放大器中間級：要求電壓放大倍數(shù)高。常采用帶恒流源的共發(fā)射極放大電路構(gòu)成。輸出級：與負載相接，要求輸出電阻低，帶負載能力強，一般由互補對稱電路或射極輸出 器構(gòu)成。偏置電路：由鏡像恒流源等電路組成工作原理圖：四、器件尺寸的計算首先為了對稱性，需要謫足W1=W2, L1=L2: W3 = W4 L3 = L4其次為得到無系統(tǒng)失調(diào)或者說對工藝偏差不靈敏的工作點，由r3,7得對于偏置電路,有(W/L)e = (W/L (W/L)io = (W/L)n為簡化設(shè)計，可以使（W/Ll4（VW

8、D小對于M14寬長比的設(shè)計，要考慮RHP零點補五、二級運算放大器原理圖1.打開虛擬機,鍵入代碼打開 cadence軟件。rootyutao rootyutao rootQyutao 1J 3241root&yutao7#-J# cd /usr/ext/work/cadencc/mxic/ mxic# icfb &mxic#3.鍵入要設(shè)置的名字，按2.選擇 tool-library manager-file-new-library 來先建立一個庫。ok。ij+czin dLLso add! the toilnvxnq line to ytMir .cdsenv flic:1J1.file-new

9、-cell view ,建立子元器件庫，Cell Name 鍵入名字 czc_yuanlitu。并且在 View Name選才? schematic （一般默認為這個）。Tool選才C Composer Schematic （一般也是默認的）。最后點ok。.下邊的是對各個 cmos管的參數(shù)及位置、連線等進行編輯。萬變不離其宗，下邊只介紹其 中一個步驟，其他照葫蘆畫瓢就可以了。在菜單欄點擊add-instance ,此時彈出對話框。J：J I,t,-J在此對話框選擇 browse。選擇工藝庫L50C7-pmos_P-symbol.選才? nmos的話就在同一個工藝庫中選擇nmos_N-symbo

10、l.選擇電容：L50C7-cap_CI-symbol.選擇電阻：L50C7-res_M1-symbol.6.當所有元器件都按以上步驟擺好了，然后就需要連線，按照原理圖連線就可以了。操作是：add-wire (narrow),此時彈出對話框：直接選擇 hide就可以連線了。原理圖完成后的效果:7.連線完成后，還需要更改各個元器件的參數(shù)。步驟如下：選中要編輯的器件-點擊左邊的property ,彈出對話框，只需要按圖下表示更改四個指標就 可。yutao yutaoyutao er writ er writyutaoi erwr1t urwri1YLjiLmID y Lniico yuit 口口 4

11、 口 yutaoCmd:亡LISBl： qToo ItsWWttlow EiU0Exit 1 yutao yutao yutao yutao 41 yutao六、二級運算放大器版圖 最終結(jié)果圖：7.DRC驗證及其操作菜單欄選擇Calibre-run DRC,然后選rules,在第一個框上選擇路徑，如圖所示路徑。Run DRC結(jié)果如圖示，顯示出來的錯誤按所示位置進行修改，修改到?jīng)]有出現(xiàn)錯誤為止。snfy jenfisGjUw1y OpUnns Rnulrng CaHIihilinttrMLhwmrtiafYRuIh目御啖中申1信:|早ResLtu/ BK.t/*Olfc / G ad.e ncs

12、 keL c(ASCHRasulHkuHCEC_yri3 RHWfc 5 R&iurit3 MH4 & AB5UR51 HuH RBtUt1 Riur|上 RSiWte10 R電馴眼3 ResultTECT43 Reiuin 血 *3 ari 3 ChecK$)田國 Ch9Ck ZFQ517 H Check ZFOGIz H Check ZPOC2 一上國 Check 2POO1yu dje - ES EKE if 與工MELE PiKJT(W -田圜 Chgck ZCOEI - THh9CkZNi1l- EH Check ZM1S1 -8 Check ZM1 El - 汽 s Chuck Z

13、MZ51G v 二麗小 ZMgRiq. E H Check K5RR1 -Chuck ZPOW1 POW2 POW3 - E Rmu陽13.20 44 PUTFHEPUbCE) ras 函二皿-t 01 HE3 IKN5IKPLE PATHCalibre - DRC第10頁然后在左邊選擇inputs, files欄文件名正確就可以直接按左邊菜單欄的心得體會：這次版圖實驗中我做了與非門。二級運放和基準電流源的設(shè)計。在我做集成電 路版圖設(shè)計過程的一開始分不清楚集成器件的工藝層次結(jié)構(gòu)。因此導致一開始畫得 很困難。后來經(jīng)過慢慢的練習，使我慢慢的熟悉了器件的工藝層次結(jié)構(gòu)。在設(shè)計版 圖的過程中。對于工藝部

14、分的尺寸調(diào)節(jié)這個環(huán)節(jié)是個相當繁瑣的工作，不過在后來 的摸索中我使我熟悉了調(diào)節(jié)的規(guī)則。方便了我在后來的版圖設(shè)計與調(diào)試。在畫版圖之前。首先我們要畫好原理圖，然后仿真。這有助于檢驗電路是否設(shè) 計正確和有助于在版圖設(shè)計中如何連線。在畫版圖時。我們要注意的地方非常多。例如管子的匹配，給器件畫保護環(huán)，布局布線等等。由于一開始不熟悉。所以很多地方畫得不好。后來慢慢的在老師和 同學的幫助下逐漸改進，逐步完善版圖。因為每個工藝庫的工藝都不一樣。所以在 畫版圖之前應該了解工藝的尺寸。這樣可以更好幫助我們畫版圖，以減少錯誤。我 認為學好半導體制造對畫版圖時非常有幫助的，因為它可以使你更好的理解怎么樣 去畫，可以很好

15、的幫助你去解決錯誤。本次實驗中我的收獲還是比較大的，初始設(shè)計出版圖的時候錯誤非常多，違反 設(shè)計規(guī)則的也有很多內(nèi)容，修改的過程也是頭痛不已，一開始很多地方不懂，但是 在老師和同學們的幫助下，使我慢慢的了解設(shè)計規(guī)則和解決問題。當所有問題解決 之后，心里有一種成就感。因為覺得自己很多地方都畫得不好，后來我就通過不斷 的練習以提高和鞏固老師說的知識。版圖設(shè)計的要點在于，在設(shè)計版圖之前一定要 對電路的原理進行分析，同時也要根據(jù)電流的流向和器件的對稱等因素綜合考慮器 件的布局?？梢允褂媒徊嫫ヅ涫降牡碾娐?，滿足電路的設(shè)計業(yè)更加的美觀。通過本 次實踐，我對版圖設(shè)計的整個流程有了深刻的認識。在這次版圖實驗中，不僅讓我 學到了畫版圖的技巧。還讓我學會了做事要有耐心和細心，不能急于求成。最后感 謝老師的指導和同學們的幫助。第11頁參考文獻：1、王自強.CMOS集成放大器設(shè)計.國防工業(yè)出版社.2007.2693102、Alan Hastings.王志功 譯.模擬電