1、第八章 系統(tǒng)總線與接口技術(shù) 5學(xué)時(shí)8.1 總線的概念和分類8.2 ISA總線8.3 USB接口8.4 PCI總線8.1 總線的概念和分類總線：一組導(dǎo)線的集合系統(tǒng)與系統(tǒng)之間或系統(tǒng)內(nèi)部各部件之間進(jìn)行信息傳輸所必需的全部信號(hào)線的總和例：內(nèi)部總線8位隊(duì)列總線總線控制邏輯內(nèi)部總線16位地址加法器20位地址總線16位數(shù)據(jù)總線總線接口部件BIU1 2 3 4 5 6指令隊(duì)列CSDSSSESEU控制器ALU暫 存 器標(biāo)志寄存器執(zhí)行部件EU通用寄存器AX AH ALBX BH BLCX CH CLDX DH DL SP BP DI SI80888086IP暫存器8086總線例：系統(tǒng)總線MPURAMROMI/O接

2、口外設(shè)ABDBCB例：系統(tǒng)結(jié)構(gòu)中的總線例：總線實(shí)體PCI總線外設(shè)接口總線總線同步并行總線 高速、高效 通信距離短并行總線串行總線異步并行總線半同步并行總線同步串行總線異步串行總線 距離遠(yuǎn)、簡(jiǎn)單 速度慢8.1.2 總線的分類按數(shù)據(jù)傳輸方式分類并行接口芯片將數(shù)據(jù)的各位同時(shí)在多根并行傳輸線上進(jìn)行傳輸，適于短距離、高速通信 D0D1D2D3D4D5D6D7目的D0D1D2D3D4D5D6D7源01010110串行接口芯片將數(shù)據(jù)的各位按時(shí)間順序依次在一根傳輸線上傳輸，適于長(zhǎng)距離、中低速通信RD目的TD源0 1 1 0 1 0 1 0CPU數(shù)據(jù)總線地址譯碼讀出信號(hào)寫入信號(hào)復(fù)位準(zhǔn)備好中斷請(qǐng)求地址輸入設(shè)備輸出

3、設(shè)備控制寄存器輸入緩沖寄存器輸出緩沖寄存器狀態(tài)寄存器片選A0A1數(shù)據(jù)輸入準(zhǔn)備好數(shù)據(jù)輸入數(shù)據(jù)輸入回答數(shù)據(jù)輸出數(shù)據(jù)輸出準(zhǔn)備好數(shù)據(jù)輸出回答并行接口連接外設(shè)示意圖總線片內(nèi)總線（In Chip Bus）芯片總線（Component-Level Bus）內(nèi)總線（Board-Level Bus）外總線（Communication Bus）按所處位置分類總線標(biāo)準(zhǔn)總線非標(biāo)準(zhǔn)總線按通用性、兼容性分類(系統(tǒng))外總線如并口、串口(系統(tǒng))內(nèi)總線如ISA、PCI片(間)總線 三總線形式片內(nèi)總線單總線形式微 機(jī) 總 線 結(jié) 構(gòu)運(yùn)算器寄存器控制器CPU存儲(chǔ)芯片I/O芯片主板擴(kuò)展接口板擴(kuò)展接口板微機(jī)系統(tǒng)其 他 微 機(jī)系 統(tǒng)其

4、他 儀 器系 統(tǒng)微機(jī)系統(tǒng)的四級(jí)總線示意圖MPURAMROMI/O接口外設(shè)ABDBCB一、并行總線的構(gòu)成地址總線AB、數(shù)據(jù)總線DB、控制總線CB8.1.3 并行總線1、同步并行總線時(shí)序 同步時(shí)鐘頻率和數(shù)據(jù)總線寬度確定數(shù)據(jù)傳輸速度數(shù)據(jù)傳輸與時(shí)鐘同步要求各個(gè)設(shè)備的速度相當(dāng)二、并行總線的時(shí)序通過聯(lián)絡(luò)應(yīng)答信號(hào)實(shí)現(xiàn)握手適應(yīng)能力強(qiáng)，速度取決于較慢的設(shè)備握手信號(hào)2、異步并行總線時(shí)序在同步的基礎(chǔ)上，插入等待周期能兼容總線上各種不同響應(yīng)速度的設(shè)備使同步總線達(dá)到與異步總線相同的功能3、半同步并行總線時(shí)序三、并行總線的仲裁掛接在BUS上的主控設(shè)備：CPU、DMAC、DRAM刷新控制器、總線橋仲裁方式“菊花鏈”總裁（串

5、行）并行仲裁串并行二維仲裁任一時(shí)刻只能有一個(gè)模塊擁有總線的控制權(quán)，總線仲裁的作用是確定模塊如何分配并使用總線 1、“菊花鏈”總線仲裁方式三線“菊花鏈”：總線請(qǐng)求BR、總線允許BG、總線忙BB三線菊花鏈仲裁原理任一主控器Ci發(fā)出總線請(qǐng)求時(shí)，使BR1任一主控器Ci占用總線，使BB1，禁止BG輸出主控器Ci沒發(fā)請(qǐng)求(BRi=0)，卻收到BG(BGINil)，則將BG向后傳遞(BGOUTil)當(dāng)BRl，BB0時(shí)，仲裁器發(fā)出BG信號(hào)。此時(shí)，BGl，如果仲裁器本身也是一個(gè)主控器，如微處理器，則在發(fā)出BG之前BB0時(shí)，它可以占用一個(gè)或幾個(gè)總線周期若Ci同時(shí)滿足：本地請(qǐng)求(BRi=1)；BB=0；檢測(cè)到BGI

6、Ni端出現(xiàn)了上升沿。接管總線。Ci接管總線后，BG信號(hào)不再后傳，即BGOUTi0 2、并行總線仲裁方式總線仲裁器C1C2Cn總線BR1BG1BR2BG2BRnBGnBBBCLK（總線時(shí)鐘）各主控器有獨(dú)立的總線請(qǐng)求BR、總線允許BG，互不影響總線仲裁器直接識(shí)別所有設(shè)備的請(qǐng)求，并向選中的設(shè)備Ci發(fā)BGi3、串并行二維總線仲裁方式各鏈路上優(yōu)先級(jí)由總線判決器內(nèi)部邏輯決定同一鏈路上則由離總線判決器的遠(yuǎn)近程度確定四、并行總線標(biāo)準(zhǔn)名 稱PC-XTISA(PC-AT)EISASTDVESA(VL)MCAPCI適應(yīng)機(jī)型8086 PC286、386、486 PC386、486、586 PC工控機(jī)486、586系列

7、PCIBM PS/2與工作站奔騰系列PC、工作站最大傳輸率4MB/s16MB/s33MB/s2MB/s266MB/s40MB/s133MB/s總線寬度8位16位32位8位32位32位32位總線時(shí)鐘4MHz8MHz8.33MHz2MHz66MHz10MHz33MHz名 稱PC-XTISA(PC-AT)EISASTDVESA(VL)MCAPCI同步方式同步異步同步仲裁方式集中集中集中集中集中邏輯時(shí)序邊緣敏感邊緣敏感邊緣敏感電平敏感邊緣敏感地址寬度2024322032/64負(fù)載能力886無限制6無限制3信號(hào)線數(shù)143901094964位擴(kuò)展不可不可無規(guī)定不可可可可自動(dòng)配置無無無可可并發(fā)工作可可發(fā)方式

8、可引腳復(fù)用非非非非非是8.1.4 串行總線一、串行總線的構(gòu)成只有數(shù)據(jù)總線，沒有地址總線、控制總線總線上信息（數(shù)據(jù)、地址）按位傳輸總線規(guī)模小，特別適用于遠(yuǎn)距離通信也可作為系統(tǒng)內(nèi)部通信和近距離通信COM口 RS-232、RS-485串行通信接口USB接口SPI/QSPI串行擴(kuò)展接口I2CMicrowire二、串行總線的技術(shù)特點(diǎn)總線上信息（數(shù)據(jù)、地址）按位傳輸1、傳輸方式：?jiǎn)喂?、半雙工、全雙工傳輸率 bps波特率2、傳輸速率110bps、300bps、1200bps、2400bps、4800bps、9600bps、19200bps信號(hào)線數(shù)量少3、通信控制方式降低了傳輸成本但對(duì)通信雙方的收發(fā)電路來說，

9、增加了復(fù)雜性速率相同約定數(shù)據(jù)傳送格式差錯(cuò)控制應(yīng)答控制以數(shù)據(jù)位之間的時(shí)間相關(guān)性來分類，分為同步通信和異步通信1、同步傳輸方式(先發(fā)MSB)信息的字節(jié)與字節(jié)之間、位與位之間均與同步時(shí)鐘有嚴(yán)格的時(shí)間關(guān)系2、異步傳輸方式(先發(fā)LSB)信息的同一字節(jié)中雖有相對(duì)的時(shí)間關(guān)系但字節(jié)與字節(jié)之間無任何時(shí)間關(guān)系串行連接中具備3臺(tái)或更多的設(shè)備時(shí)，所有設(shè)備共享一條通路，并用一個(gè)網(wǎng)絡(luò)協(xié)議決定每臺(tái)設(shè)備在什么時(shí)候可以發(fā)送由于只有數(shù)據(jù)總線，串行通信只保證串行數(shù)據(jù)的準(zhǔn)確傳輸，而不關(guān)心該數(shù)據(jù)是什么意義所以必須要有相應(yīng)的通信協(xié)議配合才能實(shí)現(xiàn)完整的數(shù)據(jù)通信功能4、差錯(cuò)控制差錯(cuò)控制：包括檢錯(cuò)和糾錯(cuò)奇偶校驗(yàn)CRC循環(huán)冗余校驗(yàn)三、串行總線標(biāo)

10、準(zhǔn)目前應(yīng)用最廣泛的標(biāo)準(zhǔn)串行總線接口之一1、RS-232標(biāo)準(zhǔn)數(shù)據(jù)幀格式空閑、起始位、數(shù)據(jù)位、校驗(yàn)位、停止位接收端采用比數(shù)據(jù)速率高數(shù)倍（如16倍）的采樣時(shí)鐘對(duì)數(shù)據(jù)線上信號(hào)進(jìn)行采樣，并按照一定規(guī)則進(jìn)行判決以恢復(fù)出數(shù)據(jù)信息收發(fā)雙方的時(shí)鐘差異不能超過一定限度，否則會(huì)造成數(shù)據(jù)采樣判決錯(cuò)誤此外，該方式還有利于提高抗干擾能力最初是為遠(yuǎn)程通信連接數(shù)據(jù)終端設(shè)備DTE與數(shù)據(jù)通信設(shè)備DCE而制定的2、RS-232C標(biāo)準(zhǔn)該標(biāo)準(zhǔn)規(guī)定了22條控制信號(hào)線，使用DB25連接；常用信號(hào)線有8根，可使用DB9連接最簡(jiǎn)單的連接僅需3根連線MODEMTEL LANInternetDCEDTERS-232CRS-232C信號(hào)定義DB25

11、引腳號(hào)DB9引腳號(hào)功能說明DB25引腳號(hào)DB9引腳號(hào)功能說明1保護(hù)地14(輔信道)發(fā)送數(shù)據(jù)(TxD)23發(fā)送數(shù)據(jù)(TxD)*15發(fā)送信號(hào)單元定時(shí)( DCE為源)32接收數(shù)據(jù)(RxD)*16(輔信道)接收數(shù)據(jù)(RxD)47請(qǐng)求發(fā)送(RTS)*17接收信號(hào)單元定時(shí)( DCE為源)58清除發(fā)送(CTS)*18未定義66數(shù)據(jù)通信設(shè)備準(zhǔn)備好(DSR)*18(輔信道)請(qǐng)求發(fā)送(RTS)75信號(hào)地(公共地)*204數(shù)據(jù)終端準(zhǔn)備好( DTR)*81數(shù)據(jù)載體檢測(cè)(DCD)*21信號(hào)質(zhì)量檢測(cè)8(保留供數(shù)據(jù)通信設(shè)備測(cè)試)229振鈴指示(RI)*10(保留供數(shù)據(jù)通信設(shè)備測(cè)試)23數(shù)據(jù)信號(hào)速率選擇( DTE/DCE為源

12、)11未定義24發(fā)送信號(hào)單元定時(shí)( DTE為源)12(輔信道)數(shù)據(jù)載體檢測(cè)(DCD)25未定義13(輔信道)清除發(fā)送(CTS)空號(hào)（Space）和控制、狀態(tài)信號(hào)的邏輯“0”對(duì)應(yīng)于電平3V15V傳號(hào)（Mark）和控制、狀態(tài)信號(hào)的邏輯“1”對(duì)應(yīng)于電平3V15VRS-232C標(biāo)準(zhǔn)采用負(fù)邏輯：因此各終端通信必須經(jīng)過電平轉(zhuǎn)換 可使用專用的電平轉(zhuǎn)換芯片，如MAX232等RS-232電氣標(biāo)準(zhǔn)采用了平衡差分傳輸技術(shù)，提高了共模抑制能力，大大減小了地線電位差引起的麻煩3、RS-422/423標(biāo)準(zhǔn)為RS-422標(biāo)準(zhǔn)的改進(jìn)增強(qiáng)版本，并兼容RS-422標(biāo)準(zhǔn)邏輯電平與傳統(tǒng)數(shù)字邏輯TTL兼容，且對(duì)物理層沒有任何嚴(yán)格要求4

13、、RS-485標(biāo)準(zhǔn)： 由Philips公司推出的用于IC之間的一種二線制全雙向同步串行擴(kuò)展總線串行數(shù)據(jù)線SDA、串行時(shí)鐘線SCL5、I2C總線標(biāo)準(zhǔn)USB（Universal Serial Bus）是外設(shè)與計(jì)算機(jī)連接的接口總線簡(jiǎn)化外設(shè)的連接過程，具備即插即用、熱插拔、接口體積小、節(jié)省系統(tǒng)資源、傳輸可靠、良好的兼容性、共享式通信、低成本6、USB標(biāo)準(zhǔn)鼠標(biāo)U盤打印機(jī)攝像頭其前身是1996年由蘋果公司起草的，稱之為火線（Fire Wire）并注冊(cè)為其商標(biāo)7、1394標(biāo)準(zhǔn)速度高400Mbps 800Mbps 1.6GbpsIEEE 1394接口有6針和4針兩種類型可提供840V最大1.5A電流供物理層使

14、用作為一個(gè)工業(yè)標(biāo)準(zhǔn)的高速串行總線，已廣泛用于數(shù)字?jǐn)z像機(jī)、機(jī)頂盒、計(jì)算機(jī)及其外設(shè)等PC總線或XT總線 8.2 ISA總線 數(shù)據(jù)寬度為8位的ISA總線由62根信號(hào)線組成，分A,B面 AT總線 PC總線的基礎(chǔ)上增加了36根信號(hào)線 ，增加了C，D面8.2.1 ISA總線的特點(diǎn)特點(diǎn)一： 1K字節(jié)的I/O地址空間（0000H03FFH） 24位存儲(chǔ)器地址 8位或16位數(shù)據(jù)存取 15級(jí)硬件中斷 7級(jí)DMA通道 產(chǎn)生I/O等待狀態(tài) 特點(diǎn)二： 它是一種多主控（MultiMaster）總線，除主CPU 外，DMA控制器、DRAM刷新控制器和帶處理器的智 能接口控制卡都可以成為ISA總線的主控設(shè)備 8.2.1 IS

15、A總線的特點(diǎn)特點(diǎn)三：可支持8種類型的總線周期 8位或16位的存儲(chǔ)器讀周期 8位或16位的存儲(chǔ)器寫周期 8位或16位的I/O讀周期 8位或16位的I/O寫周期 中斷請(qǐng)求和中斷響應(yīng)周期 DMA 周期 存儲(chǔ)器刷新周期 總線仲裁周期ISA總線信號(hào)元 件 面焊 接 面管腳號(hào)信號(hào)名稱管腳號(hào)信號(hào)名稱A1B1GNDA2D7B2RESET DRVA3D6B3+5VA4D5B4IRQ2A5D4B55VA6D3B6DRQ2A7D2B712VA8D1B8A9D0B9+12VA10I/O CHRDYB10GNDA11AENB11A12A19B12A13A18B13A14A17B14A15A16B15A16A15B16D

16、RQ3A17A14B17A18A13B18DRQ1A19A12B19A20A11B20CLKA21A10B21IRQ7A22A9B22IRQ6A23A8B23IRQ5A24A7B24IRQ4A25A6B25IRQ3A26A5B26ISA總線信號(hào)元 件 面焊 接 面管腳號(hào)信號(hào)名稱管腳號(hào)信號(hào)名稱A27A4B27T/CA28A3B28ALEA29A2B29+5VA30A1B30OSCA31A0B31GNDC1D1C2LA23D2C3LA22D3IRQ10C4LA21D4IRQ11C5LA20D5IRQ12C6LA19D6IRQ13C7LA18D7IRQ14C8LA17D8C9D9DRQ0C10D10

17、C11D8D11DRQ5C12D9D12C13D10D13DRQ6C14D11D14C15D12D15DRQ7C16D13D16+5VC17D14D17C18D15D18GND8.2.2 ISA信號(hào)說明1）數(shù)據(jù)線D0D15：雙向三態(tài)2）低位地址線A0A19：輸出，可尋址1MB3）高位低線LA17LA23：輸出，尋址范圍16MB，A19A17不復(fù)用，提高數(shù)據(jù)傳輸率4）地址鎖存允許信號(hào)ALE：輸出，高電平有效5）中斷請(qǐng)求信號(hào)IRQ2IRQ7、IRQ10IRQ14：輸入，上升沿有效7）I/O寫信號(hào) ：輸出，低電平有效6）I/O讀信號(hào) ：輸出，低電平有效10）地址使能信號(hào)AEN：輸出，高電平有效。高電

18、平表示DMA周期。CPU控制總線時(shí)，該信號(hào)保持低電平ISA信號(hào)說明8）存儲(chǔ)器讀 ：輸出，低電平有效9）存儲(chǔ)器寫 ：輸出，低電平有效12）16位I/O片選信號(hào) ：輸入，低電平有效13）16位存儲(chǔ)器片選 ：輸入，低電平有效11）數(shù)據(jù)總線高字節(jié)使能 ：輸出，低電平有效8.2.3 ISA總線的電源規(guī)格總線電源電壓(V)電流最大值(A)最小測(cè)量電壓(V)峰/峰噪聲最大值保護(hù)槽電流(A)最小值最大值8位最大值16位最小值+12V5%11.412.61.51.510.8120mV2.02V10%10.813.20.30.310.2120mV2.0+5V5%4.55.253.04.54.550mV2.05V1

19、0%4.55.50.20.24.350mV2.0ISA總線機(jī)械尺寸 8.2.4 ISA總線的典型操作時(shí)序 8位存儲(chǔ)器讀/寫周期時(shí)序 8位IO讀/寫周期時(shí)序16位存儲(chǔ)器讀/寫周期時(shí)序16位IO讀/寫周期時(shí)序DMA啟動(dòng)存儲(chǔ)器讀I/O寫周期時(shí)序DMA啟動(dòng)I/O讀存儲(chǔ)器寫周期時(shí)序中斷響應(yīng)周期時(shí)序8.3 USB接口8.3.1 概述USB是英文Universal Serial Bus 1996年公布USB 1.0版本協(xié)議1997年有USB外設(shè)目前計(jì)算機(jī)與外設(shè)連接采用USB 1.1標(biāo)準(zhǔn)2000年發(fā)布了USB 2.0規(guī)范，數(shù)據(jù)的傳輸速率480MbpsUSB外設(shè)鍵盤、鼠標(biāo)、游戲桿攝像頭、掃描儀打印、電視盒調(diào)制解

20、調(diào)器、網(wǎng)卡CD-ROM、CDRW、硬盤、軟驅(qū)聲卡、音箱手機(jī)充電器說寫電子板USB HubUSB外設(shè)汽車鑰匙電話數(shù)碼相機(jī)電子眼銀行刷卡機(jī)U盤/手表游戲桿手機(jī)鍵盤/鼠標(biāo)鼠標(biāo)U盤計(jì)算機(jī)USB特點(diǎn)速度快：USB 1.1傳輸速率12Mbps，USB 2.0傳輸速率480Mbps連接簡(jiǎn)單快捷：直接連接，無需關(guān)機(jī)、重新啟動(dòng)、打開機(jī)箱等操作無需外接電源：USB提供內(nèi)置電源，能向低壓設(shè)備提供5V的電源支持多連接：USB支持多設(shè)備連接，良好的兼容性：USB接口標(biāo)準(zhǔn)有良好的向下兼容性低功耗8.3.2 物理接口與電氣連接 VBUS VBUS D+ D- GND GND D+ D- USB接頭8.3.3 USB硬件組成

21、USB主機(jī)（USB HOST）USB設(shè)備（USB DEVICE）USB集線器（USB HUB） USB軟件組成主控制器驅(qū)動(dòng)程序（Host Controller Driver）：主控制器驅(qū)動(dòng)程序完成對(duì)USB交換的調(diào)度設(shè)備驅(qū)動(dòng)程序（USB Device Driver）：設(shè)備驅(qū)動(dòng)程序是用來驅(qū)動(dòng)USB設(shè)備的程序USB芯片驅(qū)動(dòng)程序（USB Driver）：USB芯片驅(qū)動(dòng)程序在設(shè)備設(shè)置時(shí)讀取描述寄存器以獲取USB設(shè)備的特征，并根據(jù)這些特征，在請(qǐng)求發(fā)生時(shí)組織數(shù)據(jù)傳輸 8.3.4 USB通信流與端點(diǎn)端點(diǎn)：USB設(shè)備中的用于數(shù)據(jù)傳輸交換的緩沖區(qū)每個(gè)USB設(shè)備中包含了若干個(gè)端點(diǎn)端點(diǎn)0端點(diǎn)：用于設(shè)備初始化，一經(jīng)上電

22、，即自動(dòng)完成配置非0端點(diǎn)：用于數(shù)據(jù)傳輸?shù)炔僮鳎疃嘤?6個(gè)輸入端點(diǎn)和16個(gè)輸出端點(diǎn)USB設(shè)備通過端點(diǎn)傳輸數(shù)據(jù)，實(shí)現(xiàn)數(shù)據(jù)流通信！8.3.5 USB傳輸方式USB傳輸?shù)臄?shù)據(jù)類型控制信號(hào)流：傳輸控制信號(hào)塊數(shù)據(jù)：傳送大量數(shù)據(jù)中斷數(shù)據(jù)：傳送少量隨機(jī)信號(hào)，如事件通知實(shí)時(shí)數(shù)據(jù)：傳送固定速率的數(shù)據(jù)，如語音數(shù)據(jù)USB數(shù)據(jù)傳輸方式控制傳輸方式：設(shè)備控制指令、設(shè)備狀態(tài)查詢及確認(rèn)命令 批傳輸方式 ：較為大量的數(shù)據(jù)中斷傳輸方式 ：需及時(shí)處理的數(shù)據(jù)，單向到主機(jī)等時(shí)傳輸方式 ：主要用于實(shí)時(shí)傳輸8.3.6 USB包交換結(jié)構(gòu)USB的數(shù)據(jù)傳輸交換通過包實(shí)現(xiàn)。包是數(shù)據(jù)交換的基本單位主機(jī)設(shè)備標(biāo)志包（令牌包）數(shù)據(jù)包握手包主機(jī)設(shè)備標(biāo)志包

23、（令牌包）數(shù)據(jù)包握手包USB數(shù)據(jù)傳輸交換過程8.3.7 USB2.0與OTGUSB2.0特點(diǎn)速度快：480Mbps熱插拔兼容USB1.0、1.1支持多USB設(shè)備連接USB OTG同時(shí)具有USB主機(jī)和設(shè)備功能8.4 PCI總線PCI總線也稱為外部設(shè)備互連，為Peripheral Component Interconnect Special Interest Group，縮略語為PCISIG1992年6月推出1.0版本1993年4月推出2.01995年6月2.1版本1998年12月推出2.2版本PCI總線特點(diǎn)高性能：時(shí)鐘頻率33MHz，傳輸速率每秒132/264MB線性突發(fā)傳輸：支持突發(fā)數(shù)據(jù)傳輸周

24、期，確?？偩€滿載數(shù)據(jù)減少存取延遲采用總線主控和同步操作不受處理器限制適用于便攜式計(jì)算機(jī)、服務(wù)器等各種機(jī)型與ISA、EISA及MCA總線完全兼容預(yù)留擴(kuò)展空間，具有自動(dòng)配置功能工作站的PCI系統(tǒng)結(jié)構(gòu)圖擴(kuò)展總線PCI局部總線處理器AGP接口橋/存儲(chǔ)控制器LAN圖形擴(kuò)展總線橋基本I/O設(shè)備SCSICache運(yùn)動(dòng)視頻DRAM音頻PCI總線連接器PCI總線規(guī)范定義了5V和3.3V兩種工作電源電壓連接器有32位和64位兩種5V的連接器用于3.3V時(shí)，需要旋轉(zhuǎn)180度PCI接口卡的金手指根據(jù)需要可設(shè)計(jì)成5V通用、5V/32位、5V/64位以及3.3V通用、3.3V/32位、3.3V/64位等多種形式32位PC

25、I總線連接器32位PCI總線連接器引腳序號(hào)5V/32位連接器引腳排列3.3V/32位連接器引腳排列PCI總線接口信號(hào)C/BE3: 0#命令類型說明C/BE3:0#命令類型說明0 0 0 0中斷應(yīng)答（中斷識(shí)別）1 0 0 0保留0 0 0 1特殊周期1 0 0 1保留0 0 1 0I/O讀（從I/O口地址中讀數(shù)據(jù)）1 0 1 0配置讀0 0 1 1I/O寫（向I/O口地址中寫數(shù)據(jù)）1 0 1 1配置寫0 1 0 0保留1 1 0 0存儲(chǔ)器多行讀0 1 0 1保留1 1 0 1雙地址周期0 1 1 0存儲(chǔ)器讀(從內(nèi)存空間映象讀數(shù)據(jù))1 1 1 0存儲(chǔ)器讀行0 1 1 1存儲(chǔ)器寫(向內(nèi)存空間映象寫數(shù)

26、據(jù))1 1 1 1存儲(chǔ)器寫并無效一、總線操作命令二、PCI總線協(xié)議PCI的基本總線傳輸機(jī)制是突發(fā)傳輸，包括一個(gè)地址相位和一個(gè)或多個(gè)數(shù)據(jù)相位，支持存儲(chǔ)器和I/O突發(fā)傳輸是指主橋電路（位于主處理器和PCI總線之間）可將針對(duì)存儲(chǔ)器的多次訪問在不影響正常操作的前提下合并為一次傳輸置位基地址寄存器的預(yù)取位，可將數(shù)據(jù)預(yù)取與寫合并。并可區(qū)分哪些空間可合并，哪些不能合并遇到不可預(yù)取或任意范圍的讀操作時(shí)，停止合并I/O訪問一般只有一個(gè)數(shù)據(jù)相位，因此不能突發(fā)訪問 1、PCI總線的傳輸控制數(shù)據(jù)傳輸控制信號(hào)線FRAME，主設(shè)備驅(qū)動(dòng)，傳輸起始和結(jié)束IRDY，主設(shè)備驅(qū)動(dòng)，允許插入等待周期TRDY，從設(shè)備驅(qū)動(dòng)，允許插入等待

27、周期無論主/從設(shè)備，一旦啟動(dòng)數(shù)據(jù)傳輸，就必須完成最后一次數(shù)據(jù)傳輸完成時(shí)，F(xiàn)RAME和IRDY信號(hào)均被撤消，接口信號(hào)回到空閑狀態(tài)FRAME無效、而IRDY有效時(shí)，總線忙；都無效時(shí)，總線空閑一旦設(shè)置了IRDY信號(hào)，直到當(dāng)前數(shù)據(jù)相位結(jié)束為止，主設(shè)備不能改變IRDY信號(hào)和FRAME信號(hào)的狀態(tài) 2、PCI總線的尋址三種地址空間：內(nèi)存地址空間、I/O地址空間和配置地址空間PCI總線的每個(gè)設(shè)備都有自己的地址譯碼邏輯支持正向、負(fù)向兩種地址譯碼方式正向譯碼：每個(gè)設(shè)備都監(jiān)視地址總線上的訪問地址是否落在它的地址范圍內(nèi)負(fù)向譯碼：未被其他設(shè)備在正向譯碼中接受的所有譯碼要等總線上其他所有設(shè)備都拒絕之后才能確定，總線上只能

28、有一個(gè)設(shè)備采用此種方式。如標(biāo)準(zhǔn)擴(kuò)展總線1）I/O地址空間采用全部譯碼在I/O訪問中，ADl:0一方面用來產(chǎn)生DEVSEL信號(hào)，另一方面說明傳輸?shù)挠行ё止?jié)AD1AD0C/BE3#C/BE2#C/BE1#C/BE0#00XXX001XX0110X0111101112）內(nèi)存地址空間AD31:02譯碼得到雙字邊界對(duì)齊的起始地址，每個(gè)數(shù)據(jù)周期過后地址加4，直到傳輸過程結(jié)束ADl:000時(shí)，突發(fā)傳輸順序?yàn)榈刂愤f增方式ADl:001時(shí)，為Cache行切換方式ADl:01X時(shí)，保留3）配置地址空間IDSEL信號(hào)有效且AD1：000，則該設(shè)備被選為訪問的從設(shè)備ADl:001，且譯碼符合某橋電路的編號(hào)，則說明配置

29、訪問是針對(duì)該橋電路后面的設(shè)備AD7:2用于選擇每個(gè)設(shè)備配置空間的雙字寄存器(共64個(gè))AD10:8用于選擇某個(gè)功能設(shè)備AD31:11無意義3、字節(jié)對(duì)齊字節(jié)使能信號(hào)說明哪些字節(jié)有效。PCI總線上不能進(jìn)行字節(jié)的交換，但64位總線的主設(shè)備可交換雙字?jǐn)?shù)據(jù)來源于可緩沖的存儲(chǔ)器時(shí)，無論使能是否有效，須傳送所有字節(jié)不支持高速緩存但支持預(yù)取的從設(shè)備，也可回送全部字節(jié)而不受字節(jié)使能信號(hào)的控制字節(jié)使能可相鄰或不相鄰地組合從設(shè)備必須通過發(fā)送TRDY使數(shù)據(jù)傳輸完成4、PCI總線的驅(qū)動(dòng)與過渡交換周期：為避免多個(gè)設(shè)備同時(shí)驅(qū)動(dòng)一個(gè)PCI信號(hào)而產(chǎn)生競(jìng)爭(zhēng)，信號(hào)由一個(gè)設(shè)備驅(qū)動(dòng)轉(zhuǎn)換到另一個(gè)設(shè)備驅(qū)動(dòng)時(shí)，中間插入的時(shí)鐘周期。用雙箭頭表示不同信號(hào)的交換周期出現(xiàn)的時(shí)刻不同所有AD信號(hào)在每個(gè)地址相位和數(shù)據(jù)相位期間，都必須是穩(wěn)定狀態(tài)(即使未用)三、PCI總線數(shù)據(jù)傳輸過程PCI總線操作時(shí)序，介紹各信號(hào)之間的約束關(guān)系。當(dāng)某信號(hào)以虛線畫出時(shí)，則表示沒有設(shè)備驅(qū)動(dòng)它。 lPCI總線上的讀操作2、PCI總線上的寫操作四、PCI總線仲裁機(jī)制PCI的仲裁機(jī)制是基于訪問的，而不是基于時(shí)間。采用集中仲裁方式總線管理必須為每次訪問進(jìn)行仲裁，主設(shè)備要訪問總線，必須提出仲裁請(qǐng)求集中仲裁機(jī)構(gòu)通常采用輪轉(zhuǎn)優(yōu)先級(jí)等仲裁算法 五、PCI總線其他操作1、PCI設(shè)備