1、上課手機(jī) 關(guān)了嗎 ？第九章 模數(shù)與數(shù)模轉(zhuǎn)換基礎(chǔ)ADC & DAC本講內(nèi)容DAC基本原理與結(jié)構(gòu)ADC基本原理與結(jié)構(gòu)DAC/ADC示意圖傳感器ADC數(shù)字系統(tǒng)DAC模擬控制器典型的數(shù)字控制系統(tǒng)框圖ADCd0d1dn-1模擬輸入數(shù)字輸出DACd0d1dn-1模擬輸出數(shù)字輸入DAC基本原理Digital-to-Analog Converter（DAC）將數(shù)字量成正比的轉(zhuǎn)換為模擬量每位代碼有不同的權(quán)值將每位代碼按權(quán)值轉(zhuǎn)換為模擬量代表各位的模擬量相加得到正比于數(shù)字量的模擬值n =4位8位10位12位16位DACn位數(shù)字量D模擬量Vo05V或010VVRDAC基本原理假設(shè)D為輸入數(shù)字量，V0為輸出模擬量，VR

2、是實(shí)現(xiàn)轉(zhuǎn)換所需的參考電壓，則： 其中： 所以： 其中ai是1還是0取決于輸入數(shù)碼的第i位是邏輯1還是邏輯0。 DAC由三部分電路組成 權(quán)（電阻）網(wǎng)絡(luò) 模擬電子開關(guān) 求和運(yùn)算放大器分類：權(quán)電阻網(wǎng)絡(luò)T型電阻網(wǎng)絡(luò)權(quán)電流型網(wǎng)絡(luò)權(quán)電容型網(wǎng)絡(luò)樹狀開關(guān)型網(wǎng)絡(luò)電阻電容混合型DAC組成權(quán)電阻網(wǎng)絡(luò)DAC輸入4位二進(jìn)制數(shù)輸出模擬電壓S0S3:模擬電子開關(guān)di=0, S倒向地di=1, S倒向VREF電阻網(wǎng)絡(luò)求和運(yùn)算放大器VREF23R22R2RRS0S1S2S3精密參考電壓d0d1d2d3+-VOI3I2I1I0iRf=R/2權(quán)電阻網(wǎng)絡(luò)DAC轉(zhuǎn)換原理一個(gè)多位二進(jìn)制數(shù)中每一位的1所代表的數(shù)值大小稱為這一位的權(quán);如果n

3、位二進(jìn)制數(shù)用Dn=dn-1dn-2d1d0表示，則從最高位（MSB）到最低位（LSB）的權(quán)依次為2n-1.2n-2.21.20；權(quán)電阻網(wǎng)絡(luò)中的每個(gè)電阻的阻值與對(duì)應(yīng)位的權(quán)成反比；求和運(yùn)算放大器總的輸入電流為：權(quán)電阻網(wǎng)絡(luò)DAC轉(zhuǎn)換原理對(duì)于n位的權(quán)電阻網(wǎng)絡(luò)DAC：輸出電壓（取求和運(yùn)算放大器的反饋電阻為R/2時(shí)）：此式表明: D/A電路輸出模擬電壓UO與輸入的數(shù)字量Dn成正比。V0的最大變化范圍：權(quán)電阻網(wǎng)絡(luò)DAC轉(zhuǎn)換原理全電阻網(wǎng)絡(luò)DAC的優(yōu)缺點(diǎn)：優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單、電阻數(shù)目少；缺點(diǎn)：電阻阻值相差較大，尤其在輸入位數(shù)較多時(shí)；改進(jìn)方法：雙級(jí)權(quán)電阻網(wǎng)絡(luò)DAC VREFRf=R/223R22R2RRS0S1S2S

4、3d0d1d2d3+-VO23R22R2RRS4S5S6S7d4d5d6d7Rs=23RT型電阻網(wǎng)絡(luò)DAC輸入4位二進(jìn)制數(shù)輸出模擬電壓S0S3:模擬電子開關(guān)di=0, S倒向地di=1, S倒向VREF電阻網(wǎng)絡(luò)求和運(yùn)算放大器VREF2R2R2R2R2RRRR2RS0S1S2S3精密參考電壓d0d1d2d3+-3R/2VORf=3RVREF2R2R2R2R2RRRRS0S1S2S3d0d1d2d32R+-3R3R/2VO當(dāng)d3d2d1d0=0000時(shí),S3S2S1S0都倒向地VO=0V當(dāng)d3d2d1d0=0000時(shí)VO3R2R+-3R/2R等效電路3R0000AV= -1T型電阻網(wǎng)絡(luò)DAC轉(zhuǎn)換原

5、理VREF2R2R2R2R2RRRRS0S1S2S3d0d1d2d32R+-3R3R/2VO當(dāng)d3d2d1d0=1000時(shí),S2S1S0都倒向地，S3倒向VREFVO3R+-3R/2等效電路2R2RVREF2RRVREF/2VO=-VREF/2當(dāng)d3d2d1d0=1000時(shí)0001AV= -13RT型電阻網(wǎng)絡(luò)DAC轉(zhuǎn)換原理VREF2R2R2R2R2RRRRS0S1S2S3d0d1d2d32R+-3R3R/2VO當(dāng)d3d2d1d0=0100時(shí),S3S1S0都倒向地S2倒向VREF當(dāng)d3d2d1d0=0100時(shí)VO=-VREF/4VO3R+-3R/2等效電路2RRVREF2R2R2R3RVREF/

6、40010AV= -1T型電阻網(wǎng)絡(luò)DAC轉(zhuǎn)換原理VREF2R2R2R2R2RRRRS0S1S2S3d0d1d2d32R+-3R3R/2VO同理可推導(dǎo)，當(dāng)d3d2d1d0=0010時(shí)， VO= VREF/8 當(dāng)d3d2d1d0=0001時(shí)， VO= VREF/16T型電阻網(wǎng)絡(luò)DAC轉(zhuǎn)換原理d3d2d1d0=1000時(shí)，VO= VREF/2= d3VREF/21d3d2d1d0=0100時(shí)，VO= VREF/4= d2VREF/22d3d2d1d0=0010時(shí)，VO= VREF/8= d1VREF/23d3d2d1d0=0001時(shí)，VO= VREF/16= d0VREF/24根據(jù)疊加原理: VO=

7、 (d3VREF/21+ d2VREF/22 + d1VREF/23 + d0VREF/24 ) = (d3/21+ d2/22 + d1/23 + d0/24 ) VREF = (VREF /24) (23 d3 + 22 d2+ 21 d1 + 20 d0)T型電阻網(wǎng)絡(luò)DAC轉(zhuǎn)換原理此式表明: D/A電路輸出模擬電壓VO與輸入的數(shù)字量d3d2d1d0成正比。T型電阻網(wǎng)絡(luò)DAC轉(zhuǎn)換原理對(duì)于n位的T型電阻網(wǎng)絡(luò)DAC：T型電阻網(wǎng)絡(luò)DAC的缺點(diǎn)：從Vref加到各級(jí)電阻上到運(yùn)算放大器的輸入電壓穩(wěn)定的建立時(shí)間長(zhǎng)，所以位數(shù)n較大時(shí)，影響DAC的工作速度；各級(jí)電壓信號(hào)到達(dá)運(yùn)算放大器輸入端的時(shí)間先后不一，可

8、能在輸出端產(chǎn)生相當(dāng)大的尖峰脈沖；或各個(gè)開關(guān)的工作時(shí)間再有差異，輸出端尖峰脈沖可能持續(xù)更長(zhǎng)時(shí)間；改進(jìn)方法：倒型電阻網(wǎng)絡(luò)DAC 倒T型電阻網(wǎng)絡(luò)DAC電阻網(wǎng)絡(luò)求和運(yùn)算放大器d0d1d2d3輸出模擬電壓+-Rf=RUO2R2R2R2R2RRRRS0S1S2S3VREF精密參考電壓II/16I/16I/8I/4I/2iI不論開關(guān)的位置，電阻上的電流不變權(quán)電流型DAC求和運(yùn)算放大器d0d1d2d3輸出模擬電壓+-RFUOS0S1S2S3-VREF精密參考電壓I/16I/8I/4I/2iI優(yōu)點(diǎn)：開關(guān)導(dǎo)通電阻影響小缺點(diǎn)：電流相差大權(quán)電容網(wǎng)絡(luò)DAC優(yōu)點(diǎn)：精度取決于電容相對(duì)值，開關(guān)導(dǎo)通電阻影響小缺點(diǎn)：電容值相差大

9、常常與電阻網(wǎng)絡(luò)結(jié)合使用開關(guān)樹型DAC優(yōu)點(diǎn)：電阻種類單一，開關(guān)導(dǎo)通電阻影響小缺點(diǎn)：開關(guān)太多n位DAC電路框圖n位D鎖存器VOdn-1-d0CPVREF模擬電子開關(guān)權(quán)(電阻)網(wǎng)絡(luò)求和運(yùn)算放大器例分辨率（理論精度）分辨率用輸入位數(shù)表示；分辨率也可用最小輸出電壓與最大輸出電壓的比值表示；10位DAC分辨率為1/(210-1)；轉(zhuǎn)換誤差（實(shí)際精度）轉(zhuǎn)換誤差是指輸出模擬電壓的實(shí)際值與理想值之間的最大偏差；產(chǎn)生原因：參考電壓波動(dòng)運(yùn)放的零點(diǎn)漂移模擬開關(guān)的導(dǎo)通內(nèi)阻和導(dǎo)通壓降電阻網(wǎng)絡(luò)的電阻阻值偏差各個(gè)因素導(dǎo)致的誤差各不相同，最壞情況下的總誤差電壓為全部因素產(chǎn)生的誤差電壓的絕對(duì)值之和；轉(zhuǎn)換精度DAC主要技術(shù)指標(biāo)AD

10、C轉(zhuǎn)換特性曲線轉(zhuǎn)換誤差來源參考電壓波動(dòng)由參考電壓Vref偏差引起的誤差與輸入數(shù)字量的大小成正比，稱為比例系數(shù)誤差；若參考電壓Vref偏離標(biāo)準(zhǔn)值 Vref，則輸出端產(chǎn)生的誤差電壓（4位DAC）：比例系數(shù)誤差 轉(zhuǎn)換誤差來源運(yùn)放的零點(diǎn)漂移由運(yùn)算放大器的零點(diǎn)漂移引起的誤差與輸入數(shù)字量的大小無關(guān)，輸出電壓的轉(zhuǎn)換特性曲線發(fā)生平移，稱為漂移誤差或平移誤差；漂移誤差 轉(zhuǎn)換誤差來源模擬開關(guān)的導(dǎo)通內(nèi)阻和導(dǎo)通壓降由于模擬開關(guān)的導(dǎo)通內(nèi)阻和導(dǎo)通壓降不可能真正等于0，同時(shí)由于各個(gè)開關(guān)的導(dǎo)通壓降未必相等，而且開關(guān)接地時(shí)和接Vref時(shí)的壓降又不一定相同，所以其產(chǎn)生的誤差即非常數(shù)也不與輸入數(shù)字量成正比，稱為非線性誤差；電阻網(wǎng)絡(luò)

11、電阻值的偏差，以及模擬開關(guān)導(dǎo)通內(nèi)阻的偏差，同樣產(chǎn)生非線性誤差；電阻網(wǎng)絡(luò)的電阻阻值偏差非線性誤差 轉(zhuǎn)換誤差來源以上轉(zhuǎn)換誤差屬于靜態(tài)誤差，即輸入、輸出已處于穩(wěn)定狀態(tài)下得到的轉(zhuǎn)換誤差動(dòng)態(tài)轉(zhuǎn)換誤差考慮電路中存在分布電容、電感，則T型電阻網(wǎng)絡(luò)等價(jià)于一根延遲線模擬開關(guān)動(dòng)作時(shí)，由于每個(gè)開關(guān)接入的電壓信號(hào)到達(dá)運(yùn)放輸入端的時(shí)間不同，則輸出端產(chǎn)生尖峰脈沖使得動(dòng)態(tài)誤差遠(yuǎn)大于靜態(tài)轉(zhuǎn)換誤差尖峰脈沖的最大值發(fā)生在輸入信號(hào)最高位首先從0變?yōu)?（即最先到達(dá)運(yùn)放輸入端）、其他各位輸入信號(hào)原來都是1的情況消除動(dòng)態(tài)誤差的方法在DAC的輸出端附加采樣-保持電路并將采樣時(shí)刻選在過渡過程結(jié)束之后DAC主要技術(shù)指標(biāo)一般由建立時(shí)間衡量輸入數(shù)

12、字量發(fā)生突變開始，到輸出電壓穩(wěn)定到0.5LSB所需的時(shí)間，稱為建立時(shí)間（ts）；最差情況：輸入由全0變?nèi)?或全1變?nèi)?轉(zhuǎn)換速度ADCADCVI輸入模擬電壓D7D0輸出數(shù)字量05V0000000011111111分辨率: 5V/255=0.0196V/每1個(gè)最低有效位Analog-to-Digital Converter（ADC）將模擬量成正比的轉(zhuǎn)換為數(shù)字量轉(zhuǎn)換過程一般經(jīng)過采樣/保持、量化、編碼；ADC基本原理采樣定理量化和編碼量化：將采樣電壓表示為最小數(shù)量單位（）的整數(shù)倍；編碼：將量化的結(jié)果用代碼表示出來（二進(jìn)制，二-十進(jìn)制）；量化誤差：當(dāng)采樣電壓不能被整除時(shí)，將引入量化誤差；采樣保持電路采樣

13、速度：建立時(shí)間延遲采樣精度：噪聲電荷注入時(shí)鐘饋通運(yùn)放建立精度時(shí)鐘抖動(dòng)等等ADC模擬開關(guān)S受采樣時(shí)鐘脈沖CP控制S接通時(shí)，對(duì)Vi采樣(采樣過程)S斷開時(shí)，保持電路輸出不變(保持過程)時(shí)間、幅度連續(xù)信號(hào)時(shí)間、幅度離散信號(hào)在保持過程中，采樣的模擬電壓經(jīng)量化、編碼電路轉(zhuǎn)換成n位二進(jìn)制代碼輸出VI輸入模擬電壓輸出數(shù)字量dn-1dn-2d0采樣保持電路S采樣時(shí)鐘量化、編碼電路VSADC分類根據(jù)輸入模擬量與輸出數(shù)字量的轉(zhuǎn)換方式,分為以下幾類：直接ADC并聯(lián)比較型ADC（Parallel or Flash）分區(qū)式/兩步式ADC (subranging/two-step)流水線ADC (pipelined)增量

14、型ADC 折疊插值A(chǔ)DC ADC (過采樣)反饋比較型ADC計(jì)數(shù)型ADC（Counting）逐次逼近型ADC（Successive Approximation）間接ADC電壓-時(shí)間變換型（V-T）ADC斜坡型ADC (single-slope)雙積分型ADC（Dual-Slope）電壓-頻率變換型（V-F）ADC各類型ADC性能概況采樣頻率最高可達(dá)幾GS/s幾十GS/s分辨率最高可達(dá)20bit以上需在速度分辨率功耗之間折衷并聯(lián)比較型ADC原理（3位ADC）DQDQDQDQDQDQDQ7VR/86VR/85VR/84VR/83VR/82VR/8VR/8VRRRRRRRRRVIVI 6VR/8時(shí)，

15、輸出=1VI 7VR/8時(shí)，輸出=1VI 7VR/8時(shí)，輸出=0VI 6VR/8時(shí)，輸出=0電壓比較器D鎖存器編 碼 器QBQAQGQFQEQCQDd2d1d0輸入模擬電壓精密參考電壓精密電阻網(wǎng)絡(luò)（23個(gè)電阻）輸出數(shù)字量CPVI VR/8時(shí)，輸出=1VI VR/8時(shí)，輸出=0并聯(lián)比較型ADC中的編碼器真值表 VI QA QB QC QD QE QF QG d2 d1 d0 6VR/8 VI 5VR/8 0 0 1 1 1 1 1 1 0 1 5VR/8 VI 4VR/8 0 0 0 1 1 1 1 1 0 0 7VR/8 VI 6VR/8 0 1 1 1 1 1 1 1 1 0 VR VI 7

16、VR/8 1 1 1 1 1 1 1 1 1 1 4VR/8 VI 3VR/8 0 0 0 0 1 1 1 0 1 1 3VR/8 VI 2VR/8 0 0 0 0 0 1 1 0 1 0 2VR/8 VI VR/8 0 0 0 0 0 0 1 0 0 1 VR/8 VI 0 0 0 0 0 0 0 0 0 0 0 特點(diǎn)：輸入電壓VI每增加VR/8 ，輸出數(shù)字量增加1編碼器輸出邏輯函數(shù)并聯(lián)比較型ADC特點(diǎn)轉(zhuǎn)換精度取決于量化電平的劃分分得越細(xì)，精度越高分得越細(xì)，比較器和觸發(fā)器越多，轉(zhuǎn)換器電路越復(fù)雜參考電壓、分壓電阻、比較器精度優(yōu)點(diǎn)：轉(zhuǎn)換速度快各位代碼的轉(zhuǎn)換幾乎同時(shí)進(jìn)行一次轉(zhuǎn)換所需時(shí)間包括：比較器

17、的比較時(shí)間一級(jí)觸發(fā)器的翻轉(zhuǎn)時(shí)間編碼電路的傳輸延遲時(shí)間缺點(diǎn)：需要很多的觸發(fā)器和比較器，尤其位數(shù)較多時(shí)分區(qū)式(subranging) ADC減少了比較器的數(shù)目速度仍然比較快分區(qū)式(two-step)ADC（例）兩步式(two-step)ADC減少了比較器的數(shù)目速度仍然比較快增益G減輕了N2的精度要求流水線(pipelined)ADC單個(gè)數(shù)據(jù)轉(zhuǎn)換時(shí)間長(zhǎng)，但平均轉(zhuǎn)換速度較快反饋比較型ADC基本構(gòu)思：取一個(gè)數(shù)字量加到DAC，得到一個(gè)輸出模擬電壓；將這個(gè)模擬電壓和輸入的模擬電壓信號(hào)比較；如果不等，則調(diào)整所取數(shù)字量；直至兩個(gè)模擬電壓相等為止；最后所取得數(shù)字量就是有求的轉(zhuǎn)換結(jié)果；兩種方案：計(jì)數(shù)型ADC逐次漸近

18、型ADC計(jì)數(shù)型ADC計(jì)數(shù)器輸出寄存器時(shí)鐘信號(hào)DACG+ -CvLvCvOvI模擬輸入轉(zhuǎn)換控制信號(hào)dn-1dn-2d1d01、計(jì)數(shù)器清零；vL=0，計(jì)數(shù)器不工作；vO=0； 若vI 0，則vI vO，vC=1; 2、vL=1，計(jì)數(shù)器計(jì)數(shù)；vO不斷增加；3、當(dāng)vO=vI時(shí)，比較器輸出vC=0，G封鎖，計(jì)數(shù)器停止；此時(shí)計(jì)數(shù)器中所存的數(shù)字就是欲求的輸出數(shù)字信號(hào)計(jì)數(shù)型ADC特點(diǎn)缺點(diǎn)：轉(zhuǎn)換時(shí)間長(zhǎng)；對(duì)于位二進(jìn)制計(jì)數(shù)型ADC，最長(zhǎng)的轉(zhuǎn)換時(shí)間為(2n-1)個(gè)時(shí)鐘周期；改進(jìn)方案：逐次漸近型ADC逐次漸近型ADC需要一個(gè)內(nèi)置的DAC轉(zhuǎn)換的速度和精度受到DAC的限制逐次漸近型ADC1、寄存器清零；vL=0；輸出寄存器

19、DAC+ -CvLvCvOvI模擬輸入轉(zhuǎn)換控制信號(hào)dn-1dn-2d1d0寄存器控制邏輯時(shí)鐘信號(hào)2、vL=1，轉(zhuǎn)換開始；時(shí)鐘信號(hào)首先將寄存器的最高位置1，寄存器輸出10000；vO送比較器；3、若vO vL，說明數(shù)字過大，則將該位1清除； 若vO vL，說明數(shù)字不夠大，則該位1保留；4、按同樣方法處理次高位，并比較vO與vI大小，以確定次高位；這樣逐位比較，直到最低位為止；比較完畢，寄存器中的數(shù)碼就是欲求的輸出數(shù)字信號(hào)逐次漸近型ADC（3位ADC）3位DAC+ -CvCvOvId2d1d0DFF2QDDFF1QDDFF3QDDFF5QDDFF4QDvLcp+-DFFBQS RDFFAQS R+

20、DFFCQS RG1G2G3G4G5G6G7G8G9逐次漸近型ADC的量化誤差為了減小量化誤差，DAC的輸出產(chǎn)生 的偏移量; 表示DAC最低有效位輸入1所產(chǎn)生的輸出電壓，同時(shí)也就是模擬電壓的量化單位；原理：與vI 比較的量化電平由DAC給出，為使量化誤差不大于 ，應(yīng)使第一個(gè)量化電平為 ，而不是 ，所以應(yīng) 將DAC輸出的所有比較電平同時(shí)向負(fù)的方向偏移 ；逐次漸近型ADC特點(diǎn)特點(diǎn)：對(duì)于位二進(jìn)制逐次漸近型ADC，完成一次轉(zhuǎn)換所需時(shí)間為(n+2)個(gè)時(shí)鐘周期；轉(zhuǎn)換速度中，轉(zhuǎn)換時(shí)間從1s 100 s；轉(zhuǎn)換速度比并聯(lián)比較型ADC低，但比計(jì)數(shù)型ADC高得多；當(dāng)輸出位數(shù)n較大時(shí)，逐次漸近型ADC所用器件比并并聯(lián)

21、比較型ADC少得多；間接ADC原理：首先把輸入模擬電壓信號(hào)轉(zhuǎn)換為與之成正比的時(shí)間寬度信號(hào)；在時(shí)間寬度里對(duì)固定頻率的時(shí)鐘脈沖計(jì)數(shù)；計(jì)數(shù)結(jié)果正比于輸入模擬信號(hào)的數(shù)字量；分類：?jiǎn)畏e分型（亦稱斜坡式）ADC雙積分型ADC四重積分型ADC原理：首先把輸入模擬電壓信號(hào)轉(zhuǎn)換為與之成正比的頻率信號(hào);在一個(gè)固定的時(shí)間間隔里對(duì)得到的頻率信號(hào)計(jì)數(shù);計(jì)數(shù)結(jié)果正比于輸入模擬信號(hào)的數(shù)字量;V-T型ADCV-F型ADC雙積分型ADC結(jié)構(gòu)框圖計(jì)數(shù)器vSvGvO轉(zhuǎn)換控制信號(hào)dn-1dn-2d1d0控制邏輯S0S1時(shí)鐘信號(hào)vIOOOOO-VRS1ROOS0+ -A+ -C積分器C雙積分型ADC工作原理計(jì)數(shù)器清零，并接通開關(guān)S0使

22、電容C完全放電；轉(zhuǎn)換操作分2步：令開關(guān)S1合到輸入信號(hào)vI側(cè)，對(duì)vI進(jìn)行固定時(shí)間T1的積分；令開關(guān)S1轉(zhuǎn)接至參考電壓VR側(cè)，積分器向相反方向積分，經(jīng)T2時(shí)間后，積分器輸出電壓上升為0；即：令計(jì)數(shù)器在T2時(shí)間內(nèi)對(duì)固定頻率fC=1/TC的時(shí)鐘信號(hào)計(jì)數(shù)，則計(jì)數(shù)結(jié)果D就是轉(zhuǎn)換結(jié)果；若取T1為TC的整數(shù)倍，即T1=NTC，則：雙積分型ADC工作波形雙積分ADC電壓波形圖雙積分型ADC控制邏輯dn-1 d1 d0 CP vs vIOOOOO-VRS1ROOS0+ -A+ -CCQ J KD0Q J KD1Q J KDn-1RdRdRdRdL0Q J KDcL1G1G2N位計(jì)數(shù)器TS轉(zhuǎn)換控制信號(hào)模擬開關(guān)驅(qū)動(dòng)

23、電路模擬開關(guān)驅(qū)動(dòng)電路附加觸發(fā)器1、vs=0，計(jì)數(shù)器和附加觸發(fā)器置0，開關(guān)S0閉合，積分電容C充分放電；2、vs=1，轉(zhuǎn)換開始，S0斷開，S1被接到輸入信號(hào)vI側(cè)，積分器對(duì)vI積分；因?yàn)榉e分器輸出為負(fù)，所以比較器輸出vc為高電平，將門G1打開，計(jì)數(shù)器對(duì)CP脈沖計(jì)數(shù)； 3、當(dāng)計(jì)數(shù)器計(jì)滿2n個(gè)脈沖，計(jì)數(shù)器全0，同時(shí)給DC一個(gè)進(jìn)位信號(hào)，使DC置1；S1轉(zhuǎn)接至-VR側(cè)，開始反向積分；4、待積分器輸出回到0，比較器輸出vc變?yōu)榈碗娖剑TG1封鎖，轉(zhuǎn)換結(jié)束；此時(shí)計(jì)數(shù)器所存即為輸出數(shù)字信號(hào)雙積分型ADC的特點(diǎn)優(yōu)點(diǎn)工作性能穩(wěn)定兩次積分的時(shí)間常數(shù)未變，則轉(zhuǎn)換結(jié)果不受時(shí)間常數(shù)的影響；R、C參數(shù)的緩慢變化不會(huì)影響電路

24、的轉(zhuǎn)換精度，且不要求R、C數(shù)值十分精確；在T1=NTC的條件下，轉(zhuǎn)換結(jié)果與時(shí)鐘周期無關(guān)，因此只要轉(zhuǎn)換過程中TC不變，時(shí)鐘信號(hào)在較長(zhǎng)時(shí)間里發(fā)生的緩慢變化也不會(huì)帶來轉(zhuǎn)換誤差；抗干擾能力強(qiáng)由于轉(zhuǎn)換器的輸入使用了積分器，所以對(duì)交流噪聲有很強(qiáng)的抑制能力；在積分時(shí)間等于交流電網(wǎng)周期的整數(shù)倍時(shí)，能有效地抑制電網(wǎng)的工頻干擾；缺點(diǎn)工作速度慢，轉(zhuǎn)換時(shí)間幾百s幾ms采用以上控制方案，每次轉(zhuǎn)換時(shí)間應(yīng)取2T1以上，即不應(yīng)小于2n+1TC；再加上轉(zhuǎn)換前的準(zhǔn)備時(shí)間（積分電容放電及計(jì)數(shù)器清0時(shí)間）和轉(zhuǎn)換后輸出轉(zhuǎn)換結(jié)果的時(shí)間；雙積分型ADC轉(zhuǎn)換精度轉(zhuǎn)換精度受以下多種因素影響：計(jì)數(shù)器的位數(shù)、運(yùn)算放大器和比較器的零點(diǎn)漂移、時(shí)鐘頻率

25、的瞬時(shí)波動(dòng)、積分電容漏電以及模擬開關(guān)處于不同位置時(shí)導(dǎo)通電阻的差異等；提高精度的方法：增加計(jì)數(shù)器的位數(shù)，但遠(yuǎn)遠(yuǎn)不夠！增加運(yùn)算放大器和比較器的零點(diǎn)漂移自動(dòng)補(bǔ)償電路；采用四重積分型ADC也是消除零點(diǎn)漂移影響的有效方法；防止時(shí)鐘信號(hào)頻率在短時(shí)間內(nèi)發(fā)生波動(dòng)，應(yīng)該使用石英晶體振蕩做為脈沖源； 選擇高質(zhì)量的電容器做為積分電容，并采用措施減小積分電容接線端通過底板的漏電電流；提高轉(zhuǎn)換速度的方法：減少計(jì)數(shù)器的位數(shù)；提高時(shí)鐘信號(hào)的頻率；V-F型ADCvGdn-1dn-2d1d0單穩(wěn)態(tài)觸發(fā)器計(jì)數(shù)器寄存器RDclkV-F變換器vIfoutTG計(jì)數(shù)脈沖G轉(zhuǎn)換過程通過閘門信號(hào)vG控制；當(dāng)vG變?yōu)楦唠娖?，轉(zhuǎn)換開始，V-F變

26、換輸出脈沖通過閘門G給計(jì)數(shù)器計(jì)數(shù)；vG為固定寬度TG的脈沖信號(hào)，而V-F變換器的輸出脈沖的頻率fout與輸入的模擬電壓成正比，所以每個(gè)TG周期計(jì)數(shù)器所記錄的脈沖與輸入模擬電壓成正比；當(dāng)轉(zhuǎn)換結(jié)束，vG的下降沿將計(jì)數(shù)器的狀態(tài)置入寄存器；同時(shí)vG的下降沿觸發(fā)單穩(wěn)態(tài)觸發(fā)器，用單穩(wěn)態(tài)觸發(fā)器的輸出脈沖將計(jì)數(shù)器置0；V-F型ADC的轉(zhuǎn)換精度受以下因素影響：V-F轉(zhuǎn)換器的精度，計(jì)數(shù)器計(jì)數(shù)容量（容量越大轉(zhuǎn)換誤差越小）分辨率（理論精度）分辨率用輸出二進(jìn)制或十進(jìn)制的位數(shù)表示；n位ADC應(yīng)能區(qū)分輸入模擬信號(hào)的2n個(gè)不同等級(jí)的大小，能區(qū)分輸入電壓的最小差異為1/2nFSR；轉(zhuǎn)換誤差（實(shí)際精度）轉(zhuǎn)換誤差通常以輸出誤差的最

27、大值形式給出，它表示實(shí)際輸出的數(shù)字量和理論上應(yīng)有的輸出數(shù)字量之間的差別，一般以最低有效位的倍數(shù)給出；也可用量程輸出的百分?jǐn)?shù)給出；轉(zhuǎn)換速度主要取決于轉(zhuǎn)換電路的類型并聯(lián)比較型ADC轉(zhuǎn)換速度最快；逐次漸近型ADC轉(zhuǎn)換速度次之；雙積分型ADC轉(zhuǎn)換速度較慢；轉(zhuǎn)換精度ADC主要技術(shù)指標(biāo)轉(zhuǎn)換速度AD/DA參數(shù)靜態(tài)參數(shù)：增益誤差、偏移誤差、滿量程誤差、INL、DNLAD/DA參數(shù)動(dòng)態(tài)參數(shù)：Signal-to-noise ratio (SNR)Signal-to-noise and distortion ratio (SINAD)Effective number of bits (ENOB)Total harmonic distortion (THD)Spurious-free dynamic range (SFDR)Two-tone intermodulation distortion (