1、與或非門(mén)電路第1頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2.1.1 非門(mén)定義：輸入與輸出信號(hào)狀態(tài)滿(mǎn)足“非”邏輯關(guān)系。 非門(mén)電路：邏輯符號(hào)：波形圖：A=1（+5V）時(shí)，T導(dǎo)通，L輸出0.2V0.3V,即：L=0；A=0（0V）時(shí)，T截止，L輸出近似+5V,即：L=1；第2頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2.1.2 與門(mén)與門(mén)電路：邏輯符號(hào)：與門(mén)波形圖：1）兩個(gè)輸入，一個(gè)輸出2）分析電路，（圍繞導(dǎo)通與否，先看輸入，再分析輸出）3）確定邏輯關(guān)系，L=AB第3頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2.1.3 或門(mén)或門(mén)電路：邏輯符號(hào)：或門(mén)波形圖：1）兩個(gè)

2、輸入，一個(gè)輸出2）分析電路，（圍繞導(dǎo)通與否，先看輸入，再分析輸出）3）確定邏輯關(guān)系，L=A+B第4頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2.1.4 其他常見(jiàn)門(mén)電路1. 與非門(mén) 與非門(mén)電路：邏輯符號(hào)：與非門(mén)波形圖：邏輯關(guān)系式：提 示 常用門(mén)電路也可以由基本門(mén)電路“非門(mén)”、“與門(mén)”、“或門(mén)”間接構(gòu)成。例如： 通常我們將由邏輯符號(hào)表示的邏輯電路稱(chēng)為“邏輯圖”。第5頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2. 或非門(mén) 或非門(mén)電路：邏輯符號(hào)：或非門(mén)波形圖： 能夠?qū)崿F(xiàn) “或非”邏輯關(guān)系的電路均稱(chēng)為“或非門(mén)”。在一個(gè)或門(mén)的輸出端連接一個(gè)非門(mén)就構(gòu)成了“或非門(mén)”，如下圖所示。如圖藍(lán)

3、色線條時(shí)刻,L輸出為第6頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日3. 異或門(mén) 異或門(mén)電路：邏輯符號(hào)：雙輸入端異或門(mén)波形圖： 能夠?qū)崿F(xiàn) “異或”邏輯關(guān)系的電路均稱(chēng)為“異或門(mén)”。異或門(mén)可由非門(mén)、與門(mén)和或門(mén)組合而成，如下圖所示。提 示 當(dāng)輸入端A、B 的電平狀態(tài)互為相反時(shí)，輸出端L一定為高電平；當(dāng)輸入端A、B的電平狀態(tài)相同時(shí)輸出L一定為低電平。 第7頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日4. 同或門(mén) 同或門(mén)電路：邏輯符號(hào)：雙輸入端同或門(mén)波形圖：提 示 當(dāng)輸入端A、B 的電平狀態(tài)互為相反時(shí)，輸出端L一定為低電平；而當(dāng)輸入端A、B 的電平狀態(tài)相同時(shí)，輸出端 L 一定為高電平

4、。 能夠?qū)崿F(xiàn) AB “同或”邏輯關(guān)系的電路均稱(chēng)為“同或門(mén)”。由非門(mén)、與門(mén)和或門(mén)組合而成的同或門(mén)及邏輯符號(hào)如下圖所示。第8頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2.2 不同系列門(mén)電路 目前使用的門(mén)電路大多為集成門(mén)電路，最常用的是TTL系列和CMOS系列。在兩種不同系列的門(mén)電路中，他們雖具有相同的邏輯功能而兩者的結(jié)構(gòu)、制造工藝卻不同，其外形尺寸、性能指標(biāo)也有所差別。 因此有必要了解兩種不同系列門(mén)電路的結(jié)構(gòu)特點(diǎn)、工作原理及主要特性，以便在實(shí)際設(shè)計(jì)中合理選擇芯片。第9頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2.2.1 TTL系列門(mén)電路 TTL（晶體管晶體管邏輯）門(mén)電路只制

5、成單片集成電路。輸入級(jí)由多發(fā)射極晶體管構(gòu)成，輸出級(jí)由推挽電路（功率輸出電路）構(gòu)成。標(biāo)準(zhǔn)TTL與非門(mén)如下圖所示。 標(biāo)準(zhǔn)TTL與非門(mén) 電路工作原理電路組成2. 邏輯關(guān)系3. 分析負(fù)載情況第10頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日 小 結(jié)（1）輸入信號(hào)與輸出信號(hào)符合與非邏輯關(guān)系。（2）拉電流與灌電流：輸出為高電平時(shí)，向負(fù)載輸出的電流稱(chēng)為拉電流；輸出端L為低電平時(shí)，負(fù)載電流流入輸出端L并經(jīng)T4流向地端，稱(chēng)為灌電流。（4）若某一輸入端懸空，無(wú)論其他輸入端接高電平或是低電平，懸空端的作用相當(dāng)于接高電平。在實(shí)際應(yīng)用中，為避免引入干擾不用的輸入端一般不允許懸空。（3）若輸出端L所接的負(fù)載較重

6、（即負(fù)載從輸出端汲取的控制電流較大），輸出的高電平經(jīng)電阻R4后會(huì)略有下降。第11頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日（5）TTL與非門(mén)74LS00集成電路示意圖 4個(gè)雙輸入與非門(mén)， 此類(lèi)電路多數(shù)采用雙列直插式封裝。第12頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2.2.2 MOS系列門(mén)電路 CMOS門(mén)電路舉例 CMOS非門(mén)電路 CMOS與非門(mén) CMOS或非門(mén)工作原理 A為高電平，T1截止T2導(dǎo)通，L為低電平，符合非邏輯關(guān)系。工作原理 A、 B同為高電平時(shí)T1 、T2截止， T3 、T4導(dǎo)通，L為低電平，符合與非邏輯關(guān)系。反之亦然。工作原理請(qǐng)自行分析2-2第13頁(yè)，

7、共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2.3 門(mén)電路綜合應(yīng)用第14頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2.3.1 三選二電路例1： 由于檢測(cè)危險(xiǎn)的報(bào)警器自身也可能出現(xiàn)差錯(cuò)，因此為提高報(bào)警信號(hào)的可靠性，在每個(gè)關(guān)鍵部位都安置了三個(gè)同類(lèi)型的危險(xiǎn)報(bào)警器，如下圖所示。只有當(dāng)三個(gè)危險(xiǎn)報(bào)警器中至少有兩個(gè)指示危險(xiǎn)時(shí)，才實(shí)現(xiàn)關(guān)機(jī)操作。這就是三選二電路。 1） 根據(jù)題意作出真值表報(bào)警信號(hào)C B A關(guān)機(jī)信號(hào)L0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101112） 根據(jù)真值表確定標(biāo)準(zhǔn)“與或”表達(dá)式 第15頁(yè)，共32頁(yè)，2022年，5月20日，

8、1點(diǎn)0分，星期日3） 卡諾圖化簡(jiǎn)為最簡(jiǎn)“與或”表達(dá)式 4）畫(huà)出邏輯圖1111提 示 在實(shí)際電路設(shè)計(jì)中常用與非門(mén)集成電路芯片。為此，用摩根定理進(jìn)行如下變換：用與非門(mén)構(gòu)成的三選二電路 第16頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2.3.2 產(chǎn)品分類(lèi)電路例2： 某產(chǎn)品出廠前，要檢查 4個(gè)重要參數(shù)A、B、C、D 是否在允許的誤差范圍之內(nèi)。分別使用4種數(shù)字測(cè)量裝置對(duì)這4個(gè)參數(shù)進(jìn)行測(cè)量。若所測(cè)參數(shù)在允許范圍內(nèi)，裝置輸出高電平1；若測(cè)得的參數(shù)超出了允許范圍，裝置輸出低電平0。1）列真值表 當(dāng)所有4個(gè)參數(shù)都在允許范圍內(nèi)時(shí)，電路的輸出端 L1 為1。 當(dāng)只有B 超出允許范圍時(shí)，輸出端L2為1。

9、當(dāng)只有B 和D 超出允許誤差范圍時(shí)，輸出端L3應(yīng)為1。 在所有其他情況下，輸出端L4為1，說(shuō)明產(chǎn)品是廢品。檢測(cè)信號(hào)D C B A質(zhì)量信號(hào) L1 L2 L3 L40 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 1

10、 0 0 0 0 0 1 1 0 0 01111111111111111第17頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日檢測(cè)信號(hào)D C B A質(zhì)量信號(hào) L1 L2 L3 L40 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0

11、1 0 0 0 1 0 1 0 0 0 0 0 1 1 0 0 02) 寫(xiě)出邏輯表達(dá)式寫(xiě)成與非形式的邏輯表達(dá)式 1111111111111111第18頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日3) 滿(mǎn)足以上邏輯關(guān)系的產(chǎn)品分類(lèi)電路，如下圖所示： 第19頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2.3.3 門(mén)電路組成數(shù)字信號(hào)源 概 述 實(shí) 例 數(shù)字信號(hào)源可由產(chǎn)生脈沖波形的振蕩電路構(gòu)成。在數(shù)字電路的應(yīng)用中，它可提供連續(xù)的且具有一定頻率（周期）的脈沖信號(hào)。可作為微型計(jì)算機(jī)、單片機(jī)等數(shù)字電路的時(shí)鐘信號(hào)源。1. 可變頻率TTL振蕩器 2. 固定頻率TTL振蕩器 可應(yīng)用在哪些地方？第

12、20頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2.3.4 門(mén)電路構(gòu)成控制門(mén) 與門(mén)控制電路 或門(mén)控制電路 可應(yīng)用在什么地方？ 第21頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2.3.4 門(mén)電路組成單穩(wěn)態(tài)觸發(fā)器 什么是單穩(wěn)態(tài)觸發(fā)器 單穩(wěn)態(tài)觸發(fā)器具有兩個(gè)開(kāi)關(guān)狀態(tài)：一個(gè)是穩(wěn)定狀態(tài)，另一個(gè)是非穩(wěn)定狀態(tài)，也稱(chēng)為暫態(tài)。 1. 微分型單穩(wěn)態(tài)觸發(fā)器邏輯電路 2. 積分型單穩(wěn)態(tài)觸發(fā)器邏輯電路 積分型單穩(wěn)態(tài)觸發(fā)電路 積分型單穩(wěn)態(tài)觸發(fā)器波形 第22頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日3.單穩(wěn)態(tài)觸發(fā)器構(gòu)成的定時(shí)控制脈沖門(mén)電路方框圖及其波形圖 用于移位電路、計(jì)數(shù)電路和存儲(chǔ)電路等。

13、第23頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2.4 常用IC門(mén)簡(jiǎn)介(Integrate Circuit)本節(jié)內(nèi)容提要2.4.1TTL系列數(shù)字電路的分類(lèi)及 主要參數(shù)指標(biāo)2.4.2其他常用TTL門(mén)電路 2.4.3常用CMOS門(mén)電路第24頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日TTL系列數(shù)字電路的主要參數(shù)指標(biāo)（1）高電平輸出電壓VOH：2.7 3.4V（2）高電平輸出電流I0H：（3）低電平輸出電壓VOL：0.2 0.5V（4）低電平輸出電流IOL（5）高電平輸入電壓VIH：一般為2V（6）高電平輸入電流IIH（7）低電平輸入電壓VIL：一般為0.8V2.4 常用IC門(mén)

14、簡(jiǎn)介第25頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日（8） 低電平輸入電流IIL（9） 輸出短路電流IOS（10）電源電流（11）傳輸延遲時(shí)間tPLH和tPHL（12）時(shí)鐘脈沖fmaxIOH和IOL反映芯片帶載能力IIH和IIL反映其對(duì)前級(jí)集成電路的影響第26頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2.4.1TTL系列數(shù)字電路的分類(lèi)及主要參數(shù)指標(biāo) TTL系列數(shù)字電路分類(lèi)2. TTL系列數(shù)字電路的主要參數(shù)指標(biāo)3. TTL與非門(mén)輸入特性和輸出特性 TTL系列數(shù)字電路分類(lèi)按集成度大小分類(lèi) 按邏輯功能分類(lèi) 按國(guó)家標(biāo)準(zhǔn)分類(lèi) 小規(guī)模集成電路中規(guī)模集成電路大規(guī)模集成電路超大規(guī)模的集

15、成電路。 CV54/74系列 CV54/74H系列CV54/74S系列 CV54/74LS系列小規(guī)模集成電路 小規(guī)模集成電路集成度比較低，大多數(shù)是 與門(mén)、或門(mén)、與非門(mén)、或非門(mén)、與或非門(mén)、反相器、三態(tài)門(mén)、鎖存器、觸發(fā)器、單穩(wěn)態(tài)、多諧振蕩器； 以及一些擴(kuò)展門(mén)、緩沖器、驅(qū)動(dòng)器等比較基本、簡(jiǎn)單、通用的數(shù)字邏輯單元電路。 可以根據(jù)電路設(shè)計(jì)需要利用手冊(cè)從中選擇適用的電路構(gòu)成所需的各種數(shù)字邏輯電路。 中規(guī)模集成電路大規(guī)模集成電路 中、大規(guī)模集成電路的集成度比較高，大多數(shù)是一些具有特定邏輯功能的邏輯電路。其中包括：加法器、累加器、乘法器、比較器、奇偶發(fā)生器/校驗(yàn)器、算術(shù)運(yùn)算器、多（四、六、八）觸發(fā)器、寄存器堆

16、、時(shí)鐘發(fā)生器、碼制轉(zhuǎn)換器、數(shù)據(jù)選擇器/多路開(kāi)關(guān)、譯碼器/分配器、顯示譯碼器/驅(qū)動(dòng)器、位片式處理器片、異步計(jì)數(shù)器、同步計(jì)數(shù)器、A/VD和VD/A轉(zhuǎn)換器、隨機(jī)存取器（RAM）、只讀存儲(chǔ)器（ROM/PROM/EPROM/EEPROM）、處理機(jī)控制器和支持功能器件等。 第27頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2.4.2 其他常用TTL門(mén)電路 集電極開(kāi)路門(mén)電路（OC門(mén)）2. 三態(tài)門(mén)3. 驅(qū)動(dòng)電路 問(wèn)題的提出 在實(shí)際應(yīng)用中，有時(shí)要將n 個(gè)門(mén)電路的輸出端連接在一起，稱(chēng)為“線與”。試分析：當(dāng)其中一個(gè)F2輸出為低電平，另一個(gè)F1輸出為高電平時(shí)會(huì)出現(xiàn)什么狀況？圖2.37F1F2i i 過(guò)大一方面會(huì)使與非門(mén)F2的輸出低電平狀態(tài)受到破壞（使L2=1）；另一方面會(huì)使與非門(mén)F1的T3管燒壞。所以，實(shí)際應(yīng)用中這種接法是不允許的。 問(wèn)題的解決集電極開(kāi)路的TTL門(mén)電路，又稱(chēng)“OC門(mén)” 第28頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日 OC門(mén)的邏輯符號(hào) OC門(mén)線與的應(yīng)用第29頁(yè)，共32頁(yè)，2022年，5月20日，1點(diǎn)0分，星期日2. 三態(tài)門(mén) 什么是三態(tài)門(mén)除0、1外還有第三種狀態(tài)高阻抗?fàn)顟B(tài) 三態(tài)門(mén)的特點(diǎn)高阻抗?fàn)顟B(tài)時(shí)的輸出阻抗非常大，輸入與輸