1、正版可修改PPT課件(中職）電工與電子技術(shù)第九章教學(xué)課件第九章 觸發(fā)器和時(shí)序邏輯電路第一節(jié) 數(shù)字電路基礎(chǔ)第二節(jié) 同步RS觸發(fā)器第三節(jié) 集成觸發(fā)器第四節(jié) 時(shí)序邏輯電路返回第一節(jié) 數(shù)字電路基礎(chǔ) 觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本邏輯部件，它有兩個(gè)穩(wěn)定的狀態(tài):0狀態(tài)和i狀態(tài)。在不同的輸入情況下，它可以被置成。狀態(tài)或i狀態(tài);當(dāng)輸入信號(hào)消失后，所置成的狀態(tài)能夠保持不變。因此，觸發(fā)器可以記憶i位二值信號(hào)。 1.基本RS觸發(fā)器的基本結(jié)構(gòu)及邏輯符號(hào)(見(jiàn)表9一1)2.基本RS觸發(fā)器的工作原理及特點(diǎn)基本RS觸發(fā)器有兩個(gè)信號(hào)輸出端Q和Q，正常工作時(shí)狀態(tài)相反。Q=O,Q=1的狀態(tài)稱。狀態(tài)，Q=i,Q=o的狀態(tài)稱i狀態(tài)。信

2、號(hào)輸入端，低電平有效，即0電平有可能使觸發(fā)器翻轉(zhuǎn)。一般把觸發(fā)器接收輸入信號(hào)之前的狀態(tài)，也就是觸發(fā)器原來(lái)的穩(wěn)定狀態(tài)稱為現(xiàn)態(tài);把觸發(fā)器接收輸入信號(hào)之后所處的新的穩(wěn)定狀態(tài)稱為次態(tài)。RS觸發(fā)器的工作原理如表9一2所示。下一頁(yè)返回第一節(jié) 數(shù)字電路基礎(chǔ)3.波形圖觸發(fā)器輸入信號(hào)取值和狀態(tài)之間對(duì)應(yīng)關(guān)系的圖形稱為波形圖，如圖9一1所示上一頁(yè)返回第二節(jié) 同步RS觸發(fā)器 基本RS觸發(fā)器的特點(diǎn)是輸出狀態(tài)直接受控制端信號(hào)的控制。只要控制端加有置0或置1的信號(hào)，輸出狀態(tài)就隨之變化。而實(shí)際中往往要求觸發(fā)器的狀態(tài)不僅僅受R,S端信號(hào)的控制，還要求按一定的時(shí)間把R,S端的狀態(tài)反映到輸出端。這就要再增加一個(gè)輸入控制端，只有這個(gè)控

3、制端有控制信號(hào)時(shí)，觸發(fā)器才能動(dòng)作。至于觸發(fā)器轉(zhuǎn)換到什么狀態(tài)，仍由輸入端R和S的信號(hào)決定。采用這種觸發(fā)方式的觸發(fā)器稱為同步RS觸發(fā)器。 1.同步 RS觸發(fā)器的實(shí)物圖、基本結(jié)構(gòu)及邏輯符號(hào) 同步RS觸發(fā)器仍可由74IS00組成，其實(shí)物圖、基本結(jié)構(gòu)及邏輯符號(hào)如表9一3所示。2.同步RS觸發(fā)器的特點(diǎn)CP=0時(shí)，R=S=1，觸發(fā)器保持原來(lái)狀態(tài)不變;CP=1時(shí)，工作情況與基本RS觸發(fā)器相同。3.波形圖同步RS觸發(fā)器的波形圖如圖9一2所示。返回第三節(jié) 集成觸發(fā)器 集成觸發(fā)器有TTL集成時(shí)鐘觸發(fā)器，也有CMOS集成時(shí)鐘觸發(fā)器，雖然它們的內(nèi)部結(jié)構(gòu)有所不同，但是外部功能是相同的。常用的集成觸發(fā)器有JK觸發(fā)器、集成D

4、觸發(fā)器等。 1.集成觸發(fā)器的觸發(fā)方式 前面所講的時(shí)鐘觸發(fā)器一同步，RS觸發(fā)器在CP高電平期間，若RS的狀態(tài)連續(xù)變化，其觸發(fā)器的狀態(tài)會(huì)產(chǎn)生翻轉(zhuǎn)兩次以上的現(xiàn)象，稱為空翻。時(shí)鐘觸發(fā)器的翻轉(zhuǎn)必須在時(shí)鐘脈沖作用時(shí)進(jìn)行，而時(shí)鐘脈沖一般可分為4個(gè)階段:上升沿、高電平、下降沿和低電平，因此觸發(fā)器的觸發(fā)方式也有多種，如表9一4所示。 2. JK觸發(fā)器 (1)集成JK觸發(fā)器的基本知識(shí)集成JK觸發(fā)器的實(shí)物圖、引腳排列圖、邏輯符號(hào)及說(shuō)明如表9一5所示。下一頁(yè)返回第三節(jié) 集成觸發(fā)器(2)集成JK觸發(fā)器的邏輯功能及相應(yīng)特點(diǎn)(見(jiàn)表9一6)(3)波形圖當(dāng)觸發(fā)器的初態(tài)為“0”時(shí)，如果已知JK觸發(fā)器的CP脈沖，J, K端的輸入波

5、形，則Q端的輸出波形如圖9一3所示。3.集成D觸發(fā)器(1)集成D觸發(fā)器的基本知識(shí)集成D觸發(fā)器的邏輯符號(hào)及說(shuō)明如表9 -7所示。 (2)集成D觸發(fā)器的邏輯功能及相應(yīng)特點(diǎn)對(duì)于D觸發(fā)器來(lái)說(shuō)，D值不同，觸發(fā)器的邏輯功能也不同。集成D觸發(fā)器的邏輯功能及相應(yīng)特點(diǎn)如表9一8所示。 (3)波形圖當(dāng)觸發(fā)器的初態(tài)為“1”時(shí)，如果已知D觸發(fā)器的CP脈沖、D端的輸入波形，則Q端的輸出波形如圖9 -4所示。上一頁(yè)返回第四節(jié) 時(shí)序邏輯電路 時(shí)序邏輯電路廣泛應(yīng)用于計(jì)算機(jī)及數(shù)字系統(tǒng)中。時(shí)序邏輯電路按邏輯功能分有計(jì)數(shù)器、寄存器、移位寄存器、讀/寫(xiě)存儲(chǔ)器、順序脈沖發(fā)生器等;按其觸發(fā)方式可分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩類(lèi)

6、。 1.異步計(jì)數(shù)器 (1)異步計(jì)數(shù)器的基本知識(shí)74IS290為常用的異步計(jì)數(shù)器芯片，以下將以此型號(hào)的芯片為例來(lái)介紹異步計(jì)數(shù)器的相關(guān)知識(shí)。74IS290的引腳排列圖、邏輯符號(hào)及說(shuō)明如表9 -9所示。(2)異步計(jì)數(shù)器74IS290的邏輯功能(見(jiàn)表9一10)圖9一5為按十進(jìn)制計(jì)數(shù)的連接電路圖。 2.移位寄存器 (1)移位寄存器的基本知識(shí)74IS194為常用的移位寄存器，以下將以此型號(hào)的寄存器為例來(lái)介紹移位寄存器的基本知識(shí)。74IS194移位寄存器的引腳排列圖及說(shuō)明如表9一11所示。下一頁(yè)返回第四節(jié) 時(shí)序邏輯電路(2)移位寄存器的邏輯功能74LS194移位寄存器的邏輯功能如表9一12所示。 (3)移位

7、寄存器的應(yīng)用如圖9 -6所示為由74IS194構(gòu)成的環(huán)形計(jì)數(shù)器，其工作波形如圖9一7所示。 綜上所述，74LS194移位寄存器具有清零、保持、送數(shù)、左移和右移的功能，可構(gòu)成移位寄存型計(jì)數(shù)器、順序脈沖發(fā)生器和串行累加器;還可用作數(shù)據(jù)轉(zhuǎn)換，即把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)或把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)等。上一頁(yè)返回表9一1 基本RS觸發(fā)器的基本結(jié)構(gòu)及邏輯符號(hào)返回表9一2 RS觸發(fā)器的工作原理及邏輯功能返回圖9一1 基本RS觸發(fā)器的波形圖返回表9一3 同步RS觸發(fā)器的基本結(jié)構(gòu)及邏輯符號(hào)返回圖9一2 同步RS觸發(fā)器的波形圖返回表9一4 觸發(fā)器的觸發(fā)方式返回表9一5 74LS112雙下降沿集成JK觸發(fā)器的邏輯符號(hào)及說(shuō)明返回表9一6 集成JK觸發(fā)器的邏輯功能及相應(yīng)特點(diǎn)返回圖9一3 JK觸發(fā)器的波形圖返回圖9一3 JK觸發(fā)器的波形圖表9 -7 集成D觸發(fā)器的實(shí)物圖、邏輯符號(hào)及說(shuō)明返回表9一8 集成D觸發(fā)器的邏輯功能及相應(yīng)特點(diǎn)返回圖9 -4 D觸發(fā)器的輸出波形圖返回表9一9 74LS290的引腳排列圖、邏輯符號(hào)及說(shuō)明返回表9一