1、EDA技術(shù)與VHDLEDA技術(shù)與VHDL概 述 第1章概 述 第1章PAGE 32PAGE 33第1章 概 述本章首先介紹EDA技術(shù)和硬件描述語言及其發(fā)展過程，然后介紹基于EDA技術(shù)和VHDL的設(shè)計流程，以及EDA設(shè)計工具Quartus II。1.1 電子設(shè)計自動化技術(shù)及其發(fā)展微電子技術(shù)術(shù)的進(jìn)步步主要表表現(xiàn)在大大規(guī)模集集成電路路加工技技術(shù)即半半導(dǎo)體工工藝技術(shù)術(shù)的發(fā)展展上，使使得表征征半導(dǎo)體體工藝水水平的線線寬已經(jīng)經(jīng)達(dá)到了了60nnm，并并還在不不斷地縮縮小，而而在硅片片單位面面積上，集集成了更更多的晶晶體管。集集成電路路設(shè)計正正在不斷斷地向超超大規(guī)模模、極低低功耗和和超高速速的方向向發(fā)展，專專

2、用集成成電路AASICC（Apppliicattionn Sppeciificc Innteggratted Cirrcuiit）的的設(shè)計成成本不斷斷降低，在在功能上上，現(xiàn)代代的集成成電路已已能夠?qū)崒?shí)現(xiàn)單片片電子系系統(tǒng)SOOC（SSysttem On a CChipp）?，F(xiàn)代電子設(shè)設(shè)計技術(shù)術(shù)的核心心已日趨趨轉(zhuǎn)向基基于計算算機(jī)的電電子設(shè)計計自動化化技術(shù)，即即EDAA（Ellecttronnic Dessignn Auutommatiion）技技術(shù)。EEDA技技術(shù)就是是依賴功功能強(qiáng)大大的計算算機(jī)，在在EDAA工具軟軟件平臺臺上，對對以硬件件描述語語言HDDL（HHarddwarre DDesccr

3、ipptioon LLangguagge）為為系統(tǒng)邏邏輯描述述手段完完成的設(shè)設(shè)計文件件，自動動地完成成邏輯編編譯、化化簡、分分割、綜綜合、布布局布線線以及邏邏輯優(yōu)化化和仿真真測試，直直至實(shí)現(xiàn)現(xiàn)既定的的電子線線路系統(tǒng)統(tǒng)功能。EEDA技技術(shù)使得得設(shè)計者者的工作作僅限于于利用軟軟件的方方式，即即利用硬硬件描述述語言和和EDAA軟件來來完成對對系統(tǒng)硬硬件功能能的實(shí)現(xiàn)現(xiàn)，這是是電子設(shè)設(shè)計技術(shù)術(shù)的一個個巨大進(jìn)進(jìn)步。EDA技術(shù)術(shù)在硬件件實(shí)現(xiàn)方方面融合合了大規(guī)規(guī)模集成成電路制制造技術(shù)術(shù)、ICC版圖設(shè)設(shè)計、AASICC測試和和封裝、FFPGAA（Fiieldd Prrogrrammmablle GGatee A

4、rrrayy）/CCPLDD（Coompllex Proograammaablee Loogicc Deevicce）編編程下載載和自動動測試等等技術(shù)；在計算算機(jī)輔助助工程方方面融合合了計算算機(jī)輔助助設(shè)計（CCAD）、計計算機(jī)輔輔助制造造（CAAM）、計計算機(jī)輔輔助測試試（CAAT）、計計算機(jī)輔輔助工程程（CAAE）技技術(shù)以及及多種計計算機(jī)語語言的設(shè)設(shè)計概念念；而在在現(xiàn)代電電子學(xué)方方面則容容納了更更多的內(nèi)內(nèi)容，如如電子線線路設(shè)計計理論、數(shù)數(shù)字信號號處理技技術(shù)、數(shù)數(shù)字系統(tǒng)統(tǒng)建模和和優(yōu)化技技術(shù)及長長線技術(shù)術(shù)理論等等。因此此，EDDA技術(shù)術(shù)為現(xiàn)代代電子理理論和設(shè)設(shè)計的表表達(dá)與實(shí)實(shí)現(xiàn)提供供了可能能性。

5、正正因?yàn)镋EDA技技術(shù)豐富富的內(nèi)容容以及與與電子技技術(shù)各學(xué)學(xué)科領(lǐng)域域的相關(guān)關(guān)性，其其發(fā)展的的歷程同同大規(guī)模模集成電電路設(shè)計計技術(shù)、計計算機(jī)輔輔助工程程、可編編程邏輯輯器件，以以及電子子設(shè)計技技術(shù)和工工藝的發(fā)發(fā)展是同同步的。就就過去近近30年年的電子子技術(shù)的的發(fā)展歷歷程，可可大致將將EDAA技術(shù)的的發(fā)展分分為3個個階段。20世紀(jì)770年代代，在集集成電路路制作方方面，MMOS工工藝得到到廣泛的的應(yīng)用；可編程程邏輯技技術(shù)及其其器件問問世，計計算機(jī)作作為一種種運(yùn)算工工具在科科研領(lǐng)域域得到廣廣泛應(yīng)用用。而在在后期，CCAD的的概念已已見雛形形，這一一階段人人們開始始利用計計算機(jī)取取代手工工勞動，輔輔助

6、進(jìn)行行集成電電路版圖圖編輯、PPCB布布局布線線等工作作。20世紀(jì)880年代代，集成成電路設(shè)設(shè)計進(jìn)入入了CMMOS（互互補(bǔ)場效效應(yīng)管）時時代，復(fù)復(fù)雜可編編程邏輯輯器件進(jìn)進(jìn)入商業(yè)業(yè)應(yīng)用，相相應(yīng)的輔輔助設(shè)計計軟件投投入使用用；而在在80年年代末，出出現(xiàn)了FFPGAA；CAAE和CCAD技技術(shù)的應(yīng)應(yīng)用更為為廣泛，它它們在PPCB設(shè)設(shè)計方面面的原理理圖輸入入、自動動布局布布線及PPCB分分析，以以及邏輯輯設(shè)計、邏邏輯仿真真、布爾爾方程綜綜合和化化簡等方方面擔(dān)任任了重要要的角色色。特別別是各種種硬件描描述語言言的出現(xiàn)現(xiàn)、應(yīng)用用和標(biāo)準(zhǔn)準(zhǔn)化方面面的重大大進(jìn)步，為為電子設(shè)設(shè)計自動動化必須須解決的的電路建建模、

7、標(biāo)標(biāo)準(zhǔn)文檔檔及仿真真測試奠奠定了基基礎(chǔ)。進(jìn)入20世世紀(jì)900年代，隨隨著硬件件描述語語言的標(biāo)標(biāo)準(zhǔn)化進(jìn)進(jìn)一步確確立，計計算機(jī)輔輔助工程程、輔助助分析和和輔助設(shè)設(shè)計在電電子技術(shù)術(shù)領(lǐng)域獲獲得更加加廣泛的的應(yīng)用。與與此同時時，電子子技術(shù)在在通信、計計算機(jī)及及家電產(chǎn)產(chǎn)品生產(chǎn)產(chǎn)中的市市場需求求和技術(shù)術(shù)需求，極極大地推推動了全全新的電電子設(shè)計計自動化化技術(shù)的的應(yīng)用和和發(fā)展，特特別是集集成電路路設(shè)計工工藝步入入了超深深亞微米米階段，百百萬門以以上的大大規(guī)?？煽删幊踢夁壿嬈骷年懤m(xù)續(xù)面世，以以及基于于計算機(jī)機(jī)技術(shù)的的面向用用戶的低低成本大大規(guī)模AASICC設(shè)計技技術(shù)的應(yīng)應(yīng)用，促促進(jìn)了EEDA技技術(shù)的形形成。更

8、更為重要要的是各各EDAA公司致致力于推推出兼容容各種硬硬件實(shí)現(xiàn)現(xiàn)方案和和支持標(biāo)標(biāo)準(zhǔn)硬件件描述語語言的EEDA工工具軟件件的研究究，更有有效地將將EDAA技術(shù)推推向成熟熟和實(shí)用用。EDA技術(shù)術(shù)在進(jìn)入入21世世紀(jì)后，得得到了更更大的發(fā)發(fā)展，突突出表現(xiàn)現(xiàn)在以下下幾個方方面：在FPGAA上實(shí)現(xiàn)現(xiàn)DSPP（數(shù)字字信號處處理）應(yīng)應(yīng)用成為為可能，用用純數(shù)字字邏輯進(jìn)進(jìn)行DSSP模塊塊的設(shè)計計，使得得高速DDSP實(shí)實(shí)現(xiàn)成為為現(xiàn)實(shí)，并并有力地地推動了了軟件無無線電技技術(shù)的實(shí)實(shí)用化和和發(fā)展?；贔PPGA的的DSPP技術(shù)，為為高速數(shù)數(shù)字信號號處理算算法提供供了實(shí)現(xiàn)現(xiàn)途徑。嵌入式處理理器軟核核的成熟熟，使得得SO

9、PPC（SSysttem On a PProggrammmabble Chiip）步步入大規(guī)規(guī)模應(yīng)用用階段，在在一片F(xiàn)FPGAA上實(shí)現(xiàn)現(xiàn)一個完完備的數(shù)數(shù)字處理理系統(tǒng)成成為可能能。在仿真和設(shè)設(shè)計兩方方面支持持標(biāo)準(zhǔn)硬硬件描述述語言的的功能強(qiáng)強(qiáng)大的EEDA軟軟件不斷斷推出。電子技術(shù)領(lǐng)領(lǐng)域全方方位融入入EDAA技術(shù)，除除了日益益成熟的的數(shù)字技技術(shù)外，傳傳統(tǒng)的電電路系統(tǒng)統(tǒng)設(shè)計建建模理念念發(fā)生了了重大的的變化，如如軟件無無線電技技術(shù)的崛崛起、模模擬電路路系統(tǒng)硬硬件描述述語言的的表達(dá)和和設(shè)計的的標(biāo)準(zhǔn)化化、系統(tǒng)統(tǒng)可編程程模擬器器件的出出現(xiàn)、數(shù)數(shù)字信號號處理和和圖像處處理的全全硬件實(shí)實(shí)現(xiàn)方案案的普遍遍接受以以及

10、軟硬硬件技術(shù)術(shù)的進(jìn)一一步融合合等。EDA使得得電子領(lǐng)領(lǐng)域各學(xué)學(xué)科的界界限更加加模糊，更更加互為為包容，如如模擬與與數(shù)字、軟軟件與硬硬件、系系統(tǒng)與器器件、AASICC與FPPGA、行行為與結(jié)結(jié)構(gòu)等?；贓DAA的用于于ASIIC設(shè)計計的標(biāo)準(zhǔn)準(zhǔn)單元已已涵蓋大大規(guī)模電電子系統(tǒng)統(tǒng)及復(fù)雜雜IP核核模塊。軟硬IP（Intellectual Property）核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域廣泛應(yīng)用。SOC高效效低成本本設(shè)計技技術(shù)的成成熟。系統(tǒng)級、行行為驗(yàn)證證級硬件件描述語語言的出出現(xiàn)（如如Sysstemm C），使使復(fù)雜電電子系統(tǒng)統(tǒng)的設(shè)計計和驗(yàn)證證趨于簡簡單。1.2 電子設(shè)設(shè)計自動動化應(yīng)用用對象一般地說，利利用ED

11、DA技術(shù)術(shù)進(jìn)行電電子系統(tǒng)統(tǒng)設(shè)計，最最后實(shí)現(xiàn)現(xiàn)的目標(biāo)標(biāo)是以下下3種：全定制或半半定制AASICC。FPGA/CPLLD（或或稱可編編程ASSIC）開開發(fā)應(yīng)用用。PCB（印印制電路路板）。實(shí)現(xiàn)目標(biāo)的的前兩項項可以歸歸結(jié)為專專用集成成電路AASICC的設(shè)計計和實(shí)現(xiàn)現(xiàn)，ASSIC是是最終的的物理平平臺，集集中容納納了用戶戶通過EEDA技技術(shù)將電電子應(yīng)用用系統(tǒng)的的既定功功能和技技術(shù)指標(biāo)標(biāo)具體實(shí)實(shí)現(xiàn)的硬硬件實(shí)體體。一般般而言，專專用集成成電路就就是具有有專門用用途和特特定功能能的獨(dú)立立集成電電路器件件。根據(jù)據(jù)這個定定義，作作為EDDA技術(shù)術(shù)最終實(shí)實(shí)現(xiàn)目標(biāo)標(biāo)的ASSIC，可可以通過過下面33種途徑徑來完成成

12、。1. 超大大規(guī)?？煽删幊踢夁壿嬈骷﨔PGA和和CPLLD是實(shí)實(shí)現(xiàn)這一一途徑的的主流器器件，它它們的特特點(diǎn)是直直接面向向用戶、具具有極大大的靈活活性和通通用性、使使用方便便、硬件件測試和和實(shí)現(xiàn)快快捷、開開發(fā)效率率高、成成本低、上上市時間間短、技技術(shù)維護(hù)護(hù)簡單、工工作可靠靠性好等等。FPPGA和和CPLLD的應(yīng)應(yīng)用是EEDA技技術(shù)有機(jī)機(jī)融合軟軟硬件電電子設(shè)計計技術(shù)以以及對自自動化設(shè)設(shè)計與自自動化實(shí)實(shí)現(xiàn)最典典型的詮詮釋。由由于FPPGA和和CPLLD的開開發(fā)工具具、開發(fā)發(fā)流程和和使用方方法與AASICC有相通通之處，因因此這類類器件通通常也被被稱為可可編程專專用ICC，或可可編程AASICC。2

13、. 半定定制或全全定制AASICC根據(jù)實(shí)現(xiàn)的的工藝，基基于EDDA設(shè)計計技術(shù)的的半定制制或全定定制ASSIC可可統(tǒng)稱為為掩模（MMASKK）ASSIC，或或直接稱稱ASIIC。AASICC大致分分為門陣陣列ASSIC、標(biāo)標(biāo)準(zhǔn)單元元ASIIC和全全定制AASICC。門陣列ASSIC：門陣列列芯片包包括預(yù)定定制相連連的PMMOS和和NMOOS晶體體管行。設(shè)設(shè)計中，用用戶可以以借助EEDA工工具將原原理圖或或硬件描描述語言言模型映映射為相相應(yīng)門陣陣列晶體體管配置置，創(chuàng)建建一個指指定金屬屬互連路路徑文件件，從而而完成門門陣列AASICC開發(fā)。由由于有掩掩模的創(chuàng)創(chuàng)建過程程，門陣陣列有時時也稱掩掩?？删幘?/p>

14、程門陣陣列（MMPGAA）。但但是MPPGA與與FPGGA完全全不同，它它不是用用戶可編編程的，也也不屬于于可編程程邏輯范范疇，而而是實(shí)際際的ASSIC。MMPGAA出現(xiàn)在在FPGGA之前前，F(xiàn)PPGA技技術(shù)則源源自MPPGA?，F(xiàn)現(xiàn)在，AAlteera的的HarrdCoopy、HHarddCoppyII技技術(shù)，可可以提供供一種把把FPGGA的設(shè)設(shè)計轉(zhuǎn)化化為結(jié)構(gòu)構(gòu)化ASSIC的的途徑。標(biāo)準(zhǔn)單元AASICC：目前前大部分分ASIIC是使使用庫中中的不同同大小的的標(biāo)準(zhǔn)單單元設(shè)計計的，這這類芯片片一般稱稱作基于于單元的的集成電電路（CCelll-baasedd Innteggratted Cirrcu

15、iits，CBIIC）。在設(shè)計計者一級級，庫包包括不同同復(fù)雜程程度的邏邏輯元件件，如SSSI邏邏輯塊、MMSI邏邏輯塊、數(shù)數(shù)據(jù)通道道模塊、存存儲器、IIP以及及系統(tǒng)級級模塊。庫庫還包含含每個邏邏輯單元元在硅片片級的完完整布局局，使用用者只需需利用EEDA軟軟件工具具與邏輯輯塊描述述打交道道即可，完完全不必必關(guān)心電電路布局局的細(xì)節(jié)節(jié)。在標(biāo)標(biāo)準(zhǔn)單元元布局中中，所有有擴(kuò)散、接接觸點(diǎn)、過過孔、多多晶通道道及金屬屬通道都都已完全全確定，當(dāng)當(dāng)該單元元用于設(shè)設(shè)計時，通通過EDDA軟件件產(chǎn)生的的網(wǎng)表文文件將單單元布局局塊“粘貼”到芯片片布局之之上的單單元行上上。標(biāo)準(zhǔn)準(zhǔn)單元AASICC設(shè)計與與FPGGA設(shè)計計開

16、發(fā)的的流程相相似。全定制芯片片：全定定制芯片片中，在在針對特特定工藝藝建立的的設(shè)計規(guī)規(guī)則下，設(shè)設(shè)計者對對于電路路的設(shè)計計有完全全的控制制權(quán)，如如線的間間隔和晶晶體管大大小的確確定。該該領(lǐng)域的的一個例例外是混混合信號號設(shè)計，使使用通信信電路的的ASIIC可以以定制設(shè)設(shè)計其模模擬部分分。3. 混合合ASIIC混合ASIIC（不不是指數(shù)數(shù)?；旌虾螦SIIC）主主要指既既具有面面向用戶戶的FPPGA可可編程功功能和邏邏輯資源源，同時時也含有有可方便便調(diào)用和和配置的的硬件標(biāo)標(biāo)準(zhǔn)單元元模塊，如如CPUU、RAAM、RROM、硬硬件加法法器、乘乘法器、鎖鎖相環(huán)等等。Xiilinnx、AAtmeel和AAlt

17、eera公公司已經(jīng)經(jīng)推出了了這方面面的器件件，如VVirttex-4系列列、Exxcallibuur（含含ARMM核）和和Strratiix III系列列等?；旎旌螦SSIC為為SOCC和SOOPC的的設(shè)計實(shí)實(shí)現(xiàn)提供供了便捷捷的途徑徑。1.3 VHDDL硬件描述語語言HDDL是EEDA技技術(shù)的重重要組成成部分，常常見的HHDL主主要有VVHDLL、Veerillog HDLL、ABBEL、AAHDLL、SyysteemVeerillog和和SysstemmC。其中VHDDL、VVeriilogg在現(xiàn)在在的EDDA設(shè)計計中使用用最多，也也擁有幾幾乎所有有主流EEDA工工具的支支持，而而Sysst

18、emmVerriloog和SSysttemCC還處于于完善過過程中。本本書將重重點(diǎn)介紹紹VHDDL的編編程方法法和使用用技術(shù)。VHDL的的英文全全名是VVHSIIC（VVeryy Hiigh Speeed Inttegrrateed CCirccuitt）Haardwwaree Deescrripttionn Laanguuagee，于119833年由美美國國防防部（DDOD）發(fā)發(fā)起創(chuàng)建建，由IIEEEE（Thhe IInsttituute of Eleectrricaal aand Eleectrroniics Enggineeerss）進(jìn)一一步發(fā)展展，并在在19887年作作為“IEEEE標(biāo)

19、準(zhǔn)準(zhǔn)10776”發(fā)布。從從此，VVHDLL成為硬硬件描述述語言的的業(yè)界標(biāo)標(biāo)準(zhǔn)之一一。自IIEEEE公布了了VHDDL的標(biāo)標(biāo)準(zhǔn)版本本（IEEEE Stdd 10076）之之后，各各EDAA公司相相繼推出出了自己己的VHHDL設(shè)設(shè)計環(huán)境境，或宣宣布自己己的設(shè)計計工具支支持VHHDL。此此后，VVHDLL在電子子設(shè)計領(lǐng)領(lǐng)域得到到了廣泛泛應(yīng)用，并并逐步取取代了原原有的非非標(biāo)準(zhǔn)硬硬件描述述語言。VHDL作作為一個個規(guī)范語語言和建建模語言言，隨著著它的標(biāo)標(biāo)準(zhǔn)化，出出現(xiàn)了一一些支持持該語言言的行為為仿真器器。由于于創(chuàng)建VVHDLL的最初初目標(biāo)是是用于標(biāo)標(biāo)準(zhǔn)文檔檔的建立立和電路路功能模模擬，其其基本想想法是在

20、在高層次次上描述述系統(tǒng)和和元件的的行為。但但到了220世紀(jì)紀(jì)90年年代初，人人們發(fā)現(xiàn)現(xiàn)，VHHDL不不僅可以以作為系系統(tǒng)模擬擬的建模模工具，而而且可以以作為電電路系統(tǒng)統(tǒng)的設(shè)計計工具，可可以利用用軟件工工具將VVHDLL源碼自自動地轉(zhuǎn)轉(zhuǎn)化為文文本方式式表達(dá)的的基本邏邏輯元件件連接圖圖，即網(wǎng)網(wǎng)表文件件。這種種方法顯顯然對于于電路自自動設(shè)計計是一個個極大地地推進(jìn)。很很快，電電子設(shè)計計領(lǐng)域出出現(xiàn)了第第一個軟軟件設(shè)計計工具，即即VHDDL邏輯輯綜合器器，它可可以標(biāo)準(zhǔn)準(zhǔn)地將VVHDLL的部分分語句描描述轉(zhuǎn)化化為具體體電路實(shí)實(shí)現(xiàn)的網(wǎng)網(wǎng)表文件件。1993年年，IEEEE對對VHDDL進(jìn)行行了修訂訂，從更更高的

21、抽抽象層次次和系統(tǒng)統(tǒng)描述能能力上擴(kuò)擴(kuò)展了VVHDLL的內(nèi)容容，公布布了新版版本的VVHDLL，即IIEEEE標(biāo)準(zhǔn)的的10776-119933版本?，F(xiàn)現(xiàn)在，VVHDLL和Veerillog作作為IEEEE的的工業(yè)標(biāo)標(biāo)準(zhǔn)硬件件描述語語言，得得到眾多多EDAA公司的的支持，在在電子工工程領(lǐng)域域，已成成為事實(shí)實(shí)上的通通用硬件件描述語語言?，F(xiàn)現(xiàn)在公布布的最新新VHDDL標(biāo)準(zhǔn)準(zhǔn)版本是是IEEEE 110766-20002。VHDL語語言具有有很強(qiáng)的的電路描描述和建建模能力力，能從從多個層層次對數(shù)數(shù)字系統(tǒng)統(tǒng)進(jìn)行建建模和描描述，從從而大大大簡化了了硬件設(shè)設(shè)計任務(wù)務(wù)，提高高了設(shè)計計效率和和可靠性性。VHDL具具

22、有與具具體硬件件電路無無關(guān)和與與設(shè)計平平臺無關(guān)關(guān)的特性性，并且且具有良良好的電電路行為為描述和和系統(tǒng)描描述的能能力，并并在語言言易讀性性和層次次化、結(jié)結(jié)構(gòu)化設(shè)設(shè)計方面面，表現(xiàn)現(xiàn)了強(qiáng)大大的生命命力和應(yīng)應(yīng)用潛力力。因此此，VHHDL在在支持各各種模式式的設(shè)計計方法，如如自頂向向下與自自底向上上或混合合方法方方面，以以及在面面對當(dāng)今今許多電電子產(chǎn)品品生命周周期的縮縮短，需需要多次次重新設(shè)設(shè)計以融融入最新新技術(shù)、改改變工藝藝等方面面都表現(xiàn)現(xiàn)出了良良好的適適應(yīng)性。用用VHDDL進(jìn)行行電子系系統(tǒng)設(shè)計計的一個個很大的的優(yōu)點(diǎn)是是設(shè)計者者可以專專心致力力于其功功能的實(shí)實(shí)現(xiàn)，而而不需要要對不影影響功能能的與工工藝

23、有關(guān)關(guān)的因素素花費(fèi)過過多的時時間和精精力。1.4 EDAA的優(yōu)勢勢在傳統(tǒng)的數(shù)數(shù)字電子子系統(tǒng)或或IC設(shè)設(shè)計中，手手工設(shè)計計占了較較大的比比例。一一般都是是先按電電子系統(tǒng)統(tǒng)的具體體功能要要求進(jìn)行行功能劃劃分，然然后對每每個子模模塊畫出出真值表表，用卡卡諾圖進(jìn)進(jìn)行手工工邏輯簡簡化，寫寫出布爾爾表達(dá)式式，畫出出相應(yīng)的的邏輯線線路圖，再再據(jù)此選選擇元器器件，設(shè)設(shè)計電路路板，最最后進(jìn)行行實(shí)測與與調(diào)試。手手工設(shè)計計方法的的缺點(diǎn)是是：復(fù)雜電路的的設(shè)計、調(diào)調(diào)試十分分困難。由于無法進(jìn)進(jìn)行硬件件系統(tǒng)仿仿真，如如果某一一過程存存在錯誤誤，查找找和修改改十分不不便。設(shè)計過程中中產(chǎn)生大大量文檔檔，不易易管理。對于IC設(shè)設(shè)

24、計而言言，設(shè)計計實(shí)現(xiàn)過過程與具具體生產(chǎn)產(chǎn)工藝直直接相關(guān)關(guān)，因此此可移植植性差。只有在設(shè)計計出樣機(jī)機(jī)或生產(chǎn)產(chǎn)出芯片片后才能能進(jìn)行實(shí)實(shí)測。相比之下，EEDA技技術(shù)有很很大不同同：用HDL對對數(shù)字系系統(tǒng)進(jìn)行行抽象的的行為與與功能描描述到具具體的內(nèi)內(nèi)部線路路結(jié)構(gòu)描描述，從從而可以以在電子子設(shè)計的的各個階階段、各各個層次次進(jìn)行計計算機(jī)模模擬驗(yàn)證證，保證證設(shè)計過過程的正正確性，可可以大大大降低設(shè)設(shè)計成本本，縮短短設(shè)計周周期。EDA工具具之所以以能夠完完成各種種自動設(shè)設(shè)計過程程，關(guān)鍵鍵是有各各類庫的的支持，如如邏輯仿仿真時的的模擬庫庫、邏輯輯綜合時時的綜合合庫、版版圖綜合合時的版版圖庫、測測試綜合合時的測測

25、試庫等等。這些些庫都是是EDAA公司與與半導(dǎo)體體生產(chǎn)廠廠商緊密密合作、共共同開發(fā)發(fā)的。某些HDLL本身也也是文檔檔型的語語言（如如VHDDL），極極大地簡簡化了設(shè)設(shè)計文檔檔的管理理。EDA技術(shù)術(shù)中最為為矚目的的功能，即即最具現(xiàn)現(xiàn)代電子子設(shè)計技技術(shù)特征征的功能能是日益益強(qiáng)大的的邏輯設(shè)設(shè)計仿真真測試技技術(shù)。EEDA仿仿真測試試技術(shù)只只需通過過計算機(jī)機(jī)就能對對所設(shè)計計的電子子系統(tǒng)從從各種不不同層次次的系統(tǒng)統(tǒng)性能特特點(diǎn)完成成一系列列準(zhǔn)確的的測試與與仿真操操作，在在完成實(shí)實(shí)際系統(tǒng)統(tǒng)的安裝裝后，還還能對系系統(tǒng)上的的目標(biāo)器器件進(jìn)行行所謂邊邊界掃描描測試、嵌嵌入式邏邏輯分析析儀的應(yīng)應(yīng)用，這這一切都都極大地地提

26、高了了大規(guī)模模系統(tǒng)電電子設(shè)計計的自動動化程度度。無論傳統(tǒng)的的應(yīng)用電電子系統(tǒng)統(tǒng)設(shè)計得得如何完完美，使使用了多多么先進(jìn)進(jìn)的功能能器件，都都掩蓋不不了一個個無情的的事實(shí)，即即該系統(tǒng)統(tǒng)對于設(shè)設(shè)計者來來說，沒沒有任何何自主知知識產(chǎn)權(quán)權(quán)可言，因因?yàn)橄到y(tǒng)統(tǒng)中的關(guān)關(guān)鍵性器器件往往往并非出出自設(shè)計計者之手手，這將將導(dǎo)致該該系統(tǒng)在在許多情情況下的的應(yīng)用直直接受到到限制?；贓DDA技術(shù)術(shù)的設(shè)計計則不同同，由于于用HDDL表達(dá)達(dá)的成功功的專用用功能設(shè)設(shè)計在實(shí)實(shí)現(xiàn)目標(biāo)標(biāo)方面有有很大的的可選性性，它既既可以用用不同來來源的通通用FPPGA/CPLLD實(shí)現(xiàn)現(xiàn)，也可可以直接接以ASSIC來來實(shí)現(xiàn)，設(shè)設(shè)計者擁擁有完全全的自

27、主主權(quán)，再再無受制制于人之之虞。傳統(tǒng)的電子子設(shè)計方方法至今今沒有任任何標(biāo)準(zhǔn)準(zhǔn)規(guī)范加加以約束束，因此此設(shè)計效效率低、系系統(tǒng)性能能差、開開發(fā)成本本高、市市場競爭爭能力小小。EDDA技術(shù)術(shù)的設(shè)計計語言是是標(biāo)準(zhǔn)化化的，不不會由于于設(shè)計對對象的不不同而改改變；它它的開發(fā)發(fā)工具是是規(guī)范化化的，EEDA軟軟件平臺臺支持任任何標(biāo)準(zhǔn)準(zhǔn)化的設(shè)設(shè)計語言言；它的的設(shè)計成成果是通通用性的的，IPP核具有有規(guī)范的的接口協(xié)協(xié)議；良良好的可可移植性性與可測測試性，為為系統(tǒng)開開發(fā)提供供了可靠靠的保證證。從電子設(shè)計計方法學(xué)學(xué)來看，EEDA技技術(shù)最大大的優(yōu)勢勢就是能能將所有有設(shè)計環(huán)環(huán)節(jié)納入入統(tǒng)一的的自頂向向下的設(shè)設(shè)計方案案中。ED

28、A不但但在整個個設(shè)計流流程上充充分利用用計算機(jī)機(jī)的自動動設(shè)計能能力、在在各個設(shè)設(shè)計層次次上利用用計算機(jī)機(jī)完成不不同內(nèi)容容的仿真真模擬，而而且在系系統(tǒng)板設(shè)設(shè)計結(jié)束束后仍可可利用計計算機(jī)對對硬件系系統(tǒng)進(jìn)行行完整的的測試。1.5 面向FFPGAA的開發(fā)發(fā)流程完整地了解解利用EEDA技技術(shù)進(jìn)行行設(shè)計開開發(fā)的流流程對于于正確地地選擇和和使用EEDA軟軟件、優(yōu)優(yōu)化設(shè)計計項目、提提高設(shè)計計效率十十分有益益。一個個完整的的、典型型的EDDA設(shè)計計流程既既是自頂頂向下設(shè)設(shè)計方法法的具體體實(shí)施途途徑，也也是EDDA工具具軟件本本身的組組成結(jié)構(gòu)構(gòu)。1.5.11 設(shè)設(shè)計輸入入圖1-1所所示是基基于EDDA軟件件的FP

29、PGA開開發(fā)流程程框圖，下下面將分分別介紹紹各設(shè)計計模塊的的功能特特點(diǎn)。對對于目前前流行的的用于FFPGAA開發(fā)的的EDAA軟件，圖圖1-11所示的的設(shè)計流流程具有有普遍性性。圖1-1 FPPGA的的EDAA開發(fā)流流程將電路系統(tǒng)統(tǒng)以一定定的表達(dá)達(dá)方式輸輸入計算算機(jī)，是是在EDDA軟件件平臺上上對FPPGA/CPLLD開發(fā)發(fā)的最初初步驟。通通常，使使用EDDA工具具的設(shè)計計輸入可可分為以以下兩種種類型。1. 圖形形輸入圖形輸入通通常包括括原理圖圖輸入、狀狀態(tài)圖輸輸入和波波形圖輸輸入等方方法。狀態(tài)圖輸入入方法就就是根據(jù)據(jù)電路的的控制條條件和不不同的轉(zhuǎn)轉(zhuǎn)換方式式，用繪繪圖的方方法在EEDA工工具的狀

30、狀態(tài)圖編編輯器上上繪出狀狀態(tài)圖，然然后由EEDA編編譯器和和綜合器器將此狀狀態(tài)變化化流程圖圖形編譯譯綜合成成電路網(wǎng)網(wǎng)表。波形圖輸入入方法則則是將待待設(shè)計的的電路看看成是一一個黑盒盒子，只只需告訴訴EDAA工具該該黑盒子子電路的的輸入和和輸出時時序波形形圖，EEDA工工具即能能據(jù)此完完成黑盒盒子電路路的設(shè)計計。原理圖輸入入方法是是一種類類似于傳傳統(tǒng)電子子設(shè)計方方法的原原理圖編編輯輸入入方式，即即在EDDA軟件件的圖形形編輯界界面上繪繪制能完完成特定定功能的的電路原原理圖。原原理圖由由邏輯器器件（符符號）和和連接線線構(gòu)成，圖圖中的邏邏輯器件件可以是是EDAA軟件庫庫中預(yù)制制的功能能模塊，如如與門、

31、非非門、或或門、觸觸發(fā)器以以及各種種含744系列器器件功能能的宏功功能塊，甚甚至還有有一些類類似于IIP的功功能塊。2. 硬件件描述語語言文本本輸入這種方式與與傳統(tǒng)的的計算機(jī)機(jī)軟件語語言編輯輯輸入基基本一致致，就是是將使用用了某種種硬件描描述語言言（HDDL）的的電路設(shè)設(shè)計文本本，如VVHDLL或Veerillog的的源程序序，進(jìn)行行編輯輸輸入。1.5.22 綜綜合綜合（Syynthhesiis），就就其字面面含義應(yīng)應(yīng)該為把把抽象的的實(shí)體結(jié)結(jié)合成單單個或統(tǒng)統(tǒng)一的實(shí)實(shí)體。因因此，綜綜合就是是把某些些東西結(jié)結(jié)合到一一起，把把設(shè)計抽抽象層次次中的一一種表述述轉(zhuǎn)化成成另一種種表述的的過程。對對于電子子

32、設(shè)計領(lǐng)領(lǐng)域的綜綜合概念念可以表表示為：將用行行為和功功能層次次表達(dá)的的電子系系統(tǒng)轉(zhuǎn)換換為低層層次的便便于具體體實(shí)現(xiàn)的的模塊組組合裝配配而成的的過程。事實(shí)上，設(shè)設(shè)計過程程中的每每一步都都可稱為為一個綜綜合環(huán)節(jié)節(jié)。設(shè)計計過程通通常從高高層次的的行為描描述開始始，以最最底層的的結(jié)構(gòu)描描述結(jié)束束，每個個綜合步步驟都是是上一層層次的轉(zhuǎn)轉(zhuǎn)換。（1）從自自然語言言表述轉(zhuǎn)轉(zhuǎn)換到VVHDLL語言算算法表述述，是自自然語言言綜合。（2）從算算法表述述轉(zhuǎn)換到到寄存器器傳輸級級（Reegissterr Trranssporrt LLeveel，RRTL）表表述，即即從行為為域到結(jié)結(jié)構(gòu)域的的綜合，是是行為綜綜合。（3）

33、從RRTL級級表述轉(zhuǎn)轉(zhuǎn)換到邏邏輯門（包包括觸發(fā)發(fā)器）的的表述，即即邏輯綜綜合。（4）從邏邏輯門表表述轉(zhuǎn)換換到版圖圖表述（AASICC設(shè)計），或或轉(zhuǎn)換到到FPGGA的配配置網(wǎng)表表文件，可可稱為版版圖綜合合或結(jié)構(gòu)構(gòu)綜合。一般地，綜綜合是僅僅對應(yīng)于于HDLL而言的的。利用用HDLL綜合器器對設(shè)計計進(jìn)行綜綜合是十十分重要要的一步步，因?yàn)闉榫C合過過程將把把軟件設(shè)設(shè)計的HHDL描描述與硬硬件結(jié)構(gòu)構(gòu)掛鉤，是是將軟件件轉(zhuǎn)化為為硬件電電路的關(guān)關(guān)鍵步驟驟，是文文字描述述與硬件件實(shí)現(xiàn)的的一座橋橋梁。綜綜合就是是將電路路的高級級語言（如如行為描描述）轉(zhuǎn)轉(zhuǎn)換成低低級的，可可與FPPGA/CPLLD的基基本結(jié)構(gòu)構(gòu)相映射射

34、的網(wǎng)表表文件或或程序。當(dāng)輸入的HHDL文文件在EEDA工工具中檢檢測無誤誤后，首首先面臨臨的是邏邏輯綜合合，因此此要求HHDL源源文件中中的語句句都是可可綜合的的。在綜合之后后，HDDL綜合合器一般般都可以以生成一一種或多多種文件件格式網(wǎng)網(wǎng)表文件件，如EEDIFF、VHHDL、VVeriilogg等標(biāo)準(zhǔn)準(zhǔn)格式，在在這種網(wǎng)網(wǎng)表文件件中用各各自的格格式描述述電路的的結(jié)構(gòu)，如如在VHHDL網(wǎng)網(wǎng)表文件件中采用用VHDDL的語語法，用用結(jié)構(gòu)描描述的風(fēng)風(fēng)格重新新詮釋綜綜合后的的電路結(jié)結(jié)構(gòu)。整個綜合過過程就是是將設(shè)計計者在EEDA平平臺上編編輯輸入入的HDDL文本本、原理理圖或狀狀態(tài)圖形形描述，依依據(jù)給定定

35、的硬件件結(jié)構(gòu)組組件和約約束控制制條件進(jìn)進(jìn)行編譯譯、優(yōu)化化、轉(zhuǎn)換換和綜合合，最終終獲得門門級電路路甚至更更底層的的電路描描述網(wǎng)表表文件。由由此可見見，綜合合器工作作前，必必須給定定最后實(shí)實(shí)現(xiàn)的硬硬件結(jié)構(gòu)構(gòu)參數(shù)，它它的功能能就是將將軟件描描述與給給定的硬硬件結(jié)構(gòu)構(gòu)用某種種網(wǎng)表文文件的方方式對應(yīng)應(yīng)起來，成成為相應(yīng)應(yīng)的映射射關(guān)系。如如果把綜綜合理解解為映射射過程，那那么顯然然這種映映射不是是唯一的的，并且且綜合的的優(yōu)化也也不是單單純的或或一個方方向的。為為達(dá)到速速度、面面積、性性能的要要求，往往往需要要對綜合合加以約約束，稱稱為綜合合約束。1.5.33 布布線布局局（適配配）適配器也稱稱結(jié)構(gòu)綜綜合器，

36、它它的功能能是將由由綜合器器產(chǎn)生的的網(wǎng)表文文件配置置于指定定的目標(biāo)標(biāo)器件中中，使之之產(chǎn)生最最終的下下載文件件，如JJEDEEC、JJam格格式的文文件。適適配所選選定的目目標(biāo)器件件必須屬屬于原綜綜合器指指定的目目標(biāo)器件件系列。通通常，EEDA軟軟件中的的綜合器器可由專專業(yè)的第第三方EEDA公公司提供供，而適適配器則則需由FFPGAA/CPLLD供應(yīng)應(yīng)商提供供，因?yàn)闉檫m配器器的適配配對象直直接與器器件的結(jié)結(jié)構(gòu)細(xì)節(jié)節(jié)相對應(yīng)應(yīng)。適配器就是是將綜合合后網(wǎng)表表文件針針對某一一具體的的目標(biāo)器器件進(jìn)行行邏輯映映射操作作，其中中包括底底層器件件配置、邏邏輯分割割、優(yōu)化化、布局局布線操操作。適適配完成成后可以以

37、利用適適配所產(chǎn)產(chǎn)生的仿仿真文件件作精確確的時序序仿真，同同時產(chǎn)生生可用于于編程的的文件。1.5.44 仿仿真在編程下載載前必須須利用EEDA工工具對適適配生成成的結(jié)果果進(jìn)行模模擬測試試，就是是所謂的的仿真。仿真就是讓讓計算機(jī)機(jī)根據(jù)一一定的算算法和一一定的仿仿真庫對對EDAA設(shè)計進(jìn)進(jìn)行模擬擬，以驗(yàn)驗(yàn)證設(shè)計計，排除除錯誤。仿仿真是在在EDAA設(shè)計過過程中的的重要步步驟。圖圖1-11所示的的時序與與功能門門級仿真真通常由由PLDD公司的的EDAA開發(fā)工工具直接接提供（當(dāng)當(dāng)然也可可以選用用第三方方的專業(yè)業(yè)仿真工工具），它它可以完完成兩種種不同級級別的仿仿真測試試：（1）時序序仿真。就就是接近近真實(shí)器器

38、件運(yùn)行行特性的的仿真，仿仿真文件件中已包包含了器器件硬件件特性參參數(shù)，因因而仿真真精度高高。但時時序仿真真的仿真真文件必必須來自自針對具具體器件件的適配配器。綜綜合后所所得的EEDIFF等網(wǎng)表表文件通通常作為為FPGGA適配配器的輸輸入文件件，產(chǎn)生生的仿真真網(wǎng)表文文件中包包含了精精確的硬硬件延遲遲信息。（2）功能能仿真。是是直接對對VHDDL、原原理圖描描述或其其他描述述形式的的邏輯功功能進(jìn)行行測試模模擬，以以了解其其實(shí)現(xiàn)的的功能是是否滿足足原設(shè)計計要求的的過程。仿仿真過程程不涉及及任何具具體器件件的硬件件特性。不不經(jīng)歷適適配階段段，在設(shè)設(shè)計項目目編輯編編譯（或或綜合）后后即可進(jìn)進(jìn)入門級級仿真

39、器器進(jìn)行模模擬測試試。直接接進(jìn)行功功能仿真真的好處處是設(shè)計計耗時短短，對硬硬件庫、綜綜合器等等沒有任任何要求求。1.5.55 下下載和硬硬件測試試把適配后生生成的下下載或配配置文件件，通過過編程器器或編程程電纜向向FPGGA或CCPLDD進(jìn)行下下載，以以便進(jìn)行行硬件調(diào)調(diào)試和驗(yàn)驗(yàn)證（HHarddwarre DDebuuggiing）。通常，將對對CPLLD的下下載稱為為編程（PProggramm），對對FPGGA中的的SRAAM進(jìn)行行直接下下載的方方式稱為為配置（CConffiguure），但但對于反反熔絲結(jié)結(jié)構(gòu)和FFlassh結(jié)構(gòu)構(gòu)的FPPGA的的下載和和對FPPGA的的專用配配置ROOM的下

40、下載仍稱稱為編程程。與L分要據(jù)構(gòu)和原行常類有幾（1）以乘乘積項結(jié)結(jié)構(gòu)方式式構(gòu)成邏邏輯行為為的器件件稱為CCPLDD，如LLattticee的isspLSSI系列列、Xiilinnx的XXC95500系系列、AAlteera的的MAXX70000系列列和Laattiice（原原Vanntiss）的MMachh系列等等。（2）以查查表法結(jié)結(jié)構(gòu)方式式構(gòu)成邏邏輯行為為的器件件稱為FFPGAA，如XXiliinx的的SPAARTAAN系 列列、Allterra的FFLEXX10KK、ACCEX11K或CCycllonee系列等等。當(dāng)然也有從從下載方方式上分分的。有有關(guān)FPPGA/CPLLD下載載的詳細(xì)細(xì)

41、情況將將在第22章中介介紹。最后是將含含有載入入了設(shè)計計的FPPGA或或CPLLD的硬硬件系統(tǒng)統(tǒng)進(jìn)行統(tǒng)統(tǒng)一測試試，以便便最終驗(yàn)驗(yàn)證設(shè)計計項目在在目標(biāo)系系統(tǒng)上的的實(shí)際工工作情況況，以排排除錯誤誤，改進(jìn)進(jìn)設(shè)計。1.6 Quaartuus III概述述本書給出的的所有示示例和實(shí)實(shí)驗(yàn)都是是基于QQuarrtuss III的，其其應(yīng)用方方法和設(shè)設(shè)計流程程對于其其他流行行EDAA工具的的使用具具有一定定的典型型性和普普遍性，所所以在此此對它作作一些介介紹。QuarttusII是是Altteraa提供的的FPGGA/CCPLDD開發(fā)集集成環(huán)境境，Allterra是世世界最大大的可編編程邏輯輯器件供供應(yīng)商之之

42、一。QQuarrtussII在在21世世紀(jì)初推推出，是是Altteraa前一代代FPGGA/CCPLDD集成開開發(fā)環(huán)境境MAXX+pllus II的的更新?lián)Q換代產(chǎn)品品，其界好用在QuartusII上可以完成1.5節(jié)所述的整個流程，它提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計環(huán)境，使設(shè)計者能方便地進(jìn)行設(shè)計輸入、快速處理和器件編程。Alterra的Quaartuus II 提提供了完完整的多多平臺設(shè)設(shè)計環(huán)境境，能滿滿足各種種特定設(shè)設(shè)計的需需要，也也是單芯芯片可編編程系統(tǒng)統(tǒng)（SOOPC）設(shè)設(shè)計的綜綜合性環(huán)環(huán)境和SSOPCC開發(fā)的的基本設(shè)設(shè)計工具具，并為為Altteraa DSSP開發(fā)發(fā)包進(jìn)行行系統(tǒng)模模型設(shè)計計提供了

43、了集成綜綜合環(huán)境境。Quuarttus II設(shè)設(shè)計工具具完全支支持VHHDL、VVeriilogg的設(shè)計計流程，其其內(nèi)部嵌嵌有VHHDL、VVeriilogg邏輯綜綜合器。QuartusII也可以利用第三方的綜合工具，如Leonardo Spectrum、Synplify Pro、FPGA CompilerII，并能直接調(diào)用這些工具。同樣，QuartusII具備仿真功能，同時也支持第三方的仿真工具，如ModelSim。此外，QuartusII與MATLAB和DSP Builder結(jié)合，可以進(jìn)行基于FPGA的DSP系統(tǒng)開發(fā)和數(shù)字通信模塊的開發(fā)。QuarttusII包括括模塊化化的編譯譯器。編編譯

44、器包包括的功功能模塊塊有分析析/綜合合器（AAnallysiis & Syynthhesiis）、適適配器（Fitter）、裝配器（Assembler）、時序分析器（Timing Analyzer）、設(shè)計輔助模塊（Design Assistant）、EDA網(wǎng)表文件生成器（EDA Netlist Writer）、編輯數(shù)據(jù)接口（Compiler Database Interface）等?？梢酝ㄟ^選擇 Start Compilation來運(yùn)行所有的編譯器模塊，也可以通過選擇Start單獨(dú)運(yùn)行各個模塊。還可以通過選擇 Compiler Tool （Tools 菜單），在 Compiler Tool窗口

45、中運(yùn)行該模塊來啟動編譯器模塊。在 Compiler Tool 窗口中，可以打開該模塊的設(shè)置文件或報告文件，或打開其他相關(guān)窗口。此外，Quuarttus II還包包含許多多十分有有用的LLPM（LLibrraryy off Paraametteriizedd Moduuless）模塊塊，它們們是復(fù)雜雜或高級級系統(tǒng)構(gòu)構(gòu)建的重重要組成成部分，在在SOPPC設(shè)計計中被大大量使用用，也可可與QuuarttusII普普通設(shè)計計文件一一起使用用。Allterra提供供的LPPM函數(shù)數(shù)均基于于Altteraa器件的的結(jié)構(gòu)做做了優(yōu)化化設(shè)計。在在許多實(shí)實(shí)用情況況中，必必須使用用宏功能能模塊才才可以使使用一些些Al

46、tteraa特定器器件的硬硬件功能能，例如如各類片片上存儲儲器、DDSP模模塊、LLVDSS驅(qū)動器器、PLLL以及及SERRDESS和DDIIO電路路模塊等等。圖1-2所所示的上上排是QQuarrtuss III編譯設(shè)設(shè)計主控控界面，它它顯示了了Quaartuus III自動動設(shè)計的的各主要要處理環(huán)環(huán)節(jié)和設(shè)設(shè)計流程程，包括括設(shè)計輸輸入編輯輯、設(shè)計計分析與與綜合、適適配、編編程文件件匯編（裝裝配）、時時序參數(shù)數(shù)提取以以及編程程下載幾幾個步驟驟。在圖圖1-22所示下下排的流流程框圖圖，是與與上面的的Quaartuus III設(shè)計計流程相相對照的的標(biāo)準(zhǔn)的的EDAA開發(fā)流流程。QuarttusII編編

47、譯器支支持的硬硬件描述述語言有有VHDDL（支支持VHHDL87及及VHDDL97標(biāo)標(biāo)準(zhǔn)）、VVeriilogg HDDL及AAHDLL（Allterra HHDL）。QuarttusII支支持層次次化設(shè)計計，可以以在一個個新的編編輯輸入入環(huán)境中中對使用用不同輸輸入設(shè)計計方式完完成的模模塊（元元件）進(jìn)進(jìn)行調(diào)用用，從而而解決了了原理圖圖與HDDL混合合輸入設(shè)設(shè)計的問問題。在在設(shè)計輸輸入之后后，Quuarttus II的的編譯器器將給出出設(shè)計輸輸入的錯錯誤報告告?？梢砸允褂肣Quarrtuss III帶有的的RTLL Viieweer觀察察綜合后后的RTTL圖。圖1-2 Quuarttus II設(shè)

48、設(shè)計流程程1.7 IP核核IP就是知知識產(chǎn)權(quán)權(quán)核或知知識產(chǎn)權(quán)權(quán)模塊的的意思，在在EDAA技術(shù)和和開發(fā)中中具有十十分重要要的地位位。美國國著名的的Dattaquuestt咨詢公公司將半半導(dǎo)體產(chǎn)產(chǎn)業(yè)的IIP定義義為用于于ASIIC或FFPGAA/CPPLD中中的預(yù)先先設(shè)計好好的電路路功能模模塊。IIP分軟軟IP、固固IP和硬硬IP。軟IP是用用VHDDL等硬硬件描述述語言描描述的功功能塊，但但是并不不涉及用用什么具具體電路路元件實(shí)實(shí)現(xiàn)這些些功能。軟軟IP通常常是以硬硬件描述述語言HHDL源源文件的的形式出出現(xiàn)，應(yīng)應(yīng)用開發(fā)發(fā)過程與與普通的的HDLL設(shè)計也也十分相相似，只只是所需需的開發(fā)發(fā)軟硬件件環(huán)境

49、比比較昂貴貴。軟IIP的設(shè)設(shè)計周期期短，設(shè)設(shè)計投入入少。由由于不涉涉及物理理實(shí)現(xiàn)，為為后續(xù)設(shè)設(shè)計留有有很大的的發(fā)揮空空間，增增大了IIP的靈靈活性和和適應(yīng)性性。軟IIP的弱弱點(diǎn)是在在一定程程度上使使后續(xù)工工序無法法適應(yīng)整整體設(shè)計計，從而而需要一一定程度度的軟IIP修正正，在性性能上也也不可能能獲得全全面的優(yōu)優(yōu)化。固IP是完完成了綜綜合的功功能塊。它它有較大大的設(shè)計計深度，以以網(wǎng)表文文件的形形式提交交客戶使使用。如如果客戶戶與固IIP使用用同一個個IC生生產(chǎn)線的的單元庫庫，IPP應(yīng)用的的成功率率會高得得多。硬IP提供供設(shè)計的的最終階階段產(chǎn)品品掩模模。隨著著設(shè)計深深度的提提高，后后續(xù)工序序所需要要

50、做的事事情就越越少，當(dāng)當(dāng)然，靈靈活性也也就越小小。不同同的客戶戶可以根根據(jù)自己己的需要要訂購不不同的IIP產(chǎn)品品。由于于通信系系統(tǒng)越來來越復(fù)雜雜，PLLD的設(shè)設(shè)計也更更加龐大大，這增增加了市市場對IIP核的的需求。各各大FPPGA/CPLLD廠家家繼續(xù)開開發(fā)新的的商品IIP，并并且開始始提供“硬件”IP，即即將一些些功能在在出廠時時就固化化在芯片片中。實(shí)際上，IIP的概概念早已已在ICC設(shè)計中中使用，應(yīng)應(yīng)該說標(biāo)標(biāo)準(zhǔn)單元元庫（SStanndarrd CCelll liibraary）中中的功能能單元就就是IPP的一種種形式。IIC生產(chǎn)產(chǎn)廠家（FFounndryy）為擴(kuò)擴(kuò)大業(yè)務(wù)務(wù)，提供供精心設(shè)設(shè)計

51、并經(jīng)經(jīng)過工藝藝驗(yàn)證的的標(biāo)準(zhǔn)單單元，以以吸引IIC設(shè)計計公司（往往往是FFabllesss，無生生產(chǎn)線IIC公司司）成為為其客戶戶，同時時向客戶戶免費(fèi)提提供相關(guān)關(guān)的數(shù)據(jù)據(jù)資料。于于是ICC設(shè)計師師十分樂樂于使用用成熟、優(yōu)優(yōu)化的單單元完成成自己的的設(shè)計，這這樣既可可以提高高效率，又又可以減減少設(shè)計計風(fēng)險。設(shè)設(shè)計師一一旦以這這些數(shù)據(jù)據(jù)完成設(shè)設(shè)計，自自然也就就必須要要到這家家Fouundrry去做做工藝流流片，這這就使FFounndryy達(dá)到了了擴(kuò)大營營業(yè)的目目的。標(biāo)準(zhǔn)單元使使用者除除與Foounddry簽簽訂“標(biāo)準(zhǔn)單單元數(shù)據(jù)據(jù)不擴(kuò)散散協(xié)議”之外，無無須另交交單元庫庫的使用用費(fèi)，因因此Foounddr

52、y并并沒有直直接獲取取IP的的收益，只只是通過過擴(kuò)大營營業(yè)間接接收到單單元庫的的IP效效益，這這就是IIP的初初級形式式。今天的IPP已遠(yuǎn)遠(yuǎn)遠(yuǎn)超出了了這個水水平，它它已經(jīng)成成為ICC設(shè)計的的一項獨(dú)獨(dú)立技術(shù)術(shù)，成為為實(shí)現(xiàn)SSOC設(shè)設(shè)計的技技術(shù)支撐撐以及AASICC設(shè)計方方法學(xué)中中的學(xué)科科分支。從集成規(guī)模模上說，現(xiàn)現(xiàn)在的IIP庫已已經(jīng)包含含諸如880511和ARRM、PPoweerPCC等微處處理器、TTMS 3200C500等數(shù)字字信號處處理器、MMPEGG-III、JPPEG等等數(shù)字信信息壓縮縮/解壓壓器在內(nèi)內(nèi)的大規(guī)規(guī)模ICC模塊。這這些模塊塊都曾經(jīng)經(jīng)是具有有完整功功能的IIC產(chǎn)品品，并曾曾廣

53、泛用用來與其其他功能能器件一一起，在在PCBB上構(gòu)成成系統(tǒng)主主板。如如今微電電子技術(shù)術(shù)已經(jīng)具具有在硅硅片上實(shí)實(shí)現(xiàn)系統(tǒng)統(tǒng)集成的的功能，因因此這些些昔日的的IC便便以模塊塊“核”（Coore）的的形式嵌嵌入ASSIC之之中。從設(shè)計來源源上說，單單純靠FFounndryy設(shè)計IIP模塊塊已遠(yuǎn)不不能滿足足系統(tǒng)設(shè)設(shè)計師的的要求，今今天的IIP庫需需要廣開開設(shè)計源源頭，匯匯納優(yōu)秀秀模塊，不不論出自自誰家，只只要是優(yōu)優(yōu)化的設(shè)設(shè)計，與與同類模模塊相比比達(dá)到芯芯片面積積更小、運(yùn)運(yùn)行速度度更快、功功率消耗耗更低、工工藝容差差更大，就就自然會會有人愿愿意花錢錢使用這這個模塊塊的“版權(quán)”，因此此也就可可以納入入IP庫

54、庫，成為為IP的的一員。目前，盡管管對IPP還沒有有統(tǒng)一的的定義，但但I(xiàn)P的的實(shí)際內(nèi)內(nèi)涵已有有了明確確的界定定：首先先，它必必須是為為了易于于重用而而按嵌入入式應(yīng)用用專門設(shè)設(shè)計的。即即使是已已經(jīng)被廣廣泛使用用的產(chǎn)品品，在決決定作為為IP之之前，一一般來說說也須要要再做設(shè)設(shè)計，使使其更易易于在系系統(tǒng)中嵌嵌入。比比較典型型的例子子是嵌入入式RAAM，由由于嵌入入后已經(jīng)經(jīng)不存在在引線壓壓點(diǎn)（PPAD）的的限制，所所以在分分立電路路中不得得不采取取的措施施，諸如如數(shù)據(jù)線線輸入輸輸出復(fù)用用、地址址數(shù)據(jù)線線分時復(fù)復(fù)用、數(shù)數(shù)據(jù)串并并轉(zhuǎn)換以以及行列列等分譯譯碼等，在在嵌入式式RAMM中將被被去除，不不僅節(jié)省省

55、了芯片片面積，而而且大幅幅提高了了讀寫速速度。其次是必須須實(shí)現(xiàn)IIP模塊塊的優(yōu)化化設(shè)計。優(yōu)優(yōu)化的目目標(biāo)通常?？捎谩八淖睢眮肀磉_(dá)達(dá)，即芯芯片的面面積最小小、運(yùn)算算速度最最快、功功率消耗耗最低、工工藝容差差最大。所所謂工藝藝容差大大是指所所做的設(shè)設(shè)計可以以經(jīng)受更更大的工工藝波動動，是提提高加工工成品率率的重要要保障。這這樣的優(yōu)優(yōu)化目標(biāo)標(biāo)是普通通的自動動化設(shè)計計過程難難以達(dá)到到的，但但是對于于IP卻卻又必須須達(dá)到，因因?yàn)镮PP必須能能經(jīng)受得得起成千千上萬次次的使用用。顯然然，IPP的每一一點(diǎn)優(yōu)化化都將產(chǎn)產(chǎn)生千百百倍甚至至更大的的倍增效效益。因因此基于于晶體管管級的IIP設(shè)計計便成為為完成IIP設(shè)計計

56、的重要要途徑。再次，就是是要符合合IP標(biāo)標(biāo)準(zhǔn)。這這與其他他IC產(chǎn)產(chǎn)品一樣樣，IPP進(jìn)入流流通領(lǐng)域域后，也也需要有有標(biāo)準(zhǔn)。于于是在119966年以后后，RAAIPDD（Reeusaablee Apppliicattionn-sppeciificc Inntelllecctuaal-pproppertty DDeveelopperss）、VVSIAA（Viirtuual Socckett Innterrfacce AAlliiancce）等等組織相相繼成立立，協(xié)調(diào)調(diào)并制訂訂IP重重用所需需的參數(shù)數(shù)、文檔檔、檢驗(yàn)驗(yàn)方式等等形式化化的標(biāo)準(zhǔn)準(zhǔn)，以及及IP標(biāo)標(biāo)準(zhǔn)接口口、片內(nèi)內(nèi)總線等等技術(shù)性性的協(xié)議議標(biāo)準(zhǔn)。

57、雖雖然這些些工作已已經(jīng)開展展了多年年，也制制訂了一一些標(biāo)準(zhǔn)準(zhǔn)，但至至今仍有有大量問問題有待待解決，例例如，不不同嵌入入式處理理器協(xié)議議的統(tǒng)一一、不同同IP片片內(nèi)結(jié)構(gòu)構(gòu)的統(tǒng)一一等問題題。我國在IPP設(shè)計方方面尚處處于起步步階段，但但與IPP的應(yīng)用用需求形形成明顯顯的不一一致，這這為我國國未來的的IP設(shè)設(shè)計工程程師提供供了廣闊闊的天地地。1.8 EDAA技術(shù)的的發(fā)展趨趨勢隨著市場需需求的增增長，集集成工藝藝水平及及計算機(jī)機(jī)自動設(shè)設(shè)計技術(shù)術(shù)的不斷斷提高，促促使單片片系統(tǒng)，或或稱系統(tǒng)統(tǒng)集成芯芯片成為為IC設(shè)設(shè)計的發(fā)發(fā)展方向向，這一一發(fā)展趨趨勢表現(xiàn)現(xiàn)在如下下幾個方方面：超大規(guī)模集集成電路路的集成成度和工工藝水平平不斷提提高，深深亞微米米（Deeep-Subbmiccronn）工藝藝，如00.133m、990nmm已經(jīng)走走向成熟熟，在一一個芯片片上完成成的系統(tǒng)統(tǒng)級的集集成已成成為可能能。由于工藝線線寬的不不斷減小小，在半半導(dǎo)體材材料上的的許多寄寄生效應(yīng)應(yīng)已經(jīng)不不能簡單單地被忽忽略，這這就對EEDA工工具提出出了更高高的要求求。同時時，也使使得ICC生產(chǎn)線線的投資資更為巨巨大?？煽删幊踢夁壿嬈骷_始進(jìn)進(jìn)入傳統(tǒng)統(tǒng)的ASSIC市市場。市場對電子子產(chǎn)品提提出了更更高的要要求，如如必須降降低電子子系統(tǒng)的的成本，減減小系統(tǒng)統(tǒng)的體積積等，從從而對系系統(tǒng)的集集成度不不斷提出出更高的的要求