第9章單片機(jī)系統(tǒng)的擴(kuò)展主講：朱兆優(yōu)本章學(xué)習(xí)要點(diǎn)：(1)單片機(jī)外部擴(kuò)展和總線構(gòu)成原理，串行總線、并行總線擴(kuò)展技術(shù)；

(2)采用線選法、譯碼法擴(kuò)展單片或多片存儲(chǔ)器、TTL芯片的方法；

(3)擴(kuò)展外部存儲(chǔ)器或TTL芯片的端口地址編址方法；(4)I2C、SPI、1/2/3Wire總線的接口和編程應(yīng)用。9.1單片機(jī)系統(tǒng)擴(kuò)展概述單片機(jī)內(nèi)部資源不夠用，需要外部擴(kuò)展RAM、ROM或I/O口。1、傳統(tǒng)的擴(kuò)展辦法采取外部擴(kuò)展并行器件，如：ROM---2764、27128、27256、27512等。

RAM---6264、62128、62256、62512或2864等。

I/O口---8255A、8155H等。通過三總線把單片機(jī)與外部器件連接起來，進(jìn)行數(shù)據(jù)、地址、控制信號(hào)的傳輸。傳統(tǒng)的擴(kuò)展結(jié)構(gòu)如下：

實(shí)際上這些器件已經(jīng)淘汰，也很不實(shí)用。2、現(xiàn)代的擴(kuò)展方法（1）單片機(jī)選型：從外部轉(zhuǎn)到內(nèi)部，重視單片機(jī)選型，根據(jù)不同的應(yīng)用，選擇不同性能的單片機(jī)芯片。（2）串行總線擴(kuò)展：有I2C接口的AT24Cxx系列和SPI接口的W25Xxx系列。W25X64容量高達(dá)8MB，W25Q128容量高達(dá)16MB。

因此，今后的片外擴(kuò)展將以串行總線為主，傳統(tǒng)的三總線的應(yīng)用擴(kuò)展將出現(xiàn)在以ARM為核心的大系統(tǒng)結(jié)構(gòu)上。

9.2單片機(jī)系統(tǒng)總線的構(gòu)造單片機(jī)系統(tǒng)擴(kuò)展出總線，所有器件都掛接在一條總線上。9.2.1單片機(jī)系統(tǒng)總線三大總線

數(shù)據(jù)總線---與外部器件之間傳輸數(shù)據(jù)

地址總線---向外發(fā)出地址信號(hào)

控制總線---是一組控制信號(hào)線9.2.2單片機(jī)系統(tǒng)三總線的構(gòu)造單片機(jī)的三總線分別由P0口、P2口和控制信號(hào)構(gòu)成。三總線構(gòu)造如下圖：9.3單片機(jī)系統(tǒng)的擴(kuò)展接口1．片外并行器件的連接方法(1)查閱芯片資料(2)按引腳功能分類。(3)同類線相連(4)片選信號(hào)接地址線。2．系統(tǒng)擴(kuò)展要求(1)能區(qū)分不同的地址空間，每個(gè)存儲(chǔ)單元或端口都各有一個(gè)地址。(2)能夠控制不同的芯片，讀、寫操作時(shí)不會(huì)相互干擾。(3)系統(tǒng)的地址編址不重疊，避免發(fā)生數(shù)據(jù)沖突。3．存儲(chǔ)器地址分配方法

(1)線選法線選法是指直接利用單片機(jī)系統(tǒng)的地址線作為擴(kuò)展芯片的片選信號(hào)。(2)譯碼法把地址用譯碼器進(jìn)行譯碼，然后將譯碼器的輸出信號(hào)作為擴(kuò)展芯片的片選信號(hào)。9.3.2擴(kuò)展的外部單元的編址編址方法如下：(1)基本地址計(jì)算(2)加權(quán)地址計(jì)算(3)空地址線處理(4)將加權(quán)地址＋固定地址，再疊加到基本地址的高位上，得出器件的地址范圍。例如假定擴(kuò)展了2個(gè)芯片(IC1、IC2)，其連接關(guān)系如圖9-3所示，要求計(jì)算這2個(gè)芯片的地址范圍。單片機(jī)一次只能訪問一個(gè)芯片?；镜刂肪€12根，則基本地址為000～FFFH，加權(quán)地址線2根和空線2根(在高4位)，計(jì)算出IC1、IC2的地址空間如下：9.3.3單片機(jī)擴(kuò)展存儲(chǔ)器的接口設(shè)計(jì)1．2764和6264的引腳功能(1)雙向三態(tài)數(shù)據(jù)線8根：D0～D7。(2)地址線13根：A0～A12。(3)控制線：OE——輸出允許控制端(讀選通信號(hào)輸入線)，低電平有效；WE——寫允許信號(hào)輸入線，低電平有效；PGM——編程時(shí)，編程脈沖的輸入端，低電平有效；——片選信號(hào)，低電平有效；CS——片選信號(hào)使能端，高電平有效，即當(dāng)=0，同時(shí)CS=1時(shí)，芯片才被有效選中。(4)電源和地線：+5V供電。

2764、6264B引腳排列如圖

2、單片機(jī)與存儲(chǔ)器的典型接口電路確定IC1、IC2和IC3的地址分配如下：IC1：6000H～7FFFH;IC2：A000H～BFFFH;IC3：C000H～DFFFH;對(duì)A100H地址的讀操作指令為：MOV DPTR, #0A100HMOVX A,@DPTR對(duì)C200H地址的寫操作指令為：MOV A,#DataMOV DPTR, #0C200HMOVX @DPTR,A3．操作時(shí)序?qū)Τ绦虼鎯?chǔ)器和數(shù)據(jù)存儲(chǔ)器的操作是嚴(yán)格分開的。假設(shè)執(zhí)行一個(gè)2字節(jié)、1周期指令“MOVA,#Data”

對(duì)外部數(shù)據(jù)存儲(chǔ)器的讀操作，如MOVXA,@DPTR9.4I/O端口擴(kuò)展與設(shè)計(jì)傳統(tǒng)的I/O端口擴(kuò)展通常采用8255A/8155H和TTL芯片；現(xiàn)代的I/O口擴(kuò)展采取選擇片內(nèi)帶有不同端口數(shù)量的單片機(jī)芯片。

單片機(jī)品種多，有5~64個(gè)數(shù)字I/O引腳9.4.1I/O接口概述

串行I/O接口---采用逐位串行移位的方式傳輸數(shù)據(jù)，可以滿足速度要求不高的串行設(shè)備接口要求；

并行I/O接口---采用并行方式傳輸數(shù)據(jù)，可以與外設(shè)高速傳輸數(shù)據(jù)。

1．I/O接口的功能(1)數(shù)據(jù)傳輸速度匹配。(2)輸出數(shù)據(jù)鎖存。(3)輸入數(shù)據(jù)三態(tài)緩沖。(4)信號(hào)或電平變換。2．I/O接口與端口的區(qū)別

I/O接口(Interface)是CPU與外界的連接電路，是CPU與外界進(jìn)行數(shù)據(jù)交換的通道。

I/O端口(Port)是CPU與外設(shè)直接通信的地址，通常是把I/O接口電路中能夠被CPU直接訪問的寄存器或緩沖器稱之為端口。

3.I/O端口的編址獨(dú)立編址方式---把I/O端口地址空間和存儲(chǔ)器地址空間嚴(yán)格分開，地址空間相互獨(dú)立，編址界限分明。統(tǒng)一編址方式---每個(gè)I/O端口作為一個(gè)外部數(shù)據(jù)存儲(chǔ)器RAM地址單元編址。

8051單片機(jī)對(duì)I/O端口采用統(tǒng)一編址。

3．單片機(jī)與外設(shè)間的數(shù)據(jù)傳送方式(1)同步傳送方式(2)異步傳送方式(3)中斷傳送方式4．I/O接口電路種類

常用的片外I/O接口芯片：（1）TTL芯片、CMOS器件（2）可編程并行接口芯片(如8155H、8255A)。使用可編程I/O接口芯片時(shí)，擴(kuò)展電路繁雜，實(shí)際已經(jīng)很少使用。9.4.2TTL電路擴(kuò)展并行I/O口采用TTL電路或CMOS電路的鎖存器、三態(tài)門，使用總線式或非總線式擴(kuò)展可以實(shí)現(xiàn)與單片機(jī)連接。1．用TTL電路擴(kuò)展并行I/O端口電路

例1

按圖中，LED燈一一對(duì)應(yīng)按鍵狀態(tài)，若K1按下對(duì)應(yīng)L1亮，若沒有鍵按下，則LED燈全滅，要求編程用點(diǎn)亮LED燈表示某按鍵是否按下。其參考程序段如下：MOV DPTR,#0000H ;I/O端口地址→DPTRMOVX A,@DPTR ;讀74LS244端口數(shù)據(jù)→A，產(chǎn)生RD=0。MOVX @DPTR,A2．用串行接口擴(kuò)展并行輸入口

CD4014和74LS165都是具有并行輸入和串行移位輸出的接口電路，利用這兩種芯片可以將單片機(jī)的串行接口擴(kuò)展成為并行輸入口，具體接口電路如圖例2

按圖從擴(kuò)展的16位輸入口中讀入6組數(shù)據(jù)(每組數(shù)2字節(jié))，讀入的數(shù)據(jù)存放在片內(nèi)30H開始的單元。RXDAT:MOV R2,#06 ;設(shè)置讀入的字節(jié)數(shù)

MOV R0,#30H ;設(shè)置讀入數(shù)據(jù)存放指針

SETB P1.0 START: CLR P1.0 SETB P1.0 ;允許串行移位輸入

MOV SCON,#00 ;設(shè)置串行口為工作方式0 MOV R3,#02 ;設(shè)置每組讀入的字節(jié)數(shù)READAT: JNB RI,$ CLR RI MOV A,SBUF ;讀入數(shù)據(jù)

MOV @R0,A INC R0

DJNZ R3,READAT DJNZ R2,START

RET3．用串行接口擴(kuò)展并行輸出口

CD4094和74LS164都是具有串行移位輸入、并行輸出的接口芯片，可擴(kuò)展成并行輸出口，電路如下：例3

按照?qǐng)D9-9，把片內(nèi)30H、31H單元的內(nèi)容通過串行接口傳送到擴(kuò)展的16位輸出口。程序段如下：TXDAT:MOVR2,#02 ;設(shè)置發(fā)送的字節(jié)數(shù)

MOV R0,#30H ;設(shè)置發(fā)送數(shù)據(jù)地址指針

CLR P1.0 ;顯示復(fù)位清除START:SETB P1.0 ;禁止復(fù)位

MOV SCON,#00 ;設(shè)置串行口為工作方式0 MOV A,@R0 MOV SBUF,A ;啟動(dòng)發(fā)送數(shù)據(jù)

JNB RI,$ CLR RI INC R0 ;指針加1 DJNZ R2,START ;判斷數(shù)據(jù)是否發(fā)送完畢

RET9.5串行總線的擴(kuò)展應(yīng)用串行總線是芯片間串行數(shù)據(jù)傳輸總線，串行總線類型：

（1）I2C總線：傳輸速率400KB/s。

（2）SPI總線

（3）1/2/3Wire總線9.5.1I2C總線結(jié)構(gòu)與工作原理1．I2C總線結(jié)構(gòu)及特點(diǎn)

I2C總線是由數(shù)據(jù)線SDA和時(shí)鐘線SCL構(gòu)成的串行總線，可發(fā)送和接收數(shù)據(jù)，可在主控器與被控器之間、主控器與主控器之間進(jìn)行雙向傳輸。結(jié)構(gòu)如下圖：2．I2C總線特點(diǎn)(1)使用2線傳輸。(2)多主競爭中的仲裁和同步。(3)I2C總線傳輸數(shù)據(jù)采用狀態(tài)碼管理方式。(4)采用器件地址與引腳地址相結(jié)合的方式進(jìn)行編址。(5)I2C總線接口的器件都具有應(yīng)答功能。(6)I2C總線電氣接口輸出端是晶體管漏極開路或集電極開路結(jié)構(gòu)，使用時(shí)必須外接上拉電阻。3．I2C總線的信號(hào)及時(shí)序定義(1)總線上數(shù)據(jù)的有效性在時(shí)鐘線(SCL)為高電平期間，數(shù)據(jù)線(SDA)高電平表示傳輸?shù)臄?shù)據(jù)位為1，低電平表示傳輸?shù)臄?shù)據(jù)位為0。如圖9-11。(2)數(shù)據(jù)傳輸?shù)钠鹗嘉缓徒Y(jié)束位I2C總線在傳送數(shù)據(jù)過程中有三種類型信號(hào)，分別是：起始信號(hào)、結(jié)束信號(hào)和應(yīng)答信號(hào)。如圖9-12。9.5.2I2C總線的時(shí)序標(biāo)準(zhǔn)模式傳輸速率100KB/s，高速模式傳輸速率400KB/s。9.5.3I2C總線上的數(shù)據(jù)傳輸格式1．?dāng)?shù)據(jù)傳輸時(shí)的總線控制

I2C總線上可以連續(xù)以8位（1字節(jié)）二進(jìn)制數(shù)的方式傳輸數(shù)據(jù)。但每啟動(dòng)一次I2C總線，其后的數(shù)據(jù)傳輸字節(jié)數(shù)沒有限制。

2．應(yīng)答信號(hào)

每傳送1字節(jié)數(shù)據(jù)后必須跟隨等待一個(gè)應(yīng)答信號(hào)，表示已收到數(shù)據(jù)。3．?dāng)?shù)據(jù)傳送格式

(1)主控器寫操作：指主控器向被尋址的被控器寫入n字節(jié)數(shù)據(jù)的操作，數(shù)據(jù)傳輸格式如下：(2)主控器讀操作(3)主控器讀/寫操作9.5.4I2C總線的信號(hào)模擬與編程技術(shù)啟動(dòng)條件：在SCL為高電平時(shí)，SDA出現(xiàn)一個(gè)下降沿則啟動(dòng)I2C總線。停止條件：在SCL為高電平時(shí)，SDA出現(xiàn)一個(gè)上升沿則停止使用I2C總線。穩(wěn)定狀態(tài)：除了啟動(dòng)和停止?fàn)顟B(tài)，在其余狀態(tài)下，SCL的高電平都對(duì)應(yīng)SDA的穩(wěn)定數(shù)據(jù)狀態(tài)。設(shè)以89C51的I/O口P1.2、P1.3做模擬I2C總線，則常用的子程序如下：

(1)I2C總線啟動(dòng)子程序STAT

SCL bit P1.2SDA bit P1.3STAT：SETB SDA ;SDA置高電平

SETB SCL ;SCL置高電平

NOP ;延時(shí)

NOP CLR SDA ;在SCL=1使SDA產(chǎn)生下降沿

NOP NOP CLR SCL ;SCL拉低，主控制器等待

RET2、停止子程序STOPSTOP： CLR SDA ;SDA置低電平

SETB SCL ;SCL置高電平

NOP ;延時(shí)

NOP SETB SDA ;在SCL=1使SDA產(chǎn)生上升沿

NOP ;延時(shí)

NOP CLR SCL ;SCL拉低，主控制器等待

RET(3)發(fā)送應(yīng)答位置0子程序MACKMACK： CLR SDA ;SDA置低電平

SETB SCL ;SCL置高電平

NOP ;延時(shí)

NOP CLR SCL ;發(fā)送0信號(hào)，即應(yīng)答位

SETB SDA RET(4)發(fā)送非應(yīng)答位置1子程序NACKNACK： SETB SDA ;SDA置高電平

SETB SCL ;SCL置高電平

NOP NOP CLR SCL ;發(fā)送1信號(hào)，即非應(yīng)答位

CLR SDA RET(5)應(yīng)答位檢測(cè)子程序CACKCACK： SETB SDA ;置SDA為輸入方式

SETB SCL ;SCL置1使SDA上數(shù)據(jù)有效

CLR F0 ;置F0=0 MOV C,SDA ;讀SDA信號(hào)到C JNC CEND ;若SDA=0為應(yīng)答，F(xiàn)0=0 SETB F0 ;否則無正常應(yīng)答，置F0=1CEND： CLR SCL ;SCL拉低

RET(6)發(fā)送一字節(jié)數(shù)據(jù)子程序WRBYTWRBYT：MOV R2,#08 ;置一字節(jié)8位，WLP: RLC A ;從高位開始逐位移出并發(fā)送

JC WR1 ;判斷發(fā)送1還是0，若發(fā)送1則轉(zhuǎn)WR1 AJMP WR0WLP1: DJNZ R2,WLP ;8位數(shù)據(jù)未發(fā)送完，繼續(xù)發(fā)送 RETWR1: SETB SDA ;置SDA=1，發(fā)送1 SETB SCL NOP NOP CLR SCL CLR SDA ;復(fù)位SDA AJMP WLP1WR0: CLR SDA ;置SDA=0，發(fā)送0 SETB SCL NOP NOP CLR SCL AJMP WLP1(7)接收一字節(jié)數(shù)據(jù)子程序RDBYTRDBYT: MOV R0,#08 ;置8位數(shù)據(jù)長度RLP: SETB SDA ;置SDA為輸入方式

SETB SCL ;置SCL=1，使數(shù)據(jù)有效

MOV C,SDA ;從數(shù)據(jù)線上讀入一位到C MOV A,R2 RLC A ;把數(shù)據(jù)位移入到A

MOV R2,A CLR SCL ;讀一位結(jié)束，繼續(xù)接下一位

DJNZ R0,RLP ;8位數(shù)據(jù)讀完否？

RET9.6I2C總線器件的接口應(yīng)用AT24Cxx、PCF8563/8583等器件都是目前廣泛應(yīng)用的I2C總線接口的器件。9.6.1串行E2PROM存儲(chǔ)器接口應(yīng)用AT24Cxx廣泛應(yīng)用于汽車電子、水表、電表、煤氣表和電視機(jī)等電子產(chǎn)品中用做數(shù)據(jù)保存。1．AT24Cxx存儲(chǔ)器的主要特性字節(jié)寫入方式和頁寫入方式可用電擦寫，功耗很低，電壓1.8～5.5V1.8V供電時(shí)最高傳輸速率達(dá)100KHz2.7V或5V供電時(shí)傳輸速率達(dá)400KHz在5V供電時(shí)最大速率達(dá)1MHz

（AT24C128/256/512）抗干擾能力強(qiáng)2．引腳功能與地址選擇采用了DIP8腳封裝形式，各引腳功能如下：A0、A1、A2：地址輸入端，可并聯(lián)8個(gè)芯片；SCL：I2C總線的時(shí)鐘線；SDA：I2C總線的數(shù)據(jù)線；WP：寫保護(hù)端，WP=1只讀，讀寫時(shí)接地；Vcc、GND：電源，可以接3.3V或5V供電。AT24Cxxx特性3．存儲(chǔ)器的寫操作

AT24Cxx系列存儲(chǔ)器把地址空間按物理分頁，支持按頁寫操作模式，AT24C64讀寫通信格式時(shí)序如下：4．存儲(chǔ)器的讀操作

(1)當(dāng)前地址讀操作，數(shù)據(jù)格式如下：(2)指定地址讀操作，數(shù)據(jù)格式如下：(3)序列讀操作，數(shù)據(jù)格式如下：地址為當(dāng)前地址時(shí)：5．與單片機(jī)的接口編程89C51單片機(jī)與AT24C64接口電路例1

要求從IC1中的120H地址開始連續(xù)讀出8字節(jié)數(shù)據(jù)，讀出的數(shù)據(jù)存放在單片機(jī)片內(nèi)30H開始的單元中(用R0作指針)。讀出過程：送寫命令，送寫地址，送讀命令，讀出數(shù)據(jù)。初值定義如下：AddrH EQU 01H ;指定讀器件內(nèi)單元地址高字節(jié)AddrL EQU 20H ;指定讀器件內(nèi)單元地址低字節(jié)PAddr EQU 30H ;單片機(jī)片內(nèi)地址N DATA 08 ;從24C64器件內(nèi)讀出數(shù)據(jù)長度SDABIT P1.7SCLBIT P1.6 MOV R0,#PAddr ;初始化

MOV R6,#AddrL MOV R7,#AddrH MOV R5,#N

…… ；多字節(jié)讀出程序見課本例2

要求把片內(nèi)地址30H開始的8個(gè)數(shù)寫入到IC1中的3C0H地址開始單元中。寫操作過程：送寫命令，送寫地址，寫多字節(jié)數(shù)。寫子程序如下：WRCBY: ACALL STAT ;24C64數(shù)據(jù)寫入子程序

MOV A,#0A2H ;寫入命令字A2H，準(zhǔn)備數(shù)據(jù)寫入

ACALL WR8B ;寫入子程序

ACALL CACK JB F0,WRC64 MOV A,R7 ;高字節(jié)地址03H→A ACALL WR8B ;寫入子程序

ACALL CACK JB F0,WRC64 MOV A,R6 ;低字節(jié)地址0C0H→A ACALL WR8B ACALL CACK JB F0,WRC64WRDA64: MOV A,@R0 ;從30H單元取1字節(jié)要寫入的數(shù)據(jù)→A ACALL WR8B ;調(diào)用一字節(jié)數(shù)據(jù)寫入子程序

ACALL CACK JB F0,WRC64 INC R0 DJNZ R5,WRDA64 ;判斷N個(gè)數(shù)據(jù)數(shù)據(jù)是否寫完，未完則繼續(xù)

ACALL STOP RET9.6.2串行日歷時(shí)鐘芯片的接口應(yīng)用PCF8563是Philips公司推出的一款工業(yè)級(jí)、內(nèi)含I2C總線接口功能、具有極低功耗的多功能CMOS實(shí)時(shí)時(shí)鐘/日歷芯片。廣泛用于電池供電的儀器儀表等電子產(chǎn)品領(lǐng)域。1．PCF8563的主要特性內(nèi)部有16個(gè)8位寄存器，具有多種報(bào)警功能、定時(shí)器功能、時(shí)鐘輸出功能以及中斷輸出功能，能夠完成各種復(fù)雜的定時(shí)服務(wù)，甚至可以為單片機(jī)提供看門狗功能。總線速度400KB/s2．PCF8563工作原理

用16個(gè)8位寄存器管理、控制芯片工作。CLK頻率寄存器用于控制CLK引腳輸出方波的頻率。當(dāng)FE=0，CLK成高阻態(tài)，禁止輸出信號(hào)；FE=1，允許在CLK輸出有效頻率。

倒計(jì)數(shù)器(0FH)由定時(shí)器控制寄存器(0EH)控制，定時(shí)器控制寄存器用于設(shè)置定時(shí)器有效(TE=1)或無效(TE=0)以及設(shè)置定時(shí)器的頻率。TD1和TD0為定時(shí)器時(shí)鐘頻率選擇位，n是倒計(jì)數(shù)器的8位二進(jìn)制數(shù)為00～FFH，則：3．PCF8563與單片機(jī)的接口應(yīng)用PCF8563有唯一的器件地址：讀地址為A3H、寫地址為A2H，具有字節(jié)寫和讀兩種狀態(tài)。(1)時(shí)鐘讀出子程序

RTC8563: LCALL RDCBY

;調(diào)用讀數(shù)據(jù)子程序，PAddr緩沖區(qū)中， MOV A,PAddr ;取秒字節(jié)

ANL A,#7FH ;屏蔽無效位

MOV PAddr,A MOV A,PAddr+1 ;取分鐘字節(jié)

ANL A,#7FH ;屏蔽無效位

MOV PAddr+1,A MOV A,PAddr+2 ;取小時(shí)字節(jié)

ANL A,#3FH ;屏蔽無效位

MOV PAddr+2,A MOV A,PAddr+3 ;取日字節(jié)

ANL A,#3FH ;屏蔽無效位

MOV PAddr+3,A MOV A,PAddr+4 ;取星期字節(jié)

ANL A,#07H ;屏蔽無效位

MOV PAddr+4,A MOV A,PAddr+5 ;取月字節(jié)

ANL A,#1FH ;屏蔽無效位

MOV PAddr+5,A RET

(2)時(shí)鐘寫入子程序WTC8563: MOV PAddr,#00H ;啟動(dòng)時(shí)鐘，PAddr緩沖區(qū)中

MOV PAddr+1,#1FH ;設(shè)置報(bào)警及定時(shí)器中斷

MOV PAddr+2,#56H ;秒時(shí)間寫入發(fā)送緩沖區(qū)中

MOV PAddr+3,#39H ;分鐘時(shí)間寫入發(fā)送緩沖區(qū)中

MOV PAddr+4,#15H ;小時(shí)時(shí)間寫入發(fā)送緩沖區(qū)中

MOV PAddr+5,#16H ;日時(shí)間寫入發(fā)送緩沖區(qū)中

MOV PAddr+6,#02H ;星期時(shí)間寫入發(fā)送緩沖區(qū)中

MOV PAddr+7,#03H ;月時(shí)間寫入發(fā)送緩沖區(qū)中

MOV PAddr+8,#10H ;年時(shí)間寫入發(fā)送緩沖區(qū)中

MOV N,#09H ;寫入7個(gè)時(shí)間信息和2個(gè)控制命令

MOV R6,#00 ;控制/狀態(tài)寄存器1地址送入R6 LCALL WRCBY ;調(diào)用寫數(shù)據(jù)子程序

RET(3)報(bào)警功能的設(shè)置

PCF8563共有四種報(bào)警：小時(shí)報(bào)警、日?qǐng)?bào)警、月報(bào)警和星期報(bào)警。設(shè)置報(bào)警方法：設(shè)置AE=0，AIE=1則在AF置1的同時(shí)在引腳產(chǎn)生一個(gè)中斷，低電平有效，中斷響應(yīng)后應(yīng)軟件置AF=0。實(shí)例程序見課本。9.71/2/3Wire總線器件的接口應(yīng)用1/2/3Wire總線是Dallas公司研制開發(fā)的一種總線接口技術(shù)，并設(shè)計(jì)了可供家用電器及工業(yè)控溫使用的器件。9.7.1單線制串行總線器件每一個(gè)符合One-Wire協(xié)議的芯片都有一個(gè)唯一的地址，包括8位的家族代碼、48位的序列號(hào)和8位的CRC代碼。主芯片對(duì)各個(gè)從芯片的尋址依據(jù)這64位的內(nèi)容來進(jìn)行。1．DS18B20性能特點(diǎn)One-Wire協(xié)議的數(shù)字式溫度傳感器。它設(shè)置地址線、數(shù)據(jù)線和控制線合用1根雙向數(shù)據(jù)傳輸信號(hào)線(DQ)。測(cè)溫范圍為-55～+125℃；轉(zhuǎn)換精度為9～12位二進(jìn)制數(shù)(含1位符號(hào)位)。測(cè)溫精度：9位精度為0.5℃；12位精度為0.0625℃；具有非易失性上、下限報(bào)警設(shè)定功能。轉(zhuǎn)換時(shí)間：9位精度時(shí)為93.75ms；10位精度時(shí)為187.5ms；12位精度時(shí)為750ms。2．DS18B20寄存器DS18B20內(nèi)部有9字節(jié)的高速寄存器，各寄存器功能與編址如表：3．DS18B20系統(tǒng)配置寄存器數(shù)據(jù)格式系統(tǒng)配置寄存器數(shù)據(jù)格式如下：DS18B20分辨率設(shè)置如下：4．DS18B20溫度值存放格式DS18B20用12位精度測(cè)出的溫度值用16位二進(jìn)制補(bǔ)碼形式表達(dá)如下：DS18B20采取12位精度測(cè)出的數(shù)字量用16位二進(jìn)制補(bǔ)碼形式表達(dá)如下：6．DS18B20命令字DS18B20溫度步驟：復(fù)位操作；發(fā)送ROM指令；發(fā)送RAM指令進(jìn)行預(yù)定操作。DS18B20指令表如表DS18B20操作時(shí)序6．DS18B20的應(yīng)用電路

7．DS18B20的編程應(yīng)用(1)主機(jī)應(yīng)先發(fā)送