2、)編 的邏輯功能：能將每一個編碼輸入信號變換為不同的二進制的代碼輸出。：將10個編碼輸入信號分別編成10個4位：將8個輸入的信號分別編成8個3位二進如BCD編碼輸出。如8線-3線編制數碼輸出；二進制編

的結構框Yn-I2n

1I0

Y0I1

二進制Y1編2n

個輸入n位二進制碼輸3、)編

的分類：普通編 和優(yōu)先編

。普通編：任何時候只允許輸入一個有效編碼信號，否則輸出就會發(fā)生。優(yōu)先編：允許同時輸入兩個以上的有效編碼信號。當同時輸入幾個有效編碼信號時，優(yōu)先編能按預先設定的優(yōu)先級別，只對其中優(yōu)先權最高的一個進行編碼。(1)

普通編

(4線─2線編

)0

0

0

100

0Y1Y0I0I1I2I3（a）邏輯框圖4輸入1

11

1

0（2）邏輯功能表I0

I1

I2

I3

Y1

Y01

0

0

0

0

00

1

0

0

0

11、編的工作原理進制碼出輸二編的輸入為高電平有效。Y

0

I

0

I

1

I

2

I

3

I

0

I

1

I

2

I

3Y

1

I0

I

1

I

2

I

3

I0

I

1

I

2

I

3Y

1

I0

I

1

I

2

I

3

I0

I

1

I

2

I

3Y

0

I

0

I

1

I

2

I

3I

0I

1I

2I

31111

I

0

I

1

I

2

I

3&&&≥

1≥

1Y

0Y

1&該電路是否可以再簡化？23456890S0S11S2S3S4S5S6S77S8S9VCC

1kΩ×

10&&&&≥

1&GSDCBA控制使能標志邏輯圖(2.)鍵盤輸入8421BCD碼編輸出代碼2.鍵盤輸入8421BCD碼編（2）功能表輸入輸出S0S1S2S3S4S5

S6S7S8S9ABCDGS111111

111100000111111

111010011111111

110110001111111

101101111111111

011101101111110

111101011111101

111101001111011

111100111110111

111100101101111

111100011011111

111100001該編為輸入低電平有效普通4

線─2線編電路存在問題?I0I1I2I31111&&&≥1≥1Y0Y1&當所有的輸入都為1時，Y1Y0

=

？Y1Y0

=

00?無法產生有效編碼輸出。普通編不能同時輸入兩個已上的有效編碼信號3.優(yōu)先編優(yōu)先編 的提出：普通編 如果有兩個或 輸入信號有效，將會出現輸出

。

必須根據輕重緩急，規(guī)定好這些外設允許操作的先后次序，即優(yōu)先級別。識別多個編碼請求信號的優(yōu)先級別，并進行相應編碼的邏輯部件稱為優(yōu)先編

。(2)優(yōu)先編 線(4─2

線優(yōu)先編

)（設計）輸入編碼信號高電平有效，輸出為二進制代碼輸入編碼信號優(yōu)先級從高到低為

I3

~

I0輸入為編碼信號I3~

I0

輸出為Y1

Y0輸

入輸

出I0I1I2I3Y1Y0100000×10001××1010×××1111列出功能表2寫出邏輯表達式Y1

I2

I3

I3Y0

I1

I2

I3

I3（3）畫出邏輯電路（略）高低2

集成電路編優(yōu)先編

CD4532的示意框圖、引腳圖1Y2I0I1I2I3I4I5I6I7EIEOGSCD4532Y0YI4I5I6I7EIY2Y1GNDVCCEOGSI3I2I1I0Y0I1CD4532電路圖I211111111111≥1≥1≥1≥1≥1≥1≥1&&1&1&&1≥1≥1&1GS1EO11&I7I6I5I4I3I0EIY2Y1Y0EI=1，電路工作，輸入I0~

I7分別有高電平輸入時，3.A2

A1

A0為I0~

I7的編碼輸出，GS

=0

，EO

=1。輸

入輸

出EII7I6I5I4I3I2I1I0Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××LLLHLHLH××××L×LLHLHHLLH×××××LHLLHHLLLH××××LHHLHHH×××××LLLHL×H××××HHLLLHLLHHH×LLLLLH×HHLLHHLLLLLLLHHHHHH,其邏輯圖如下圖所示，試分析其工用二片CD4532構成16線-4線優(yōu)先編作原理。。2I2

I0I3

I1Y0(II)Y2

Y1I7

I6

I5

I4EIGSI4

I3Y0Y2

Y1I2

I1

I0(I)

EOI7

I6

I5EIGSEI2EO2EOEI1EO1A15

A14A13

A12

A11A10A9

A8A7

A6

A5

A4

A3

A2

A1

A0GS2GSGS1G3G2G1G0L≥1≥1≥1≥100

0

0000

0

00000無編碼輸出00。2I2

I0I3

I1Y0(II)Y2

Y1I7

I6

I5

I4EIGSI4

I3Y0Y2

Y1I2

I1

I0(I)

EOI7

I6

I5EIGSEI2EO2EOEI1EO1A15

A14A13

A12

A11A10A9

A8A7

A6

A5

A4

A3

A2

A1

A0GS2GSGS1G3G2G1G0≥1≥1≥1≥11允許0

0

001000 ~1110000允許00若無有效電平輸入0111Ⅱ的優(yōu)先級高于片I。II)I2

I0I3

I1Y0Y2

Y1I7

I6

I5

I4EIGSI4

I3

I2

I1

I0Y2

Y1)

EOY0I7

I6

I5EIGSEI2EO2EOEI1EO1A15

A14A13

A12

A11A10A9

A8A7

A6

A5

A4

A3

A2

A1

A0GS2GSGS1G3G2G1G0L3≥1≥1≥1≥11允許0

0

01

1

1100

0

0100000若有效電平輸入11114.4.2譯

/數據分配器1

譯 的概念與分類譯碼：譯碼是編碼的逆過程，它能將二進制碼翻譯成代表某一特定含義的信號.(即電路的某種狀態(tài))譯譯：具有譯碼功能的邏輯電路稱為譯

。的分類：將一系列代碼轉換成與之一一對應的有效信號。二進制譯二—十進制譯顯示譯常見的唯一地址譯

：唯一地址譯代碼變換器將一種代碼轉換成另一種代碼。譯 的功能：將每個輸入的二進制代碼譯成對應的高、低電平信號。譯功能表ABY0

Y1

Y2Y3001

0

00010

1

00100

0

10110

0

010

0

0

100

011

11

1

00編0邏輯功能表I0

I1

I2

I3

Y1

Y00

0

00

1

0

0

0

12.2線-4線譯的邏輯電路(分析）L

H

L

HHL

H

H

HLL

L

L

LHL

L

H

HH功能表輸

入 輸出EI

A

B

Y0

Y1

Y2

Y3H

×

×

H

H

H

HH

HL

HH

LH

HEI1A11&&&&y0y1y2y3BY

1

EI

A

BY

3

EI

ABY

0

EI

A

BY

2

EI A

B3、 集成電路譯（1.）

二進制譯x0

x1xn-1y0

y1yn1EI使能輸入二進制譯n

個輸入端2n個輸出端使能輸入端

EI設輸入端的個數為n，輸出端的個數為M則有

M=2n當使能輸入端EI為有效電平時，對應每一組輸入代碼，只有其中一個輸出端為有效電平，其余輸出端則為相反電平。(1.)二進制譯HH輸

入功能表輸出E

A

B

Y0

Y1

Y2

Y3×

×

H

H

HL

L

L

L

H

H

HL

L

H

H

L

H

HL

H

L

H

H

L

HL

H

H

H

H

H

L(1.)74HC139集成譯1/2

74x139Y0Y1Y2Y3EA0A1A0A1Y

0Y

1Y

2Y

3EY0Y1

A0Y2A1Y3A0A1Y

0Y1Y2Y3E1/2

74x139E111&&&&Y0Y1Y3A1A

0Y0Y2

Y2Y1Y3E邏輯符號說明

74x139邏輯符號框外部外部輸入或輸出信號名稱，字母上面的“—”號說明該輸入或輸出是低電平有效。符號框內部的輸入、輸出變量表示其內部的邏輯關系。在推導表達式的過程中，如果低有效的輸入或輸出變量(如)上面的“—”號參與運算(如E變?yōu)镋

)，則在畫邏輯圖或驗證真值表時，注意將其還原為低有效符號。的

E

、Y

~

Y

作為符號，表示0

3(2)74HC138(74LS138)集成譯示意框圖Y0Y1Y274HC138Y3Y4Y5Y6Y7E3E2E1A0A1A2A0A1A2E1E

2E3Y

7GNDVCCY

0

Y1Y

2Y

3Y

4Y

5Y

6引腳圖74HC138(74LS138)集成譯邏輯圖YE350167211Y

0Y

1Y

2Y

3111&&&&&&&111Y

45YY

6

Y

7

&

&

&&&&&&&&3個編

碼

1輸入端8個譯碼

輸出端3個控制端74HC138集成譯

功能表不工作HH

H

H

H

HH

H

H

H

H

HH H

H

H

H

H

HH

H H

H

H

H

HH

H

H H

H

H

HH

H

H

H

L

H

H

HH

H

H

H

H

L

H

HH

H

H

H

H

H

HH

L

L

H

H

H

H

H

H

H

H

H

H

LHY7Y3

Y4

Y5

Y6出L輸入輸E3

E2

E0

A2

A1

A0

Y0

Y1

Y2H

H

H

H

H

H

HH

H

H

H

H

H

HH

H

H

H

H

H

HH

L

H

H

H

H

H

HH

H H

H

H

H

HH

H

H H

H

H

HH

H

H

H H

H

HH

H

H

H

H H

HH

H

H

H

H

H

HH

H

H

H

H

H

HHH×

×

×

×

××

X

H

×

×

×L

×

×

×

×

×Y

0

C

B

AY

1

C B

AY

2

C

B

AY

3

C

B

AY7

CBAY6

C

B

AY5

C

B

AY4

C

B

AE3

E2

E0

A2

A1

A0

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7H

(C

B

A)

H

H

H

H

H

H

H

HY

1

C B

AY

0

C B

A

=m0=m1Y4

C

B

AY5

C

B

A=m4=m5Y

2

C

B

AY6

C

B

A

=m6=m2=m3Y

3

C

B

AY7

CBA=m73線–8線譯的Y0~Y7

是三變量函數的全部最小項?；谶@一點用該器件能夠方便地實現三變量邏輯函數。例1

用一片3線–8線譯74HC138實現函數L

1

A

C

A

B

C

A

B

CL

2

B

C

A

B

CL

3

A

B A

B

C

A

B

C

A

B

C

m

6

m

4

m

3

m

5m

3

m

5A

B

C

A

B

C

m

6

m

4解：L1L

1

m

6

m

4

m

3

m

5

Y

6Y

4

Y

3

Y

5+5VA

A0A1A2E1E2E3BC&L1Y0Y1Y

2Y

3Y4

Y5Y

6Y7L

2

A

B

C

A

B

C

A

B

C

m

1

m

3

m

7

m

1

m

3

m

7L

3

A

B

C

A

B

C

A

B

C

m

2

m

3

m

5

m

2

m

3

m

5L2

m1

m

3

m

7

Y1

Y3

Y7L

3

m

2

m

3

m

5

Y

2

Y

3

Y

5L2

m1

m

3

m

7

Y1

Y3

Y7Y

3

Y

5L

3

m

2

m

3m

5

Y

2A0A1A2E1E2Y0Y1Y

2Y3Y4Y5

Y

6Y7E3&&&L3L1L2+5VABC例2

已知下圖所示電路的輸入信號的波形試畫出譯輸出的波形。EABCY0Y1Y7Y2Y3Y4Y5Y6Y0Y1Y274HC138Y3E3E2E1+5VEY0Y1

Y2Y3Y4

Y4Y5

Y5Y6

Y6Y7

Y7AB..

A0C.

A1A274138的應用舉例-用74HC138組成數據分配器數據分配器示意圖Y0Y1數據輸入Y7通道選擇信號數據分配器：相當于多輸出的單刀多擲開關，是一種能將從數據分時送到多個不同的通道上去的邏輯電路。例：用譯實現數據分配器Y2=(E3

E2

E1)

A2

A1

A0

=DY3=(E3

E2

E1)

A2

A1

A0=

DY1=(E3

E2

E1)

A2

A1

A0=

D74HC138Y3Y4Y5Y6Y7A0A1A2+5V

E3D=E2

E2E1E1Y0Y0100Y0Y1Y

Y274HC138譯作為數據分配器時的功能表輸

入輸

出E3E2E1Y0A2A1A0Y1Y2Y3Y4Y5Y6Y7LLXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD輸

入

輸

出B4

B3B2B1B0L0L1L2L3L4L27L28L29L30L31000000111111111000011011111111000101101111111000111110111111001001111011111011111011111011111011111011011111111110011111111011111111110111111111111111…………B4

B3

=00 B2

B1

B0

=000

~111時，L0

~

L7B4

B3

=01 B2

B1

B0

=000

~111時，L8

~

L15Y

0Y

1+5

VY

274H

C

138

Y

3Y

6Y

7EE

1A

0A

1A

21

/2

74H

C

1

39…………B

1B

2(0

)EA

0A1L

24L

0L

7L

8L

15L

16L

23L

31Y

0Y

1Y

274H

C

1

38

Y

3Y

4Y

5Y

6Y

7EE1A

0A

1A

2(I)Y0Y

1Y

274H

C

1

38

Y

3Y

4Y

5Y

6Y

7EEE

1A

0A

1A

2Y

0Y

1Y

2Y3Y

4E

3E74H

C

138A

0A

1A

2(II)(III) Y

5Y

6Y

711

Y

0

1Y

1

1Y

2

1Y

3

0EEE

2

工作Y

4Y

5B

0（2.）

集成二–十進制譯

——7442功能表對于BC

D代碼以外的偽

碼（1010～1111這6個代碼）Y0～Y9均無低電 平信號產生。L

H

H

H

H

H

H

H

H

HH

HH

H

HH

H

H

HH

H

H

H

HH

H

H

H

H

HH

L

H

H

H

H

H

H

H

HL

H

H

H

H

H

H

HL

H

H

H

H

H

HL

H

H

H

H

HL

H

H

H

HL

H

H

HH

H

H

H

H

H

H

L

H

HH

H

H

H

H

H

H

H

L

H0123456789L

L

L

LL

L

L

HL

L

H

LL

L

H

HL

H

L

LL

H

L

HL

H

H

LL

H

H

HH

L

L

LH

L

L

HH

H

H

H

H

H

H

H

H

L3.七段顯示譯計數器譯驅動器KHz顯示器脈沖信號（1）最常用的顯示器有：半導體發(fā)光二極管和液晶a顯示器。abcdefg共陽極顯示器abcdefg共陰極顯示器bcdfge顯示器分段布局圖脈沖信號計數器譯驅動器顯示器KHzabcdg共陰極顯示器abcdefga

b

c

d

e

f

g1

1

1

1

1

1

00

1

1

0

0

0

01

1

0

1

1

0

1fe74HC4511邏輯功能表字形輸出輸

入十進制或功能LE

BL3D2

D1

D0a

b

c

d

e

f

g0

L

H

H

L

L

L

L

H

H

HH

H

H

LL

H

H

L

L

L

H

L

H

H

L

L

L

LL

H

H

L

L

H

L

H

H

L

H

H

L

HL

H

H

L

L

H

H

H

H

H

H

L

L

HL

H

H

L

H

L

L

H

H

H

H

H

H

LL

H

H

L

H

L

H

L

H

H

L

L

L

LL

H

H

L

H

H

L

H

H

H

H

L

L

H7

L

H

H

L

H

H

H

H

H

LH

H

L

HL

H

H

H

L

L

L

L

L

L

L

L

L

LL

H

H

H

L

L

H

L

L

L

L

L

L

L十進制輸入輸出字或功能abcdefg形LE

BL3

D2D1

D010LHHHLHLLLLLLLL熄滅11LHHHLHHLLLLLLL熄滅12LHHHHLLLLLLLLL熄滅13LHHHHLHLLLLLLL熄滅14LHHHHHLLLLLLLL熄滅15LHHHHHHLLLLLLL熄滅燈測試XXLXHH

H

H

H

H

H滅燈鎖存XHLHHHXXXXXXXXLLL*LLLL熄滅*試用74HC4511和必要的門電路構成24小時及分鐘的譯碼電路，并將小時 的零熄滅。H7

H6

H5

H4110(0)(I)(II)(III)a~ga~ga~ga~gLE

A3LTBLLTBLLE

A3A2

A1

A0LE

A3LTBL≥1H3

H2

H1

H0M7

M6

M5

M4M3

M2

M1

M04511×4(III)A2

A1

A04511×4(II)LT

4511×4BL

(I)LE

A3

A2

A1

A04511×4(0)A2

A1

A04.3.3

數據選擇器1、數據選擇器的定義與功能數據選擇器：能實現數據選擇功能的邏輯電路。它的作用相當于多個輸入的單刀多擲開關，又稱

“多路開關”。數據選擇的功能：在通道選擇信號的作用下，將多個通道的數據分時傳送到公共的數據通道上去的。通道選擇數據輸出I0I1I

2

n

14選1數據選擇器（1）邏輯電路111&≥1Y4

路數據輸入端2

位地址碼輸入端使能信號輸入端，低電平有效1路數據輸出端4選1數據選擇器（2）工作原理及邏輯功能功能表EI111D0D1D2D321

1B

A輸

入輸出Y使能EN地址B

A10000×

×0

00

11

01

10D0D1D2D3&≥1Y0=0Y

D0

BAEI

D1BAEI

D2

BAEI

D3BAEI

EI

(m0

D0

m1D1

m2

D2

m3D3

)1、 集成電路數據選擇器74HC151的邏輯圖D1111111&&&&&&&&&&≥1≥12個互補輸出端74LS151的邏輯圖1個使能輸入端

8

路數據

輸入端3

個地址輸入端輸

入輸出使能E選擇S2

S1

S0YYHLH

L

LLL

D

0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD73、74LS151的功能表7i

ii0當E=1時，Y=1。當E=0時，Y的表達式為:Y

m0

D0

m1D1

m2

D2

m3

D3m4

D4

m5

D5

m6

D6

m7

D7

m

D2、74HC151示意框圖YYE74HC151D7D6D5D4D3D2D1D0S2

S1

S074LS151功能框圖5、數據選擇器74LS151的應用（1）數據選擇器組成邏輯函數產生器當E=0時：輸出Y的表達式為:7

m

0

D

0

m1

D1i

0

m

2

D

2

m

3

D3

.....m

7

D

7Y

m

i

Di當D0

=D3=D5

=D7=0D1

=D2=D4=D6=1

時：Y

m1

m2

m4

m6當D0

=D3=D5

=D7=1D1

=D2=D4=D6=0

時：Y

m0

m3

m5

m7D

7YYE74LS151D6D5D4D3D2D1D0S2

S1

S0控制Di

，就可得到不同的邏輯函數。例1

試用8選1數據選擇器74LS151產生邏輯函數L

XYZ

XYZ

XYL

XYZ

XYZ

XYZ

XYZ

m3

m5

m7

m64

4

5

5

6

6Y =m0D0+

m1D1+

m2D2+m3D3+m

D +

m

D

+

m

D +

m7D7L=m3+

m5+

m6+

m7E=0 X=S2,

Y=S1,

Z=S074HC151D0D1D2

D3D4

D5D6

D7

ES2S0S1LYXY

Z解：01比較Y與L，當D3=D5=D6=D7=1Y=LD0=D1=D2=D4=0時，利用8選1數據選擇器組成函數產生器的一般步驟a、將函數變換成最小項表達式b、將使器件處于使能狀態(tài)(E=0)c、地址信號C、B、A

作為函數的輸入變量d、處理數據輸入D0~D7信號電平。表達式中有mi相應Di

=1，其他的數據輸入端均為0。8選1數據選擇器位的擴展:用兩片74151組成二位八選一的數據選擇器輸入：D10D00D1

D01D12D02。D17D07=D

D輸出：Y1Y0=D10D00=D11D0112

02=D17D07通道選擇數據輸出數據輸出D00D01D07D10D11D17Y0Y110D ~

D17ES2SS10D0

YD1

74HC151D2D3D4

YD5D6D7ES2SS10D0

YD1

74HC151D2D3D4

YD5D6D7S2S1SS0D00D01D02D03D04D05D06D07Y0Y1Y

0Y

1D0D1D2D3D4D5D6D7S0S2S1EY74HC151YED10D11D12D13D14D15D16D17D0D1D2D3D4D5D6D7S0ES2S1Y74HC151YD00

~

D074、用8選1數據選擇器的擴展為16

8選1數據選擇器16選1數據選擇器數據輸入端：16路（D0~D15）通道地址碼：4位（DCBA）DCBA=0000~0111Y=

D0~D7DCBA=1000~1111Y=

D8~D15通道選擇數據輸出D0D1D7D8D9D15Y用8選1數據選擇器的擴展為16

選1數據選擇器的電路連接DCBAD

0D1DD

23D

4D

5D

6D

7D

2D

3D

4D

5D

6D

7ES2S1S0D

0D

1Y74H

C

151YD

8D9D10D

11D

12D

13D

14D

15YD

3D

4D

5D

6D

7ES2S1S0D

0D

1D

2Y1YY≥

1&5、數據選擇器74LS151的應用（2）用8選1數據選擇器實現并行數據到串行數據的轉換CP0L001110tt000001010011100101110111000=D0=00LQ

2Q

1計數器

Q

0CPD

0

D

1

D

2

D

3

D

4

D

5

D

6

D

7S

2S

1S

0E74H

C

151Y入0

1

1

0

1并1

04.4.4

數值比較器1. 1位數值比較器數值比較器：對兩個1位數字進行比較（A、B），以判斷其大小的邏輯電路。(設計)輸入：兩個一位二進制數

A、B。輸出：F

A>B

=1，表示A大于BFA<B

=1，表示A小于BFA=B

=1，表示A等于B真值表BA11&&≥1FA＞BFA=BFA＜B1位數值比較器的邏輯圖輸

入輸

出A

BFA>B

FA<B

FA=B0

11

01

10

1

01

0

00

0

1邏輯表達式=

A

BF

A>BFA<

B

=

A

BFA=B

=

A

B

+

AB2、2

位數值比較器：比較兩個2

位二進制數的大小輸入：兩個2位二進制數—A=A1

A0

、B=B1

B0真值表001A0

<

B0A1

=

B1A1

=

B1A1

=

B1

A0

=

B0

0

00A1

<

B1

×0A1

B1

A0

B0A1

>

B1

×FA>B

FA<B1

00

1A0

>

B0

1

00

1FA=B輸

入

輸

出邏輯表達式FA>B

=

(A1>B1)

+

(

A1=B1)(A0>B0)FA<B

=

(A1<B1)

+

(

A1=B1)(A0<B0)FA=B=(A1=B1)(A0=B0)當

（A1、B1）不相等時，無需比較低位（A0、B0），高位比較的結果就是兩個數的比較結果。當 相等時，兩數的比較結果由低位比較的結果決定。FA>B

=

(A1>B1)

+

(

A1=B1)(A0>B0)FA<B

=

(A1<B1)

+

(

A1=B1)(A0<B0)FA=B=(A1=B1)(A0=B0)兩位數值比較器邏輯圖A1B1A0B01

位數值比較器1

位數值比較器A1＞B1A

=B1

1A1＜B1A0＞B0A0=B0A0＜B0G1G2&&G3&≥1≥1FA＞BFA=BFA＜B多位數值比較器的設計原則先從

比起,

不等時，數值的大小由

確定。若

相等,則再比較低位數,比較結果由低位的比較結果決定。3

集成數值比較器(1.)集成數值比較器74HC85的功能74HC85是四位數值比較器，其工作原理和兩位數值比較器相同。A1

B1A2

B2

A3

B3A0B0IA＞BIA＜BIA=BFA＜BFA=BFA＞B74HC85B3IA＜

BIA=BIA＞

BFA＞

BFA=BFA＜

BGNDVCCA3B2

A2A1B

1A0B074HC85的引腳圖74HC85的示意框圖輸

入輸

出A3

B3

A2

B2

A1

B1

A0

B0

IA>B

IA<B

IA=BFA>B

FA<B

FA=BA3

>

B3

×

×

×

×

×

×A3

<

B3

×

×

×

×

×

×H

L

LL

H

LA3

=

B3

A2

>

B2

×

×

×

×

×A3

=

B3

A2

<

B2

×

×

×

×

×H

L

LL

H

LA3

=

B3

A2

=

B2

A1

>

B1

×

×

×

×A3

=

B3

A2

=

B2

A1

<

B1

×

×

×

×H

L

LL

H

LA3

=

B3

A2

=

B2

A1

=

B1

A0

>

B0

×

×

×A3

=

B3

A2

=

B2

A1

=

B1

A0

<

B0

×

×

×H

L

LL

H

LA3

=

B3

A2

=

B2

A1

=

B1

A0

=

B0

H

L

LA3

=

B3

A2

=

B2

A1

=

B1

A0

=

B0

L

H

LA3

=

B3

A2

=

B2

A1

=

B1

A0

=

B0

×

×

HH

L

LL

H

LL

L

HA3

=

B3

A2

=

B2

A1

=

B1

A0

=

B0

H

H

LA3

=

B3

A2

=

B2

A1

=

B1

A0

=

B0

L

L

LL

L

LH

H

L4位數值比較器74HC85的功能表2.

集成數值比較器的位數擴展用兩片74HC85組成8位數值比較器（串聯擴展方式）。輸入:A7

A6A5A4A3

A2A1A0、B7B6B5B4B3

B2B1B0輸出:FA

BFA

B

FA

B低

4

位高

4

位001

A0

B0

A1

B1

A2

B2

A3

B3A4

B4

A5

B5

A6

B6

A7

B7A3

B3A1

B1

A2

B2A3

B3A0B0IA＞BIA＜BIA=BFA=BFA＜BFA＞BA0

B0IA＞BIA＜BIA=BFA＜BFA=BFA＞BFA＜BFA=BFA＞B片A1

B1

A2

B2低位片輸出在位數較多且要滿足一定的速度要求時采取并聯方式，它比串聯擴展方式工作速度快。用兩片74HC85組成16位數值比較器（串聯擴展方式）。

010A0

B0

A1

B1

A2

B2

A3

B3A4

B4

A5

B5

A6

B6

A7

B7A1

B1

A2

B2

A3

B3A0

B0

A1

B1

A2

B2

A3

B3A0

B0IA＞BIA＜BIA=BFA=BFA＜B

FA＞BC0IA＞BIA＜BIA=BFA＜BFA=BFA＞BFA=BFA＜B

FA＞B片輸出01

0A0

B0

A1

B1

A2

B2

A3

B3A4

B4

A5

B5

A6

B6

A7

B7A1

B1

A2

B2

A3

B3A1

B1

A2

B2

A3

B3A0

B0IA＞

BIA＜BIA=BFA=B

FA＜B

FA＞B低位C0

片A0

B0IA＞BIA＜BIA=BFA=BFA＜BFA＞BC1FA＜BFA

BFA＞BB11A11~B8A8B7A7~B4A4B15A15~B12A12B3A3~B0A0用74HC85組成16位數值比較器的并聯擴展方式。B0

A0IA＜BIA=BIA＞BFA＜BFA＞BC3B3

A3

B2

A2

B1

A1B15

A15

B12

A12B8

A8IA＜BIA=BIA＞BFA＜BFA＞BC2B3

A3

B2

A2

B1

A1

B0

A0B4

A4B0

A0IA＜BIA=BIA＞BFA＜BFA＞BC1B3

A3

B2

A2

B1

A1

B0

A0IA＜BIA=BIA＞BFA＜BFA＞BC0B3

A3

B2

A2

B1

A1

B0

A00B3

A3

B2

A2

B1

A1BA00010010010010

0

1F

FFA=BC4IA＜BIA=BIA＞BB3A3~B0A0B7A7~B4A4B11A11~B8A8B15A15~B12A12輸出1

1

0

1+

1

0

0

1

1

0

0

1

1

0

1

1

0@在兩個1位二進制數相加時，不考慮低位來的進位的相加---半加@在兩個二進制數相加時，考慮低位進位的相加---全加加法器也因此分為半加器和全加器兩種。.5算術運算電路1兩個4

位二進制數相加:作業(yè)4.5.14.5.6、半加器和全加器ABSCHA半加器全加器FAAiBiCi-1

CiSi（1）

1位半加器（Half

Adder）不考慮低位進位，將兩個1位二進制數A、B相加的器件。圖4.5.1(a)&&&&1ABSC半加器的真值表邏輯表達式S

ABABC

=

AB邏輯圖（2）

全加器（Full

Adder）全加器能進行加數、被加數和低位來的進位信號相加，并根據求和結果給出該位的進位信號。SiAiCi-1邏輯表達式Bi0

1

0

11

0

1

00

0

1

00

1

1

1CiAiCi-1Bi全加器真值表1

10

11

011

00

01

1

11

1

01

0

1

0

11

0

00

1

1

00

1

00

0

1

1

0000ii

i-1

iA

B

C

S

CiCi

Ai

BiAiBiCi-1111SiCi≥1≥1&&邏輯圖Si

AiBiCi1

AiBiCi1

AiBiCi1

AiBiCi1圖

4.5.3

(b)A

iB

iC

i

-

1C

iS

i∑C

IC

O

Bi

Ci

1

AiCi

1邏輯符號邏輯表達式（用與或非門實現）采用包圍0的方法進行化簡得：用盡少的門電路組成全加器邏輯圖AiBi=1&&&Ci-1=1SiCi邏輯表達式Si

AiBiCi1

AiBiCi1

AiBCi1

AiBiCi1(Ai

Bi)Ci1

(Ai

Bi

)Ci1Si

Ai

Bi

Ci

1Ci

AiBi

AiCi1

BiCi1C

i

A

i

B

i

A

i

B

i

C

i

A

i

B

i

C

i

A

i

B

i

(

A

i

B

i

)

C

i如何用兩個半加器加上合適的邏輯門構成一個全加器？A0B0A1B1A2B2A3B3S0S1S2S30C-1C3C0C1C2FA0FA1FA2FA31

1

0

100

10

1+1

101

0

1 1

02、多位數加法器如何用1位全加器實現兩個四位二進制數相加？A3

A2

A1

A0

+

B3

B2

B1

B0

=?（1）串行進位加法器低位的進位信號送給鄰近 作為輸入信號，任一位的加法運算必須在低一位的運算完成之后才能進行。串行進位加法器運算速度不高。（2）超前進位加法器提高運算速度的基本思想：設計進位信號產生電路，在有每位的加數和被加數時，同時獲得該位全加的進位信號，而無等待從最低位開始向

逐位傳送進位信號。定義第i位的進位信號（Ci

）：Ci

Ai

Bi

(

Ai

Bi

)Ci1定義兩個中間變量Gi和Pi

：Gi=

AiBipi

(

Ai

Bi

)Si

Ai

Bi

Ci

1Ci=

Gi＋Pi

Ci-1pi

(

Ai

Bi

)4位全加器進位信號的產生：Ci=

Gi＋Pi

Ci-1C0=

G0+P0

C-1C1=

G1+P1

C0Gi=

AiBi=

G1+P1

G0+

P1P0

C-1C2=

G2+P2

C1=

G2+P2

G1+

P2

P1

G0+

P2C3=

G3+P3

C2P1

P0C-1=

G3+P3

（G2+

P2

C1

)=G3+P3

G2+P3P2

C1=G3+P3