圖5.4.9聲訊信號(hào)施密特觸發(fā)器整形、單穩(wěn)態(tài)觸發(fā)器觸發(fā)和輸出檢測(cè)波形本章小結(jié)1.555定時(shí)器是一種用途廣泛的集成電路，外接少量的阻容元件即可組成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器，還可以靈活地組成多種實(shí)際應(yīng)用電路。2.多諧振蕩器沒(méi)有穩(wěn)定狀態(tài)，只有兩個(gè)暫穩(wěn)態(tài)。多諧振蕩器不需外加輸入信號(hào)，接通電源后即可輸出一定頻率和脈寬的矩形脈沖，是一種自激振蕩電路。改變定時(shí)元件R、C的參數(shù)可調(diào)節(jié)輸出矩形脈沖的振蕩頻率。在要求不是太高的場(chǎng)合常用由555定時(shí)器組成的多諧振蕩器作為脈沖信號(hào)源，在振蕩頻率穩(wěn)定度要求較高的場(chǎng)合，可采用石英晶體多諧振蕩器。3.施密特觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，每個(gè)穩(wěn)定狀態(tài)都是依靠輸入電平維持，不具備記憶功能。施密特觸發(fā)器有VT+和VT-兩個(gè)閥值電壓，具有滯回電壓傳輸特性，回差電壓VT=VT+?VT-。調(diào)節(jié)回差電壓的大小可改變輸出脈沖的寬度和電路的抗干擾能力。施密特觸發(fā)器常用于實(shí)現(xiàn)電子電路中的波形變換、整形和幅度鑒別等工作。4.單穩(wěn)態(tài)觸發(fā)器有一個(gè)穩(wěn)定狀態(tài)和一個(gè)暫穩(wěn)狀態(tài)。在沒(méi)有輸入觸發(fā)脈沖時(shí)，電路處于穩(wěn)定狀態(tài)；在輸入觸發(fā)脈沖的作用下，電路進(jìn)入暫穩(wěn)態(tài)，經(jīng)過(guò)一段時(shí)間后，自動(dòng)返回穩(wěn)定狀態(tài)，從而輸出一定脈沖寬度的矩形波。調(diào)節(jié)定時(shí)元件R、C的參數(shù)可改變輸出矩形脈沖信號(hào)的脈寬。單穩(wěn)態(tài)觸發(fā)器常用于實(shí)現(xiàn)電子電路中的脈沖整形、脈沖定時(shí)和脈沖展寬等工作。第6章數(shù)模與模數(shù)轉(zhuǎn)換器學(xué)習(xí)目標(biāo)及重點(diǎn)與難點(diǎn)1.學(xué)習(xí)目標(biāo) （1）了解D/A轉(zhuǎn)換器、權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器、倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的基本概念，并熟悉D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)。（2）了解A/D轉(zhuǎn)換器、并聯(lián)比較型A/D轉(zhuǎn)換器的基本工作原理，并熟悉A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)。2.重點(diǎn)與難點(diǎn)D/A轉(zhuǎn)換器的基本概念；權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的基本原理；倒T型電阻網(wǎng)絡(luò)轉(zhuǎn)換器的基本原理；D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)；并聯(lián)比較型A/D轉(zhuǎn)換器的基本原理；A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)；6.1D/A轉(zhuǎn)換器重點(diǎn)內(nèi)容1、D/A轉(zhuǎn)換器的基本概念；2、權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的基本原理；3、倒T型電阻網(wǎng)絡(luò)轉(zhuǎn)換器的基本原理；4、D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)。難點(diǎn)內(nèi)容1、權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的基本原理；2、倒T型電阻網(wǎng)絡(luò)轉(zhuǎn)換器的基本原理。內(nèi)容提要6.1.1權(quán)電阻網(wǎng)絡(luò)D/A數(shù)/模轉(zhuǎn)換器（D/A）是能將輸入的數(shù)字量轉(zhuǎn)換成與該數(shù)字量成線性比例，以模擬量電壓或電流形式輸出的一種器件。實(shí)現(xiàn)數(shù)模轉(zhuǎn)換的電路有多種方式，但比較常用的是電阻網(wǎng)絡(luò)數(shù)模轉(zhuǎn)換器。1.電路組成4位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，如圖6.1.1所示。它主要由權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換電路和求和運(yùn)算放大器組成。其中權(quán)電阻網(wǎng)絡(luò)是核心，求和運(yùn)算放大器構(gòu)成了一個(gè)電流電壓變換器，將流過(guò)各權(quán)電阻的電流相加，并轉(zhuǎn)換2.工作原理在圖6.1.1所示電路中，4位權(quán)電阻23R、22R、21R、20R的大小是分別按4位二進(jìn)制數(shù)的位權(quán)大小取定的，分別表示4位二進(jìn)制數(shù)中各位二進(jìn)制數(shù)值對(duì)應(yīng)的權(quán)電阻阻值。D3D2D1D0表示輸入數(shù)字量N的4位二進(jìn)制數(shù)，模擬電子開(kāi)關(guān)Si受輸入第i位數(shù)字量Di的控制。權(quán)電阻網(wǎng)絡(luò)中最低位LSB[18]最低有效位LSB為L(zhǎng)eastSignificantBit的英文簡(jiǎn)稱。（對(duì)應(yīng)D0）的阻值最大，為23R，然后依次減半，最高位MSB[19]最高有效位MSB為MostSignificantBit的英文簡(jiǎn)稱。（對(duì)應(yīng)D3）的阻值最小，為20R。4個(gè)電子開(kāi)關(guān)S3、S2、S1、S0的狀態(tài)，分別受輸入數(shù)字量D3、D2、D1、D0的取值控制。當(dāng)輸入數(shù)字量Di=1時(shí)，開(kāi)關(guān)Si合向1端與基準(zhǔn)電壓VREF連接，有電流Ii流向∑點(diǎn)；當(dāng)輸入數(shù)字量Di=0時(shí)，開(kāi)關(guān)Si合向0[18]最低有效位LSB為L(zhǎng)eastSignificantBit的英文簡(jiǎn)稱。[19]最高有效位MSB為MostSignificantBit的英文簡(jiǎn)稱。（6.1.1）而，，，，，代人式（6.1.1），有（6.1.2）對(duì)于n位輸入的權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，當(dāng)負(fù)反饋電阻取為R/2時(shí)，輸出電壓為（6.1.3）圖6.1.14位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器上式表明，輸出模擬電壓vO的大小正比于輸入的數(shù)字量D，從而實(shí)現(xiàn)了從圖6.1.14位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的優(yōu)點(diǎn)是結(jié)構(gòu)比較簡(jiǎn)單，使用的電阻元件較少，轉(zhuǎn)換速度較快，缺點(diǎn)是各個(gè)電阻的阻值相差較大，尤其是在輸入數(shù)字量的位數(shù)較多時(shí)，例如8位時(shí)，如果取權(quán)電阻網(wǎng)絡(luò)中最小的電阻為R=10K，那么最大的電阻阻值將達(dá)到1.28M，兩者相差128倍之多。在阻值如此大范圍變化的情況下，要嚴(yán)格保持每個(gè)電阻阻值的精度，并依次相差一半的要求是十分困難的，尤其對(duì)制作集成電路更加不利。6.1.2R?2R倒T形電阻網(wǎng)絡(luò)D/A1.電路組成4位R?2R倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器電路，如圖6.1.2所示。R?2R倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器主要由R?2R倒T形電阻網(wǎng)絡(luò)、電子模擬開(kāi)關(guān)和求和運(yùn)算放大器組成。與權(quán)電阻網(wǎng)絡(luò)相比，它只有R和2R兩種阻值的電阻，這對(duì)于集成工藝非常有利。同樣，通過(guò)一個(gè)將電流變換成電壓的求和運(yùn)算放大器，將流過(guò)各倒T形2R電阻支路的電流相加，并轉(zhuǎn)換成與輸入數(shù)字2.工作原理與圖6.1.1所示電路相同，在圖6.1.2所示電路中，4個(gè)電子模擬開(kāi)關(guān)S3、S2、S1、S0的狀態(tài)，分別受輸入數(shù)字量D3、D2、D1、D0的取值控制，當(dāng)輸入數(shù)字量Di=1時(shí)，開(kāi)關(guān)Si合向1端，將相應(yīng)的倒T形2R電阻支路與求和運(yùn)算放大器的反相輸入端連接；當(dāng)輸入數(shù)字量Di=0時(shí)，開(kāi)關(guān)Si合向0端，將相應(yīng)的倒T形2R電阻支路與地連接。由圖6.1.2所示電路還可以看出，由于工作在線性反相輸入狀態(tài)的運(yùn)算放大電器的反相輸入端相當(dāng)于接地（虛地），所以無(wú)論模擬開(kāi)關(guān)Si合于何種位置，與Si相連的倒T形2R電阻支路從效果上看總是接“地”的，即流經(jīng)每條倒T形2R電阻支路的電流與模擬開(kāi)關(guān)Si的狀態(tài)無(wú)關(guān)；從R?2R倒T形電阻網(wǎng)絡(luò)的A、D、C、D每個(gè)節(jié)點(diǎn)向左看，每個(gè)二端網(wǎng)絡(luò)的等效電阻均為R，故從基準(zhǔn)電壓VREF輸出的電流恒為I=VREF/R，而流經(jīng)倒T形2R電阻支路的電流從高位到低位按2的負(fù)整數(shù)冪遞減，從右到左分別為I3=I/2，I2=I/4，I1=I/8，I0=I/16。由圖6.1.2（6.1.4）對(duì)于n位輸入的R?2R倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，當(dāng)負(fù)反饋電阻取為R時(shí)，有（6.1.5）輸出電壓為（6.1.6）上式表明，輸出模擬電壓vO的大小正比于輸入的數(shù)字量D，從而實(shí)現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。由于流過(guò)倒T形2R電阻支路的電流恒定不變，故在開(kāi)關(guān)狀態(tài)變化時(shí)，不需建立電流變化時(shí)間，所以D/A轉(zhuǎn)換速度高，在D/A轉(zhuǎn)換器中被廣泛采用。圖圖6.1.24位R?2R倒T形權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器6.1.3D/A在D/A轉(zhuǎn)換器中一般用分辨率和轉(zhuǎn)換誤差來(lái)描述轉(zhuǎn)換精度[20]參見(jiàn)，王毓銀主編.數(shù)字電路邏輯設(shè)計(jì).第2版.北京：高等教育出版社，2005：420422.20]。標(biāo)稱的[20]參見(jiàn)，王毓銀主編.數(shù)字電路邏輯設(shè)計(jì).第2版.北京：高等教育出版社，2005：420422.1.分辨率分辨率是D/A轉(zhuǎn)換器對(duì)輸入微小量變化敏感程度的表征。其定義為D/A轉(zhuǎn)換器模擬輸出電壓可能被分離的等級(jí)，n位D/A轉(zhuǎn)換器最多有2n個(gè)不同的模擬量輸出值，其分辨率為2n。顯然，輸入數(shù)字量位數(shù)愈多，輸出電壓可分離的等級(jí)愈多，分辨率愈高。因此，在實(shí)際應(yīng)用中，往往用輸入數(shù)字量的位數(shù)表示D/A轉(zhuǎn)換器的分辨率，有（6.1.7）2.轉(zhuǎn)換精度轉(zhuǎn)換精度指的是D/A轉(zhuǎn)換器的模擬電壓的實(shí)際輸出值與理想輸出值間的最大誤差。轉(zhuǎn)換精度是一個(gè)綜合指標(biāo)，不僅與D/A轉(zhuǎn)換器中元件參數(shù)的精度有關(guān)，而且還與環(huán)境溫度、求和運(yùn)算放大器的溫度漂移以及轉(zhuǎn)換器的位數(shù)有關(guān)。所以要獲得高精度的D/A轉(zhuǎn)換結(jié)果，除了要正確選用D/A轉(zhuǎn)換器的位數(shù)，還要選用低漂移的求和運(yùn)算放大器。通常要求D/A轉(zhuǎn)換器的誤差小于最低有效位（LSB）電壓的一半，即小于VLSB/2。3.轉(zhuǎn)換時(shí)間轉(zhuǎn)換時(shí)間是指D/A轉(zhuǎn)換器在輸入數(shù)字量轉(zhuǎn)換，到輸出模擬電壓或電流達(dá)到穩(wěn)定值時(shí)所需要的時(shí)間。它反映的是D/A轉(zhuǎn)換器的工作速度，其值愈小，工作速度愈高。一般產(chǎn)品說(shuō)明中給出的都是輸入從全0跳變?yōu)槿?（或從全1跳變?yōu)槿?）時(shí)的轉(zhuǎn)換時(shí)間。4.溫度系數(shù)溫度系數(shù)指在規(guī)定的溫度范圍內(nèi)，溫度每變化1°C時(shí)，6.1.4常用集成D/A轉(zhuǎn)換器（DAC應(yīng)對(duì)不同技術(shù)指標(biāo)的市場(chǎng)需求，DAC已形成品種齊全的集成D/A轉(zhuǎn)換器系列。集成D/A轉(zhuǎn)換器通常只將電阻網(wǎng)絡(luò)、電子開(kāi)關(guān)等集成，集成電路中并不包含運(yùn)算放大器、基準(zhǔn)電壓源等。常用的集成D/A轉(zhuǎn)換器有8位、10位、12位、16位等。幾種常用集成D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)，如表6.1.1所示。表6.1.1型號(hào)位數(shù)輸入方式轉(zhuǎn)換精度轉(zhuǎn)換時(shí)間電源電壓/V說(shuō)明DAC08328并行0.3%1s5~15兩級(jí)寄存緩沖AD75248并行0.25%400ns5~15一級(jí)寄存緩沖AD752010并行0.3%500ns5~15早期產(chǎn)品AD753412串行1.5s11.4~15.75AD754616并行0.012%10s5、5高精度、分段下面以DAC0832為例，簡(jiǎn)單介紹集成D/A轉(zhuǎn)換器的應(yīng)用。DAC0832是用CMOS工藝制成的20腳雙列直插式單片八位D/A轉(zhuǎn)換器。它的內(nèi)部結(jié)構(gòu)框和引腳排列圖如圖6.1.3所示。DAC0832由一個(gè)8位輸入寄存器、一個(gè)8位DAC寄存器和一個(gè)8位D/A轉(zhuǎn)換器三大部分組成。由于有兩個(gè)可以分別控制的數(shù)據(jù)寄存器，所以使用時(shí)有較大的靈活性，可根據(jù)需要接成不同的工作方式。該D/A轉(zhuǎn)換器內(nèi)部采用的是電流輸出的倒T型電阻網(wǎng)絡(luò)，使用時(shí)需要外接求和運(yùn)算放大器。芯片中已設(shè)置了反饋電阻R1.DAC0832的主要性能參數(shù)工作電壓：+5V～+15V分辨率：8位電流穩(wěn)定時(shí)間：1s基準(zhǔn)電壓：-10V～+10V功耗：200mW圖圖6.1.3DAC0832(a)內(nèi)部結(jié)構(gòu)框圖(b)引腳排列圖(a)(b)2.DAC0832的引腳和功能：片選信號(hào)，輸入低電平有效。即當(dāng)加于此腳的信號(hào)為低電平時(shí)，可將輸入數(shù)字信號(hào)鎖存到輸入寄存器中。ILE：輸入允許信號(hào)，輸入高電平有效。：數(shù)據(jù)輸入選通信號(hào)，輸入低電平有效。D7~D0：8位輸入數(shù)字信號(hào)。信號(hào)、ILE和共同控制輸入寄存器的數(shù)據(jù)輸入。只有當(dāng)、ILE和同時(shí)有效時(shí)，輸入寄存器才被打開(kāi)，其輸出端Q跟隨輸入端D的變化而變化。在維持＝0、ILE＝1的情況下，由0變?yōu)?，輸入寄存器鎖存輸入數(shù)字信號(hào)，這時(shí)，即使外面輸入的數(shù)字?jǐn)?shù)據(jù)發(fā)生變化，輸入寄存器的輸出也不變化。：數(shù)據(jù)傳送控制信號(hào)，輸入低電平有效。該信號(hào)用來(lái)控制是否允許將輸入寄存器中的內(nèi)容傳送給DAC寄存器進(jìn)行轉(zhuǎn)換。：數(shù)據(jù)傳送選通信號(hào)，輸入低電平有效。當(dāng)與同時(shí)有效時(shí)，DAC寄存器處于開(kāi)放狀態(tài)，輸出隨輸入的變化而變化，也就是說(shuō)，將存于輸入寄存器的8位數(shù)據(jù)傳送到DAC寄存器中；在維持0的情況下，由0變1，DAC寄存器就鎖存數(shù)據(jù)，其輸出不隨輸入變化，確保D/A轉(zhuǎn)換過(guò)程中被轉(zhuǎn)換的數(shù)字量是穩(wěn)定的。Iout1：模擬電流輸出端，當(dāng)DAC寄存器全為1時(shí)，Iout1最大；全為0時(shí)，DAC最小。Iout2：模擬電流輸出端，電路中保證Iout1+Iout2＝常數(shù)，Iout2端一般接地。Rf：反饋電阻（在芯片內(nèi)）接線端。VREF：參考電壓源輸入端。一般此腳與外部一個(gè)精確、穩(wěn)定的電壓源相連。Iout2可在－10~＋10V范圍內(nèi)選擇。VCC：電源輸入端，其值為+5~+15V。DGND：數(shù)字電路接地端。AGND：模擬電路接地端。通常與數(shù)字電路接地端連接。3.DAC8032的工作方式⑴單緩沖方式。單緩沖方式是控制輸入寄存器和DAC寄存器同時(shí)接收資料，或者只用輸入寄存器而把DAC寄存器接成直通方式。此方式適用只有一路模擬量輸出或幾路模擬量異步輸出的情況。⑵雙緩沖方式。雙緩沖方式是先使輸入寄存器接收資料，再控制輸入寄存器的輸出資料到DAC寄存器，即分兩次鎖存輸入資料。此方式適用于多個(gè)D/A轉(zhuǎn)換同步輸出的情況。⑶直通方式。直通方式是資料不經(jīng)兩級(jí)鎖存器鎖存，此方式適用于連續(xù)反饋控制線路，不過(guò)在使用時(shí)，必須通過(guò)另加I/O接口與CPU連接，以匹配CPU與D/A轉(zhuǎn)換。4.工作方式DAC0832的應(yīng)用有三種工作方式：雙緩沖器型方式、單緩沖器型方式和直通型方式，如圖6.1.圖圖6.1.4(a)雙緩沖器型(b)單緩沖器型(c)直通型(a)(c)(b)雙緩沖器型工作方式,如圖6.1.4（a）所示。此方式應(yīng)首先將接低電平，將輸入數(shù)據(jù)先鎖存在輸入寄存器中。當(dāng)需要D/A轉(zhuǎn)換時(shí)，再將接低電平，將數(shù)據(jù)送入DAC寄存器中并進(jìn)行轉(zhuǎn)換，其工作方式為兩級(jí)緩沖方式。單緩沖器型工作方式，如圖6.1.4（b）所示。此方式中DAC寄存器處于常通狀態(tài)，當(dāng)需要D/A轉(zhuǎn)換時(shí)，將直通型工作方式，如圖6.1.4（6.2A/D轉(zhuǎn)換器重點(diǎn)內(nèi)容并聯(lián)比較型A/D轉(zhuǎn)換器的基本原理；雙積分A/D轉(zhuǎn)換器的基本原理；3、A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)；難點(diǎn)內(nèi)容1、并聯(lián)比較型A/D轉(zhuǎn)換器的基本原理2、雙積分A/D轉(zhuǎn)換器的基本原理內(nèi)容提要6.2.1并聯(lián)比較型A/D轉(zhuǎn)換的一般工作過(guò)程直接A/D轉(zhuǎn)換方式，一般要先對(duì)待轉(zhuǎn)換的模擬量進(jìn)行取樣、保持，然后再進(jìn)行量化和編碼。一般取樣與保持在取樣保持電路中完成，量化和編碼在A/D轉(zhuǎn)換器中完成。1.取樣與保持取樣是對(duì)模擬信號(hào)進(jìn)行周期性抽取樣值的過(guò)程，就是把隨時(shí)間連續(xù)變化的模擬信號(hào)轉(zhuǎn)變?yōu)闀r(shí)間上斷續(xù)、在幅度上等于取樣時(shí)間內(nèi)模擬信號(hào)大小的一串?dāng)嗬m(xù)脈沖信號(hào)。取樣的工作過(guò)程示意，如圖6.2.1所示。圖中，vI(t)為輸入模擬信號(hào)，S(t)為取樣脈沖信號(hào)，vO(t)為取樣輸出信號(hào)。在圖6.2.1(a)中，當(dāng)取樣脈沖信號(hào)S(t)為高電平時(shí)，取樣開(kāi)關(guān)S閉合接通，使輸出vO(t)=vI(t)，而當(dāng)取樣脈沖信號(hào)S(t)為低電平時(shí)，取樣開(kāi)關(guān)S斷開(kāi)，使輸出vO(t)=0。因此，每經(jīng)過(guò)一個(gè)取樣周期TS，對(duì)輸入信號(hào)取樣一次，在輸出端便得到輸入信號(hào)的一個(gè)取樣值。從圖6.2.1(b)可以看出，取樣脈沖信號(hào)S(t)的頻率愈高，取得的輸出信號(hào)vO(t)經(jīng)低通濾波后愈能真實(shí)地復(fù)現(xiàn)輸入信號(hào)vI(t)。為了不失真地恢復(fù)原模擬輸入信號(hào)，根據(jù)取樣定理，取樣信號(hào)S(t)的頻率fS，必須大于等于輸入模擬信號(hào)vI(t)中最高頻率分量的頻率fmax的兩倍，即取樣信號(hào)S(t)的頻率fS必須滿足fS≥2fmax（6.2.1）式（6.2.1）給定了最低的取樣頻率，實(shí)際使用的頻率一般為輸入模擬信號(hào)中最高頻率分量頻率的2.5~3.0倍。將取樣所得信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)往往需要一定的時(shí)間，為了給后續(xù)的量化與編碼電路提供一個(gè)穩(wěn)定值，取樣電路的輸出必須保持一段時(shí)間。一般取樣與保持過(guò)程都是同時(shí)完成的。取樣與保持過(guò)程示意，如圖6.2.2所示。圖6.2.2（a）所示為一種常見(jiàn)的取樣保持電路，其中場(chǎng)效應(yīng)管T是一個(gè)受取樣信號(hào)S(t)控制的電子開(kāi)關(guān)S，電容C為保持電容，接成跟隨器的圖圖6.2.1（a）取樣原理圖（b）取樣工作波形圖（a）（b）運(yùn)算放大器起緩沖隔離作用。在取樣脈沖信號(hào)S(t)為高電平持續(xù)時(shí)間t1段內(nèi)，場(chǎng)效應(yīng)管T導(dǎo)通，輸入信號(hào)vI(t)經(jīng)T向保持電容C充電。假定C的充電時(shí)間常數(shù)遠(yuǎn)小于t1，則電容C上的電壓vC(t)在S(t)高電平持續(xù)時(shí)間t1段內(nèi)，能及時(shí)跟上vI(t)的取樣變化，因而跟隨器的輸出vO(t)也就能及時(shí)跟上vI(t)的取樣變化。取樣結(jié)束，當(dāng)取樣脈沖信號(hào)S(t)為低電平時(shí)，場(chǎng)效應(yīng)管T迅速截止。如果T的截止電阻和運(yùn)算放大器A的輸入電阻都足夠大，則電容C上的電壓vC(t)就能保持前一取樣時(shí)間內(nèi)輸入vI(t)的值，一直保持到下一個(gè)取樣脈沖到來(lái)之前基本不變。當(dāng)下一個(gè)取樣脈沖到來(lái)，電容C上的電壓vC(t)又重新跟隨輸入信號(hào)vI(t)的變化，輸出信號(hào)vO(t)也就又跟隨輸入信號(hào)vI(t)的變化。經(jīng)過(guò)一連串取樣脈沖序列作用后，取樣保持電路的輸出信號(hào)vO(t)波形如圖6.2.2（b）中所示，圖中幅值的若干“平臺(tái)”分別等于前一取樣時(shí)刻輸入信號(hào)vI(t)的瞬時(shí)值，也就是轉(zhuǎn)換成數(shù)字量的取樣值。圖圖6.2.2取樣（a）取樣保持電路圖（b）工作波形圖（a）（b）2.量化與編碼取樣保持電路輸出的是一串大小不一的斷續(xù)脈沖信號(hào)。數(shù)字量不僅在時(shí)間上離散，而且數(shù)值的大小變化也是不連續(xù)的。這就是說(shuō)，任何一個(gè)數(shù)字量的大小只能是某個(gè)規(guī)定最小數(shù)量單位的整數(shù)倍。在進(jìn)行A/D轉(zhuǎn)換時(shí)，要把大小不一的取樣電壓表示為這個(gè)最小數(shù)量單位的整數(shù)倍。這個(gè)過(guò)程稱為量化，所取用的最小數(shù)量單位稱為量化單位，用?表示。顯然，數(shù)字信號(hào)最低有效位（LSB）的1所對(duì)應(yīng)的數(shù)量大小就等于?。由于取樣跟隨的是模擬信號(hào)某一時(shí)刻的幅值，是瞬時(shí)值，那么它就不一定正好是量化單位Δ的整數(shù)倍，因而在量化過(guò)程中不可避免地會(huì)引入誤差，這種誤差稱為量化誤差。量化誤差屬于原理誤差，它是無(wú)法消除的。顯然，A/D轉(zhuǎn)換器的位數(shù)越多，1LSB所對(duì)應(yīng)的Δ值越小，量化誤差的絕對(duì)值越小。量化誤差的大小與轉(zhuǎn)換輸出的二進(jìn)制碼的位數(shù)和基準(zhǔn)電壓VREF的大小有關(guān)，還與如何劃分量化電平有關(guān)。量化的方法一般有舍尾取整法和四舍五入法兩種。舍尾取整的處理方法是，如果輸入電壓vI(t)是在兩個(gè)相鄰的量化值之間時(shí)，即(n-1)Δ＜vI(t)＜nΔ時(shí)，取vI(t)的量化值為(n-1)Δ。四舍五入的處理方法是，如果vI(t)的尾數(shù)不足Δ/2時(shí)，舍去尾數(shù)取整數(shù)；如果vI(t)的尾數(shù)大于或等于Δ/2時(shí)，則其量化值在原數(shù)上加一個(gè)Δ。由于四舍五入量化方法，產(chǎn)生的量化誤差相對(duì)較小，所以大多數(shù)A/D轉(zhuǎn)換器采用的都是四舍五入量化方法。例如要將0～1V的模擬電壓轉(zhuǎn)換為3位二進(jìn)制碼時(shí)，取量化單位Δ=（2/15）V，凡數(shù)值在（0～1/15）V之間的模擬電壓都當(dāng)作0Δ，并用二進(jìn)制數(shù)000表示；而數(shù)值在（1/15～3/15）V之間的模擬電壓都當(dāng)作1Δ，并用二進(jìn)制數(shù)001表示；……。其具體劃分量化電平的示意，如圖6.2.3所示。顯然，無(wú)論如何劃分量化電平，量化誤差都不可避免，量化分級(jí)越多（A/D轉(zhuǎn)換器的位數(shù)越多），量化間隔越小，量化誤差越小，電路越復(fù)雜。因此應(yīng)當(dāng)根據(jù)實(shí)際要求，合理選擇A/D轉(zhuǎn)換器的位數(shù)。將量化后的結(jié)果用二進(jìn)制碼或其他代碼表示出來(lái)的過(guò)程稱為編碼。經(jīng)編碼輸出的代碼就是A/D轉(zhuǎn)換器的轉(zhuǎn)換結(jié)果。圖圖6.2.3劃分量化電平方法舉例6.2.2并聯(lián)比較型A/D3位并聯(lián)比較型A/D轉(zhuǎn)換器原理電路如圖6.2.4所示。它由基準(zhǔn)電壓VREF、電壓比較器、寄存器和代碼轉(zhuǎn)換器等部分組成。圖中按圖6.2.3所示的方法，首先通過(guò)電阻分壓把基準(zhǔn)電壓VREF進(jìn)行電平劃分量化，然后各個(gè)不同等級(jí)的量化電平分別與相應(yīng)電壓比較器的反相輸入端相連，作為相應(yīng)的參考電壓與連接在電壓比較器同相輸入端的輸入模擬信號(hào)電壓vI(t)進(jìn)行電壓比較。根據(jù)輸入模擬信號(hào)電壓vI(t)的大小，各電壓比較器輸出不同狀態(tài)的數(shù)字信號(hào)，經(jīng)寄存器輸入代碼轉(zhuǎn)換器進(jìn)行二進(jìn)制編碼后輸出3位二進(jìn)制代碼，從而實(shí)現(xiàn)了模擬量到數(shù)字量的轉(zhuǎn)換。3位并聯(lián)比較型A/D轉(zhuǎn)換器的真值表，如表6.2.1所示。圖圖6.2.43位并聯(lián)比較型A/D轉(zhuǎn)換器原理電路表6.2.13位并聯(lián)比較型A/D轉(zhuǎn)換器的真值表輸入模擬電壓vI(t)電壓比較器輸出狀態(tài)二進(jìn)制代碼輸出C7C6C5C4C3D2D1D00＜vI≤(VREF/15)0000000000（VREF/15）＜vI≤(3VREF/15)0000001001（3VREF/15）＜vI≤(5VREF/15)0000011010（5VREF/15）＜vI≤(7VREF/15)0000111011（7VREF/15）＜vI≤(9VREF/15)0001111100（9VREF/15）＜vI≤(11VREF/15)0011111101（11VREF/15）＜vI≤(13VREF/15)0111111110（13VRE/15）＜vI≤(15VREF/15)11111111116.2.3A/DA/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)有用以描述ADC轉(zhuǎn)換精度的分辨率、轉(zhuǎn)換誤差和描述ADC轉(zhuǎn)換時(shí)間的轉(zhuǎn)換速度等。1．分辨率分辨率是指輸出數(shù)字量最低位變化一個(gè)數(shù)碼時(shí)，所對(duì)應(yīng)輸入模擬量的變化量。一般常以輸出二進(jìn)制代碼的位數(shù)n來(lái)表示A/D轉(zhuǎn)換器對(duì)輸入信號(hào)的分辨能力。位數(shù)越多，其量化間隔越小，轉(zhuǎn)換精度越高，分辨率也越高。從理論上講，一個(gè)輸出為n位二進(jìn)制數(shù)的A/D轉(zhuǎn)換器應(yīng)能區(qū)分輸入模擬電壓的2n個(gè)不同量級(jí)，能區(qū)分輸入模擬電壓的最小間隔為滿量程輸入的1/2n。例如，A/D轉(zhuǎn)換器的輸出為12位二進(jìn)制數(shù)，最大輸入模擬信號(hào)為10V，則可以分辨的最小電壓為10/212＝2.44mV。2．轉(zhuǎn)換誤差轉(zhuǎn)換誤差，又稱相對(duì)精度，是指A/D轉(zhuǎn)換器實(shí)際輸出數(shù)字量與理論輸出數(shù)字量之間的最大差值。通常用最低有效位LSB的倍數(shù)來(lái)表示。如轉(zhuǎn)換誤差不大于LSB/2，說(shuō)明其實(shí)際輸出數(shù)字量與理論輸出數(shù)字量之間的最大誤差不大于最低有效位為1的一半。工程上有時(shí)也用最大誤差與輸入模擬量滿量程讀數(shù)之比來(lái)表示相對(duì)精度。例如，某A/D轉(zhuǎn)換器的相對(duì)精度為±0.02%，則當(dāng)輸入模擬量滿量程為10V時(shí)，其最大誤差為±2mV。3．轉(zhuǎn)換時(shí)間轉(zhuǎn)換時(shí)間，又稱轉(zhuǎn)換速度，是指完成一次A/D轉(zhuǎn)換所需的時(shí)間，即從A/D轉(zhuǎn)換啟動(dòng)時(shí)刻開(kāi)始，到輸出端輸出穩(wěn)定的數(shù)字信號(hào)所經(jīng)歷的時(shí)間。轉(zhuǎn)換時(shí)間越短意味著A/D轉(zhuǎn)換器的轉(zhuǎn)換速度越快。A/D轉(zhuǎn)換器的轉(zhuǎn)換速度主要取決于轉(zhuǎn)換電路的類型，不同類型A/D轉(zhuǎn)換器的轉(zhuǎn)換速度相差很大。雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換速度最慢，需幾百毫秒左右；逐次逼近式A/D轉(zhuǎn)換器的轉(zhuǎn)換速度較快，轉(zhuǎn)換速度在幾十微秒左右；并行比較型A/D轉(zhuǎn)換器的轉(zhuǎn)換速度最快，僅需幾十納秒時(shí)間。此外，選擇A/D轉(zhuǎn)換器時(shí)，還應(yīng)注意其輸入模擬電壓的范圍、輸出數(shù)字的編碼、工作溫度范圍、穩(wěn)定性、電源功率消耗等技術(shù)指標(biāo)。6.2.4常用集成A/D轉(zhuǎn)換器（ADC）簡(jiǎn)介及應(yīng)用應(yīng)對(duì)不同技術(shù)指標(biāo)的市場(chǎng)需求，ADC已形成品種齊全的集成A/D轉(zhuǎn)換器系列。常用的集成A/D轉(zhuǎn)換器有3位半、8位、10位、12位等。幾種常用集成D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)，如表6.1.2表6.1.2型號(hào)位數(shù)電路類型轉(zhuǎn)換精度轉(zhuǎn)換時(shí)間說(shuō)明CC71063位半CMOS，雙積分±1LSB333ms七段譯碼輸出ADC08098CMOS，逐次逼近±1LSB100s8路8位二進(jìn)制碼輸出AD921510CMOS，并聯(lián)比較9.5ns二進(jìn)制碼并行輸出AD755212+符號(hào)位CMOS，雙積分160ms二進(jìn)制補(bǔ)碼輸出下面以CC7106為例，簡(jiǎn)單介紹集成A/D轉(zhuǎn)換器及應(yīng)用。CC7106為雙積分式3位半集成A/D轉(zhuǎn)換器，具有輸入阻抗高、功耗低、轉(zhuǎn)換精度高、抗干擾能力強(qiáng)，可直接驅(qū)動(dòng)液晶顯示器等優(yōu)點(diǎn)，只需外接少量電子元件就能方便地構(gòu)成3位半數(shù)字電壓表。1．CC7106CC7106的引腳排列圖和電路結(jié)構(gòu)圖分別如圖6.2.5（a）和圖6.2.5（圖圖6.2.5C（a）引腳排列圖（b）電路結(jié)構(gòu)圖（a）（b）（1）CC7106的引腳功能在圖6.2.5（a）中，單電源供電時(shí)，常取VVDD、VEE，分別為電源的正、負(fù)端；a1~g1，為個(gè)位字符段驅(qū)動(dòng)端；a2~g2，為十位字符段驅(qū)動(dòng)端；a3~g3，為百位字符段驅(qū)動(dòng)端；bc4，為千位b