題型：填空題（10*1分）選擇題（10*2分）計算題（2*6分）簡答題（從以下4道題目中任選3題做，多做題則以題號小的為準） （3X6分）綜合題（從以下7道題目中任選5題做，多做題則以題號小的為準）（5X8分）簡答題：請寫出浮點數(shù)加減法運算的四個步驟第一步，0操作數(shù)檢查；第二步，比較階碼大小并完成對階（小階向大階看齊）；第三步，尾數(shù)進行加或減運算；第四步，結果規(guī)格化并進行舍入處理。請寫出浮點數(shù)乘除法運算的四個步驟第一步，0操作數(shù)檢查，如果被除數(shù)為x為0，則商為0,如果除數(shù)y為0，則商為無窮大；第二步，階碼加/減操作；第三步，尾數(shù)乘/初操作；第四步，結果規(guī)格化；第五步，舍入處理；第六步，確定積的符號。程序、機器指令、微程序、微指令之間的關系計算機的程序是由一系列的機器指令組成的。微指令是微程序級的命令，它屬于硬件；宏指令是由若干條機器指令組成的軟件指令，它屬于軟件；而機器指令則介于微指令與宏指令之間，通常簡稱為指令，每一條指令可以完成一個獨立的算術運算或邏輯運算操作。試分析指令格式的特點和尋址方式。三地址指令,單地址指令,零地址指令,可變地址數(shù)指令 方式有順序和跳躍（精簡指令系統(tǒng)計算機）RISC指令系統(tǒng)的三個最大特點使用頻率最高的一些簡單指令，指令條數(shù)少；指令長度固定，指令格式種類少，尋址方式種類少；只有取數(shù)/存數(shù)指令訪問存儲器，其余指令的操作都在寄存器之間進行；CPU周期、指令周期、微指令周期定義以及之間關系。指令周期：CPU每取出一條指令并執(zhí)行這條指令，都要完成一系列的操作，這一系列操作所需的時間通常叫做一個指令周期。CPU周期：指令周期常常用若干個CPU周期數(shù)來表示，CPU周期稱為機器周期，又稱時鐘周期。微指令周期：在串行方式的微程序控制器中，微指令周期等于讀出微指令的時間加上執(zhí)行該條微指令的時間。為了保證整個機器的控制信號的同步，可以將一個微指令周期設計的恰好和CPU周期時間相等。（來自百度百科）總線的數(shù)據(jù)傳送過程中,同步定時、異步定時的特點同步定時協(xié)議:事件出現(xiàn)在總線上的時刻由總線時鐘信號來確定 ,同步適用于總線長度較短,各功能模塊存取時間比較接近的情況，具有較高的傳輸速率。異步定時協(xié)議:后一事件出現(xiàn)在總線上的時刻取決以前一事件的出現(xiàn) ,不需要統(tǒng)一的公共時鐘信號,總線周期的長度是可以變的（優(yōu)點）磁道、柱面、扇區(qū)的概念當磁盤旋轉時，磁頭若保持在一個位置上，則每個磁頭都會在磁盤表面劃出一個圓形軌跡，這些圓形軌跡就叫做磁道。磁盤上的每個磁道被等分為若干個弧段，這些弧段便是磁盤的扇區(qū)，每個扇區(qū)可以存放512個字節(jié)的信息，磁盤驅動器在向磁盤讀取和寫入數(shù)據(jù)時，要以扇區(qū)為單位。1.44MB3.5英寸的軟盤，每個磁道分為18個扇區(qū)。硬盤通常由重疊的一組盤片構成，每個盤面都被劃分為數(shù)目相等的磁道，并從外緣的“0”開始編號，具有相同編號的磁道形成一個圓柱，稱之為磁盤的柱面。磁盤存儲器中的存儲密度分為道密度、位密度、面密度的定義道密度是沿磁盤半徑方向單位長度上的磁道數(shù) ,（道/英寸）位密度是磁道單位長度上能記錄的二進制代碼位數(shù) ,（位/英寸）面密度是位密度和道密度的乘積（位/平方英寸）主存一輔存和cache-主存的相同和不同點相同點（1） 出發(fā)點相同：二者都是為了提高存儲系統(tǒng)的性能價格比而構造的分層存儲體系，都力圖使存儲系統(tǒng)的性能接近高速存儲器，而價格和容量接近低速存儲器。（2） 原理相同：都是利用了程序運行時的局部性原理把最近常用的信息塊從相對慢速而大容量的存儲器調入相對高速而小容量的存儲器。cache-主存和主存-輔存這兩個存儲層次不同之處（3） 側重點不同cache主要解決主存與CPU的速度差異問題；而就性能價格比的提高而言,虛存主要是解決存儲容量問題 ,另外還包括存儲管理、主存分配和存儲保護等方面。（4） 數(shù)據(jù)通路不同：CPU與cache和主存之間均有直接訪問通，cache不命中時可直接訪問主存；而虛存所依賴的輔存與CPU之間不存在直接的數(shù)據(jù)通路，當主存不命中時只能通過調頁解決,CPU最終還是要訪問主存。（5） 透明性不同：cache的管理完全由硬件完成，對系統(tǒng)程序員和應用程序員均透明而虛存管理由軟件（操作系統(tǒng)）和硬件共同完成，由于軟件的介入，虛存對實現(xiàn)存儲管理的系統(tǒng)程序員不透明，而只對應用程序員透明（段式和段頁式管理對應用程序員半透明”）。（6） 未命中時的損失不同：由于主存的存取時間是cache的存取時間的5~10倍而主存的存取速度通常比輔存的存取速度快上千倍，故主存未命中時系統(tǒng)的性能損失要遠大于cache未命中時的損失。在計算機中，CPU!理外圍設備4種方式1?程序查詢方式；很慢2?程序中斷方式；慢3?直接內存訪問（DMA）方式；快通道方式；很快外圍處理機方式；并行性的定義同時性：兩個以上事件在同一時刻發(fā)生 ；并發(fā)性：兩個以上的事件在同一時間間隔發(fā)生比較水平型微指令與垂直型微指令特點。水平型微指令并行操作能力強，指令高效，快速，靈活，垂直型微指令則較差。水平型微指令執(zhí)行一條指令時間短，垂直型微指令執(zhí)行時間長。由水平型微指令解釋指令的微程序，有微指令字較長而微程序短的特點。垂直型微指令則相反。水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對來說，比較容易掌握。第一章馮?諾伊曼原理及其相關存儲程序思想一一把計算過程描述為由許多命令按一定順序組成的程序， 然后把程序和數(shù)據(jù)一起輸入計算機，計算機對已存入的程序和數(shù)據(jù)處理后，輸出結果。存儲程序并按地址順序執(zhí)行，這就是馮?諾伊曼原理結構。也是機器自動化的關鍵。第二章浮點數(shù)IEEE754的計算方法（例1，例2）（計算）原碼，反碼、補碼、移碼求?。ㄓ嬎悖┰a，反碼、補碼、移碼的表示范圍原碼的表示范圍：-127~~+127；反碼的表示范圍：-127~~+127補碼的表示范圍：-128~~+127,（補碼中的“0”只有一種形式）；奇偶校驗碼求?。ㄌ羁眨┨峁┢鏀?shù)個錯誤檢測，無法檢測偶數(shù)個錯誤，更無法識別錯誤信息的位置。補碼加減法，變形補碼加減法，溢出判斷（計算）補碼加法的特點：一是符號位要作為數(shù)的一部分參與運算， 二是要在模25+1的意義下相加，即超過2An+1的進位要丟掉。［_y］補=非［y］補+2^-n；對［y］補包括符號位求反且最末位加1”。溢出的判斷正溢：相加結果大于最大正數(shù)（ 01變形補碼）；負溢：相加結果小于最小負數(shù)（ 10變形補碼）；解決辦法：1、雙符號位法（變形補碼），2、單符號位法。對于先行進位加法的了解，了解 74181ALU、74182CLA部件功能 （選擇）浮點數(shù)加減法四個步驟簡答浮點數(shù)乘除法四個步驟簡答流水線原理，加速比求取（后續(xù)章節(jié)有相關題目）第三章存儲器的各種分類，三個要求。存儲器的分類方法{存儲介質：半導體存儲器，磁表面存儲器（磁盤存儲器和磁帶存儲器）；存取方式：隨機存儲器（半導體存儲器），順序存儲器（磁帶存儲器）；存儲內容可變性：只讀存儲器（ ROM）和隨機讀寫存儲器（RAM）;信息易失性。系統(tǒng)中的作用。}存儲器的分級：對存儲器的要求是容量大、速度快、成本低，但是在一個存儲器中要求同時兼顧這三個方面是困難的。高速緩沖區(qū)（cache）、主存儲器、外存儲器。SRAM不需要刷新，DRAM需要定時刷新以及DRAM的刷新方式DRAM的刷新方式：集中式刷新、異步式刷新存儲器容量的位數(shù)擴展和存儲容量擴展，片數(shù)計算，地址選擇（計算，畫圖不要求）雙端口存儲器命名由來，沖突判斷（選擇）雙端口存儲器由于同一個存儲器具有兩組相互獨立的讀寫控制電路而得名。當兩個端口同時存取存儲器的同一存儲單元時，便發(fā)生讀寫沖突。交叉存儲器的交叉存取度，帶寬計算多模塊交叉存儲器是一種并行存儲器結構。P88cache命中率（h）、平均訪問時間（ta）、效率（e）的計算（計算）P91cache地址映射的3種方式，組相聯(lián)/直接映射方式分配位置計算， 以及直接映射方式的內存地址格式（習題計算）P92地址映射方式有三種{全相聯(lián)方式：cache的數(shù)據(jù)塊大小稱為行，主存的數(shù)據(jù)塊大小稱為塊，兩者是等長的。（適合小容量的cache采用）直接方式：（適合大容量的cache采用）組相聯(lián)方式：}物理地址格式、邏輯地址格式及其計算，物理空間、邏輯空間的計算（習題 計算）主存一輔存和cache-主存的相同和不同點相同點（7） 出發(fā)點相同：二者都是為了提高存儲系統(tǒng)的性能價格比而構造的分層存儲體系，都力圖使存儲系統(tǒng)的性能接近高速存儲器，而價格和容量接近低速存儲器。（8） 原理相同：都是利用了程序運行時的局部性原理把最近常用的信息塊從相對慢速而大容量的存儲器調入相對高速而小容量的存儲器。cache-主存和主存-輔存這兩個存儲層次不同之處（9）側重點不同cache主要解決主存與CPU的速度差異問題；而就性能價格比的提高而言,虛存主要是解決存儲容量問題,另外還包括存儲管理、主存分配和存儲保護等方面。（10）數(shù)據(jù)通路不同：CPU與cache和主存之間均有直接訪問通,cache不命中時可直接訪問主存；而虛存所依賴的輔存與CPU之間不存在直接的數(shù)據(jù)通路,當主存不命中時只能通過調頁解決,CPU最終還是要訪問主存。（11）透明性不同：cache的管理完全由硬件完成，對系統(tǒng)程序員和應用程序員均透明而虛存管理由軟件（操作系統(tǒng)）和硬件共同完成,由于軟件的介入,虛存對實現(xiàn)存儲管理的系統(tǒng)程序員不透明，而只對應用程序員透明（段式和段頁式管理對應用程序員“半透明”）。（12）未命中時的損失不同：由于主存的存取時間是 cache的存取時間的5~10倍而主存的存取速度通常比輔存的存取速度快上千倍，故主存未命中時系統(tǒng)的性能損失要遠大于cache未命中時的損失。虛擬存儲器的3種管理方式調度方式有分頁式、段式、段頁式3種。頁式虛擬存儲器的工作原理及其實地址計算方法，頁表大小的計算。（習題計算）虛存的替換算法，列表法計算（例子、習題）第四章二地址指令格式中的3種類型（RR,RS,SS）,及其判斷存儲器-存儲器（SS）型指令：都是在內存單元中執(zhí)行操作，因此機器執(zhí)行這種指令需要多次訪問內存。寄存器-寄存器（RR）型指令：都是在寄存器中執(zhí)行操作，因此機器執(zhí)行這種指令不需要訪問內存。寄存器-存儲器（RS）型指令：執(zhí)行此類指令時，既要訪問內存單元，又要訪問寄存器。指令格式特點的分析（簡答）P121判斷是什么字長二地址指令（單，雙）；操作碼字段有幾位，可以指定2的幾次方種操作；判斷二地址指令的類型（RR、SS、RS）；用于什么地方（選）；指令尋址方式順序尋址方式（必須使用程序計數(shù)器）跳躍尋址方式；操作數(shù)的尋址方式及其有效地址計算公式P124精簡指令系統(tǒng)的3個最大特點（簡答）選取使用頻率最高的一些簡單指令，指令條數(shù)少；指令長度固定，指令格式種類少，尋址方式種類少；只有取數(shù)/存數(shù)指令訪問存儲器，其余指令的操作都在寄存器之間進行；第五章（中央處理器）CPU的四個基本功能指令控制；操作控制；時間控制；數(shù)據(jù)加工；CPU中的主要寄存器的功能辨別1?數(shù)據(jù)緩沖寄存器（DR）;用來存放ALU的運算結果2?指令寄存器（IR）;保存當前正在執(zhí)行的一條指令3?程序計數(shù)器（PC）;保存將要執(zhí)行的下一條指令的地址4?數(shù)據(jù)地址寄存器（AR）;保存當前CPU所訪問的數(shù)據(jù)的cache存儲器中單元的地址5?通用寄存器（R0~R3）；為ALU提供一個工作空間6?狀態(tài)字寄存器（PSW）;保存由算術指令和邏輯指令運算或測試結果建立的各種條件代碼操作控制器的兩種類型根據(jù)設計方法不同{時序邏輯型:硬布線控制器，采用時序邏輯技術來實現(xiàn)的。存儲邏輯型:微程序控制器，采用存儲邏輯技術來實現(xiàn)的。（*）}CPU周期、指令周期、微指令周期定義以及之間關系。指令周期：CPU每取出一條指令并執(zhí)行這條指令，都要完成一系列的操作，這一系列操作所需的時間通常叫做一個指令周期。CPU周期：指令周期常常用若干個CPU周期數(shù)來表示，CPU周期稱為機器周期，又稱時鐘周期。微指令周期：在串行方式的微程序控制器中，微指令周期等于讀出微指令的時間加上執(zhí)行該條微指令的時間。為了保證整個機器的控制信號的同步，可以將一個微指令周期設計的恰好和CPU周期時間相等。（來自百度百科）方框圖語言中各符號的含義，并能用方框圖來繪制指令周期流程圖 P151時序信號的體制，3種情況填空最基本的體制是電位-脈沖制；硬布線控制器中，往往采用主狀態(tài)周期 -節(jié)拍電位-節(jié)拍脈沖三級體制；微程序控制器中，一般采用節(jié)拍電位 -節(jié)拍脈沖二級體制；程序、機器指令、微程序、微指令之間的關系計算機的程序是由一系列的機器指令組成的。微指令是微程序級的命令，它屬于硬件；宏指令是由若干條機器指令組成的軟件指令，它屬于軟件；而機器指令則介于微指令與宏指令之間，通常簡稱為指令，每一條指令可以完成一個獨立的算術運算或邏輯運算操作?？刂拼鎯ζ魅萘康挠嬎悖ㄕn后習題）計算微命令、微操作的定義，相斥、相容性微操作的判別控制部件通過控制線像執(zhí)行部件發(fā)出各種控制命令 ,通常把這種控制命令叫做微命令執(zhí)行部件接受微命令后所進行的操作叫做微操作

相容性的微操作：在同時或同一個CPU周期內可以并行執(zhí)行的微操作相斥性的微操作：不能再同時或不能在同一個CPU周期內并行執(zhí)行的微操作微命令編碼的3種方式，及其應用（課后習題8）直接表示法；編碼表示法；混合表示法；并行性的定義同時性：兩個以上事件在同一時刻發(fā)生;并發(fā)性：兩個以上的事件在同一時間間隔發(fā)生.流水線的3個主要問題（填空），流水線時間相關計算（課后習題）資源相關；數(shù)據(jù)相關；控制相關；第六章單處理器系統(tǒng)的三類總線內部總線：CPU內部連接各寄存器及運算部件之間的總線。系統(tǒng)總線：CPU同計算機系統(tǒng)的其他高速功能部件，如存儲器、通道等互相連接的總線。I/O總線：中、低速I/O設備之間互相連接的總線?？偩€帶寬計算P186總線傳輸信息的3種方式：串行、并行、分時串行:只有一條傳輸線,且采用脈沖傳送并行:對每個數(shù)據(jù)位都需要單獨一條傳輸線分時:1.采用總線復用方式或2.共享總線的部件分時使用總線波特率的計算P193集中式總裁的3種方式，優(yōu)先公平策略的辨別鏈式查詢方式計數(shù)器定時查詢方式獨立請求方式同步和異步定時特點（簡答）同步定時協(xié)議:事件出現(xiàn)在總線上的時刻由總線時鐘信號來確定 ,同步適用于總線長度較,不需要統(tǒng)一的公共短,各功能模塊存取時間比較接近的