第4章主存儲器第四章主存儲器

本章將著重介紹主存貯器的各種存貯元件存貯信息的基本原理和主存貯器的結構特點。第4章主存儲器第四章主存儲器本章將1知識點：知識點：2難重點：

1．了解計算機系統(tǒng)中使用的主要幾種存儲器的性能參數(shù)，工作原理和優(yōu)缺點。2．學會存儲器的位擴展、字擴展和位/字擴展方法。能夠按照題目要求設計各種容量和字長的存儲器。3．如何使用并行存儲器來提高存儲器的訪問速度？

難重點：

1．了解計算機系統(tǒng)中使用的主要幾種存儲器的性能參數(shù)3存儲器的主要性能參數(shù)人們最關心的存儲器的性能參數(shù)主要有3個：容量、速度和價格。計算機的使用者希望存儲器的容量要大，速度要快，價格要便宜。存儲器的主要性能參數(shù)41．存儲容量由于一般存儲器都采用一維線性編址，存儲器中的每個能夠存放數(shù)據(jù)的單元都被賦予一個地址，因此，簡單地說，存儲容量是指存儲器中所具有的存儲單元的個數(shù)，或所具有的地址個數(shù)。表示存儲器容量的單位主要有字節(jié)（Byte），簡寫為B；位（bit），簡寫為b；字（Word），簡寫為W。其中，最常用的單位是字節(jié)B，一個字節(jié)由8位組成，即1B＝8b。對于32位計算機系統(tǒng)，一個字有32位，即1W＝32b＝4B。因為存儲器的容量一般都很大，因此，要用KB、MB、GB、TB等單位來表示。1．存儲容量52．工作速度

衡量存儲器工作速度的常用參數(shù)有如下4個：(1)讀出時間Tr：從向存儲器發(fā)出讀操作命令到數(shù)據(jù)從存儲器中讀出所經(jīng)歷的時間。(2)訪問時間Ta：從啟動一次訪問存儲器操作到完成該操作所經(jīng)歷的時間，這里所說的訪問存儲器操作包括讀操作、寫操作、交換操作等。2．工作速度

衡量存儲器工作速度的常用參數(shù)有如下4個：62．工作速度

(3)訪問周期Tc：連續(xù)啟動兩次獨立的訪問存儲器操作所需要的最小時間間隔。訪問周期又稱為存取周期、讀寫周期等。(4)頻帶寬度Bm：單位時間內(nèi)能夠訪問到的數(shù)據(jù)個數(shù)。在以上4個參數(shù)中，訪問時間是最重要的參數(shù)，它能夠全面反映存儲器的工作速度。在對存儲器系統(tǒng)進行流量分析時，也經(jīng)常用到頻帶寬度這個參數(shù)。頻帶寬度與訪問時間實際上是倒數(shù)關系。2．工作速度

(3)訪問周期Tc：連續(xù)啟動兩次獨立的訪7

由以下幾個原因可能造成訪問周期與讀出時間、訪問時間不相同：(1)有許多存儲器是破壞性讀出存儲器，當數(shù)據(jù)從存儲器中讀出之后，存儲器中原來存放的數(shù)據(jù)就消失了。為了能夠在以后再次訪問這個存儲單元時還能夠讀出相同的數(shù)據(jù)，必須把剛剛讀出的數(shù)據(jù)重新寫入這個存儲單元，這一過程稱為重寫。

由以下幾個原因可能造成訪問周期與讀出時間、訪問時間8(2)動態(tài)存儲器是依靠寄生電容存儲數(shù)據(jù)的，在寄生電容上存儲有電荷為保留，沒有存儲電荷為保存。由于存在有漏電阻，存儲在寄生電容上的電荷很快就會消失，只有定時對寄生電容充電，動態(tài)存儲器才能長時間保存數(shù)據(jù)，這種定時充電的過程稱為刷新，刷新需要占用時間。(3)對于破壞性讀出的存儲器，寫操作要在讀操作完成之后進行，因此，寫入時間通常要比讀出時間長很多。(4)電路的穩(wěn)定和恢復需要時間。(2)動態(tài)存儲器是依靠寄生電容存儲數(shù)據(jù)的，在寄生電容93．價格

存儲器的價格通常用每位的價格來表示，例如每位多少美分（$c/bit）。目前，靜態(tài)存儲器的價格大致為10-4$c/bit，動態(tài)存儲器的價格大致為10-7$c/bit，磁表面存儲器的價格大致為10-10$c/bit。

衡量存儲器的性能還可以有其他一些參數(shù)，例如，功耗、可靠性等。

目前，功耗已經(jīng)成為提高存儲器性能的一個重大障礙。大家知道，芯片集成度提高得很快，于是，芯片的散熱就成了大問題。因此，降低存儲器芯片的功耗是當前一個重大得研究課題。

可靠性也是存儲器的一個性能參數(shù)。與評價整個計算機系統(tǒng)性能一樣，可以用平均無故障時間MTBF（MeanTimeBetweanFailures）來衡量。3．價格

存儲器的價格通常用每位的價格來表示，104.1主存儲器處于全機中心地位一、當前計算機正在執(zhí)行的程序和數(shù)據(jù)均存放在存儲器中。二、DMA(直接存儲器存取)技術和輸入/輸出通道技術，在存儲器與輸入/輸出系統(tǒng)之間直接傳送數(shù)據(jù)。三、共享存儲器的多處理機，利用存儲器存放共享數(shù)據(jù)，并實現(xiàn)處理機之間的通信。4.1主存儲器處于全機中心地位114.2主存儲器的分類一、隨機存儲器RAM能夠按照給定的地址訪問任意一個存儲元，而且訪問每個存儲單元的時間都相同，與這個存儲單元所處的位置無關。（一）靜態(tài)隨機存儲器(SRAM)：雙穩(wěn)定電路來存放信息，具有揮發(fā)性，讀出是非破壞性的。（二）動態(tài)隨機存儲器(DRAM)：給電容存儲信息，刷新（再生）集成度高，讀出是破壞性的。4.2主存儲器的分類12二、只讀存儲器ROM中存儲的內(nèi)容是固定的，通常不能改變。因此，ROM只能隨機地讀出信息而不能寫入信息。ROM的另外一個重要特點是：斷電之后，所存儲數(shù)據(jù)仍然能夠保存，不會丟失。（一）掩膜只讀存儲器(ROM)：用戶不能寫入，廠家寫入，成本低，工作穩(wěn)定，不靈活。（二）可編程只讀存儲器(PROM)：只允許用戶寫一次。（三）紫外線擦除只讀存儲器(EPROM)：反復寫入、靈活、脫機擦除。（四）電擦除只讀存儲器(E2PROM)：擦除不脫機。二、只讀存儲器134.3主存儲器的基本操作WRITEREAD

主存儲器是計算機中存儲正處在運行中的程序和數(shù)據(jù)(或一部分)的部件，通過地址、數(shù)據(jù)、控制三類總線與其它部件連通；CPUMainMemoryABK位（給出地址）DBn位（傳送數(shù)據(jù)）READY地址總線AB的位數(shù)決定了可尋址的最大內(nèi)存空間，數(shù)據(jù)總線DB的位數(shù)與工作頻率的乘積正比于最高數(shù)據(jù)入出量，控制總線CB指出總線周期的類型和本次入出操作完成的時刻。4.3主存儲器的基本操作WRITEREAD144.3主存儲器的基本操作一、存儲器和CPU的信息通路AR：存儲器地址寄存器DR：存儲器數(shù)據(jù)寄存器AB：地址總線DB：數(shù)據(jù)總線CB：控制總線RD/WR：讀/寫，站在CPU角度。注意：只有DB是雙向。RD/WR4.3主存儲器的基本操作AR：存儲器地址寄存器RD/WR15二、存儲器的寫操作DATA→DR→DB→M←WR地址信號→AR→AB例如：DB=20HAB=3000HWR=0把20H寫入3000H單元讀/寫Readynk地址總線數(shù)據(jù)總線控制總線CPUARDR主存儲器二、存儲器的寫操作DATA→DR→DB→M←WR16二、存儲器的寫操作

二、存儲器的寫操作17三、存儲器的讀操作地址信號→AR→AB→M←RDALU←DR←DB讀/寫Readynk地址總線數(shù)據(jù)總線控制總線CPUARDR主存儲器三、存儲器的讀操作讀/寫Readynk地址總線數(shù)據(jù)總線18三、存儲器的讀操作

三、存儲器的讀操作194.4讀/寫存儲器（隨機存儲器RAM）一、靜態(tài)RAM（一）靜態(tài)RAM記憶單元電路基本存儲元是組成存儲器的基礎和核心,它用來存儲一位二進制信息0或1。字選擇線位線位線D’D1.單元電路：T1T2雙穩(wěn)定觸發(fā)器T3T4負載、相當于電阻T5T6控制門演示14.4讀/寫存儲器（隨機存儲器RAM）字選擇線位線202.工作過程：1）存數(shù)：寫“1”：在D’線上輸入高電位，在D線上輸入低電位，開啟T5,T6兩個晶體管把高、低電位分別加在A，B點，使T1管截止，使T2管導通，將“1”寫入存儲元。寫“0”：在D’線上輸入低電位，在D線上輸入高電位，打開T5,T6兩個晶體管把低、高電位分別加在A，B點，使T1管導通，T2管截止，將“0”信息寫入了存儲元。2）取數(shù)：若某個存儲元被選中，則該存儲元的T5，T6管均導通，A，B兩點與位線D’與D相連存儲元的信息被發(fā)送。演示22.工作過程：演示2213.等效邏輯框圖：D’DW3.等效邏輯框圖：D’DW22（二）靜態(tài)RAM的組成1.字片式RAM（M×N）M：單元個數(shù)；N：每個單元能存放二進制數(shù)的位數(shù)。W0W1W3W2D0D1D3D2A1A04×4當A1A0=00BW0=1W1=W2=W3=0讀出：W0=1D3D2D1D0→信息當A1A0=11BW3=10101B→D3D2D1D0寫入:D3D2D1D0=0101B→3號單元（二）靜態(tài)RAM的組成W0W1W3W2D0D1D3D2A1A232.位片式RAM（16×1）A3A2A1A0X0X1X2X30123456789ABFEDC地址譯碼器X地址譯碼器Y取數(shù)：0號單元：A3A2A1A0=0000BX0=1Y0=11號單元：A3A2A1A0=0001BX0=1Y1=14號單元：A3A2A1A0=0100BX1=1Y0=1Y3Y2Y1Y0D2.位片式RAM（16×1）A3A2A1A0X0X1X2X24二、動態(tài)RAM---DRAM（一）動態(tài)RAM的單元電路1.電路：二、動態(tài)RAM---DRAM25二、動態(tài)RAM---DRAM（一）動態(tài)RAM的單元電路1.電路：2.工作過程：1）寫入“1”G→1開通若D=0且Cs無電荷→T→Cs充電2）取數(shù)：G→1開通Cs放電演示3二、動態(tài)RAM---DRAM2.工作過程：演示326（二）DRAM的特點1）集成度高；2）功耗小、溫升小、性能穩(wěn)定、抗干擾性好；3）讀出是破壞性的；4）所有的DRAM都得刷新（無論是否讀出，都需刷新）2ms重新寫一次。（二）DRAM的特點27（三）DRAM刷新（再生）動態(tài)MOS存儲器采用“讀出”方式進行刷新。從上一次對整個存儲器刷新結束到下一次對整個存儲器全部刷新一遍為止，這一段時間間隔叫刷新周期。常用的刷新方式有三種，一種是集中式，另一種是分散式，第三種是異步式。

集中式刷新：在整個刷新間隔內(nèi)，前一段時間重復進行讀/寫周期或維持周期，等到需要進行刷新操作時，便暫停讀/寫或維持周期，而逐行刷新整個存儲器，它適用于高速存儲器。（三）DRAM刷新（再生）28分散式刷新：把一個存儲系統(tǒng)周期tc分為兩半，周期前半段時間tm用來讀/寫操作或維持信息，周期后半段時間tr作為刷新操作時間。這樣，每經(jīng)過128個系統(tǒng)周期時間，整個存儲器便全部刷新一遍。異步式刷新方式是前兩種方式的結合。分散式刷新：把一個存儲系統(tǒng)周期tc分為兩半，周期前半段時間t29（四）DRAM的發(fā)展1、SDRAM（SynchronousDRAM，同步動態(tài)隨機存取存儲器）

從技術角度上講，SDRAM是在現(xiàn)有的標準動態(tài)存儲器中加入同步控制邏輯(一個狀態(tài)機)，利用一個單一的系統(tǒng)時鐘同步所有的地址數(shù)據(jù)和控制信號。使用SDRAM不但能提高系統(tǒng)表現(xiàn)，還能簡化設計、提供高速的數(shù)據(jù)傳輸。在功能上，它類似常規(guī)的DRAM，且也需時鐘進行刷新。可以說，SDRAM是一種改善了結構的增強型DRAM。（四）DRAM的發(fā)展30（四）DRAM的發(fā)展2、DDRSDRAM（DoubleDataRate二倍速率同步動態(tài)隨機存取存儲器）

作為SDRAM的換代產(chǎn)品，它具有兩大特點：其一，速度比SDRAM有一倍的提高；其二，采用了DLL（DelayLockedLoop：延時鎖定回路）提供一個數(shù)據(jù)濾波信號。SDRAM在一個時鐘周期內(nèi)只傳輸一次數(shù)據(jù)，它是在時鐘的上升期進行數(shù)據(jù)傳輸；而DDR內(nèi)存則是一個時鐘周期內(nèi)傳輸兩次數(shù)據(jù)，它能夠在時鐘的上升期和下降期各傳輸一次數(shù)據(jù)，因此稱為雙倍速率同步動態(tài)隨機存儲器。DDR內(nèi)存可以在與SDRAM相同的總線頻率下達到更高的數(shù)據(jù)傳輸率。（四）DRAM的發(fā)展31（四）DRAM的發(fā)展（四）DRAM的發(fā)展32（四）DRAM的發(fā)展3、DDR2(DoubleDataRateSynchronousDRAM，第二代同步雙倍速率動態(tài)隨機存取存儲器)它與上一代DDR內(nèi)存技術標準最大的不同就是，雖然同是采用了在時鐘的上升/下降延同時進行數(shù)據(jù)傳輸?shù)幕痉绞?，但DDR2內(nèi)存卻擁有兩倍于上一代DDR內(nèi)存預讀取能力（即：4bit數(shù)據(jù)讀預取）。換句話說，DDR2內(nèi)存每個時鐘能夠以4倍外部的速度讀/寫數(shù)據(jù)，并且能夠以內(nèi)部控制總線4倍的速度運行。

（四）DRAM的發(fā)展33（四）DRAM的發(fā)展4、DDR31）8bit預取設計，而DDR2為4bit預取，這樣DRAM內(nèi)核的頻率只有接口頻率的1/8，DDR3-800的核心工作頻率只有100MHz。

2）采用點對點的拓樸架構，以減輕地址/命令與控制總線的負擔。

3）采用100nm以下的生產(chǎn)工藝，將工作電壓從1.8V降至1.5V，增加異步重置（Reset）與ZQ校準功能。重置是DDR3新增的一項重要功能，并為此專門準備了一個引腳。這一引腳將使DDR3的初始化處理變得簡單。當Reset命令有效時，DDR3內(nèi)存將停止所有操作，并切換至最少量活動狀態(tài)，以節(jié)約電力。

ZQ也是一個新增的引腳，在這個引腳上接有一個240歐姆的低公差參考電阻。這個引腳通過一個命令集，通過片上校準引擎來自動校驗數(shù)據(jù)輸出驅動器導通電阻與ODT的終結電阻值。當系統(tǒng)發(fā)出這一指令后，將用相應的時鐘周期對導通電阻和ODT電阻進行重新校準。

（四）DRAM的發(fā)展344.5非易失性半導體存儲器一、掩膜只讀存儲器ROM

簡稱為MROM（maskprogrammableROM）用戶不能寫入、廠家寫入、工作最穩(wěn)定、經(jīng)濟、不靈活。演示44.5非易失性半導體存儲器演示4354.5非易失性半導體存儲器二、可編程只讀存儲器PROMW0號單元存1010B只允許編程一次4.5非易失性半導體存儲器36三、紫外線擦除只讀存儲器EPROM（ErasablePROM）EPROM不僅可以由用戶寫入程序或數(shù)據(jù)，而且允許擦除已經(jīng)寫入的內(nèi)容。靈活性好，停電信息不丟失，脫機擦除。如下圖所示，在源極S與漏極N之間有一個浮柵，當浮柵上充滿負電荷時，源極S與漏極N之間導通，存儲數(shù)據(jù)“0”，否則不導通，存儲數(shù)據(jù)“1”。EPROM的寫入方法是：在專用的EPROM編程器上，在需要寫"0"的位置，在源極與漏極之間加上高電壓，把電荷加到浮柵上，于是，S極與N極之間就能夠導通。三、紫外線擦除只讀存儲器EPROM（ErasablePR37四、電擦除只讀存儲器E2PROM（ElectricityErasablePROM）E2PROM的價格通常要比EPROM貴，使用起來實際上比EPROM方便，它可以按單個字節(jié)擦除。如果把編程和擦除電路都做在機器內(nèi)，就不需要象EPROM那樣反復插拔芯片了。

EEPROM能夠通過電信號直接實現(xiàn)讀或寫，而且斷電之后能夠保存數(shù)據(jù)，那么它能否代替RAM呢？答案是否定的。主要原因有兩個：一是E2PROM的寫入速度特別慢，通常要比SRAM或DRAM慢1000倍左右；第二個原因是E2PROM的擦除次數(shù)是有限的，一般在幾萬次。靈活、信息不丟，不脫機擦除，造價高。四、電擦除只讀存儲器E2PROM（ElectricityE38五、快擦除讀寫存儲器FlashMemory是在EPROM與E2PROM基礎上發(fā)展起來的，它與EPROM一樣，用單管來存儲一位信息，它與E2PROM相同之處是用電來擦除。與E2PROM相比，F(xiàn)lashMemory具有存儲容量大，價格便宜，功耗低等優(yōu)點，但是，它只能以塊為單位擦除。

目前，F(xiàn)lashMemory被大量用做存儲卡和硅盤等，在不久的將來，很有可能代替磁盤存儲器。五、快擦除讀寫存儲器FlashMemory39六、幾種存儲器的主要應用存儲器應用SRAMDRAMROMPROMEPROME2PROMFlashMemory高速緩沖存儲器cache計算機主存儲器固定程序、微程序控制存儲器用戶字編程序。用于工業(yè)控制機或電器中用戶編寫可修改程序或產(chǎn)品試制階段程序IC卡上存儲信息固態(tài)盤，IC卡六、幾種存儲器的主要應用存儲器應用S404.6半導體存儲器的組織與控制半導體存儲器的讀寫時間一般在十幾至幾百毫微秒之間，其芯片集成度高，體積小，片內(nèi)還包含有譯碼器和寄存器等電路。演示54.6半導體存儲器的組織與控制演示5414.6半導體存儲器的組織與控制一、存儲器容量擴展一個存儲器的芯片的容量是有限的，它在字數(shù)或字長方面與實際存儲器的要求都有很大差距。所以需要在字向和位向進行擴充才能滿足需要。為了減少存儲器芯片的引腿數(shù)，一般大容量存儲器芯片的數(shù)據(jù)寬度只有1位或很少幾位，而主存儲器的數(shù)據(jù)寬度通常為32位、64位等，因此需要進行位擴展（擴展存儲器的字長）。另外，當需要加大存儲器容量時，需要進行字擴展（擴展存儲器的字數(shù)）。當然，也可能字、位兩個方向都需要進行擴展。4.6半導體存儲器的組織與控制一、存儲器容量擴展42（一）典型SRAM芯片1.SRAM2114芯片1）邏輯引腳圖：SRAM2114(18)D3D2D1D0CSWE………A9A0VccGND2）引腳功能①A0～A9地址線CPU→2114容量=2n=1K②D0～D3數(shù)據(jù)線、雙向、字寬4位③電源線：Vcc+5VGND地線④控制線：片選信號CS=0該片工作接地址譯碼器WE讀寫控制：“0”寫入“1”讀出（一）典型SRAM芯片D3D2D1D0CSWE………A9432.SRAM6264芯片1）邏輯引腳圖：GNDSRAM6264(28)D0～D7CE1OEWE………A12A0VccCE2Nc2）引腳功能①A0～A12地址線容量=213=8K②D0～D7數(shù)據(jù)線、雙向、字寬8位③電源線：Vcc+5VGND地線④控制線：CE1CE2片選信號01該片被選中Nc無用WE寫控制：為“0”時寫入OE讀控制：為“0”時讀出2.SRAM6264芯片GNDD0CE1OEWE………44（二）存儲器的位擴展位擴展指的是用多個存儲器器件對字長進行擴充。位擴展的連接方式是將多片存儲器的地址、片選、讀寫控制端相應并聯(lián)，數(shù)據(jù)端分別引出。例如：使用2114芯片和8位CPU組成的存儲系統(tǒng)。CPUD7D0A9……A02114D7……D4A9……A02114D3……D0CSCSA0～A9演示6（二）存儲器的位擴展A9……A0A9……A0CS45（三）字擴展：是指增加存儲器中字的數(shù)量，靜態(tài)存儲器進行字擴展時，將各芯片的地址線、數(shù)據(jù)線、讀寫控制線相應并聯(lián)，由片選信號來區(qū)分各芯片的地址范圍。例如：使用6264芯片和8位CPU組成一個24k×8系統(tǒng)。1.列地址表2.分析地址表每片地址從A12～A0完全對應的，各片A12～A0和CPU的A12～A0一一對應連接。A15、A14、A13接到地址譯碼器上。3.連接演示7（三）字擴展：是指增加存儲器中字的數(shù)量，靜態(tài)存儲器進行字擴展46地址表：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A06264①0000H0001H……1FFFH000000……00000000000000000000000000001……11111111111116264②2000H2001H……3FFFH001001……00100000000000000000000000001……11111111111116264③2000H2001H……3FFFH010010……01000000000000000000000000001……1111111111111地址表：A15A14A13A12A11A10A947A15A14A13A12～A0CPUD7～D0RDWRA12～A06264①D7～D0OECE1CE2A12～A06264②D7～D0CE1CE2A12～A06264③D7～D0CE1CE2G1G2AG2BC74LSB138AVccY0Y1Y2WEWEWEA12～A0OECE1CE2A12～A0CE1CE2A12～48例如：使用2114芯片和4位CPU組成一個3k×4系統(tǒng)。1.列地址表2.分析地址表每片地址從A9～A0完全對應的，各片A9～A0和CPU的A9～A0一一對應連接。A15～A10接到地址譯碼器上。3.連接計算機組成與結構主存儲器課件49地址表：A15A14A13

A12A11A10A9A8A7A6A5A4A3A2A1A02114①0000H0001H……03FFH000000000000……00000000000000000000000001……11111111112114②0400H0401H……07FFH000001000001……00000100000000000000000001……11111111112114③0800H0801H……0BFFH000010000010……00001000000000000000000001……1111111111地址表：A15A14A13A12A11A10A950A15A14A13A12A11A10A9～A0CPUD3～D0RDWRA9～A02114①D3～D0CSA9～A02114②D3～D0CSA9～A02114③D3～D0CSG1G2AG2BC74LSB138AY0Y1Y2WEWEWEA15A9～A0CSA9～A0CSA9～A0CSG151（四）存儲器位/字擴展

在有些情況下，存儲器的字、位兩個方向上都需要進行擴展，這時，必須把上述存儲器位擴展和存儲器字擴展兩種方法同時使用。假設，用4M字×4位的存儲芯片組成16M×32位的主存儲器，則總共需要使用的芯片數(shù)目為：P=(W/w)?(B/b)=(16M/4M)?(32/4)=32所有32個芯片構成一個二維存儲器陳列。字方向有4組，存儲容量擴大4倍。存儲器的低22位地址分別與所有32個芯片的22位地址連接，用最高的兩位地址A23A22經(jīng)譯碼后產(chǎn)生的4個輸出信號控制4組芯片的片選信號。所有32個芯片的讀寫控制線全部連接在一起作為存儲器的讀寫控制線。由于每個芯片只有4位數(shù)據(jù)，因此，每組中必須用8個芯片來進行位擴展，總共得到4?8＝32位數(shù)據(jù)。每組中的32條數(shù)據(jù)線分別對應直接相連，構成主存儲器的32位數(shù)據(jù)。演示8（四）存儲器位/字擴展演示852二、存儲器的控制在存儲器中，往往需要增加電路。這些附加電路包括地址多路轉換線路、地址選通、刷新邏輯，以及讀寫控制邏輯等。（一）DRAM地址控制XDRAMYA3A0CASRAS一個地址，兩次送入送X←RAS送Y←CAS容量=22n演示9二、存儲器的控制A3A0CASRAS一個地址，兩次送入演示953（二）DRAM刷新控制集中刷新控制分散刷新控制（三）存儲校驗線路計算機在運行過程中，主存儲器要和CPU、各種外圍設備頻繁地高速交換數(shù)據(jù)。由于結構、工藝和和元件質量等種種原因，數(shù)據(jù)在在存儲過程中有可能出錯。所以一般在主存儲器中設置差錯校驗線路。實現(xiàn)差錯監(jiān)測和差錯校正的代價是冗余。（二）DRAM刷新控制544.7多體交叉存儲器

一、主存系統(tǒng)的類型

根據(jù)主存中存儲體的個數(shù)，以及CPU訪問主存一次所能讀出的信息的位數(shù)，可以將主存系統(tǒng)分為以下四種類型：(1)單體單字存儲器，即存儲器只有一個存儲體，而且存儲體的寬度為一個字，一次可以訪問一個存儲器字。此存儲器字長W與CPU所要訪問的字（數(shù)據(jù)字或指令字，簡稱CPU字）的字長W相同。4.7多體交叉存儲器55(2)單體多字存儲器，即存儲器只有一個存儲體，但存儲體的總線寬度較大，可以是多個字。若要想提高主存頻寬，使之與CPU速度匹配，顯然可以想到，在同樣的器件條件下，只有設法提高存儲器的字長W才行。例如，改用下圖的方式組成，這樣，主存在一個存儲周期內(nèi)就可以讀出4個CPU字，相當于CPU從主存中獲得信息的最大速率提高到原來的4倍，我們稱這種主存為單體多字存儲器。(2)單體多字存儲器，即存儲器只有一個存儲體，但存儲體的56地址寄存器W位單字長寄存器W位W位W位W位單體多字（m=4）存儲器地址寄存器W位單字長寄存器W位W位W位W位57(3)多體單字交叉存取的存儲器。如：多體交叉存儲器，因為每個存儲體都是一個CPU字的寬度。(4)多體多字交叉存儲器。它將多分體并行存取與單體多字相結合。我們將能并行讀出多個CPU字的單體多字、多體單字交叉、多體多字交叉存取的主存系統(tǒng)稱為并行主存系統(tǒng)。(3)多體單字交叉存取的存儲器。如：多體交叉存儲器，因為58二、單體多字方式與多體單字交叉方式的區(qū)別(1)單體多字方式要求可并行讀出的m個字必須是地址順序排列且處于同一存儲體中。(2)而主存采用多體單字方式組成，即采用m個存儲體交叉編址，多個存儲體并行進行存取操作，每個存儲體的寬度一般是一個字的寬度。其所花費的器件和總價格并不比采用單體多字方式的多多少，但其實際帶寬卻可以比較高。這是因為多體單字方式只要m個地址不發(fā)生分體沖突（即沒有發(fā)生兩個以上地址同屬一個分體），即使地址之間不是順序的，仍可并行讀出，使實際帶寬提高成單體單字的m倍?；镜亩囿w交叉方法有兩種，即高位交叉訪問存儲器和低位交叉訪問存儲器。二、單體多字方式與多體單字交叉方式的區(qū)別594.7多體交叉存儲器三、并行訪問存儲器概述1.邏輯實現(xiàn)：

把地址碼分成兩個部分，一部分作為存儲器的地址，另一部分負責選擇數(shù)據(jù)。2.主要缺點：訪問沖突大

(1)取指令沖突

(2)讀操作數(shù)沖突

(3)寫數(shù)據(jù)沖突(4)讀寫沖突在這4種沖突中，第1種沖突的概率比較小，因為，程序在大多數(shù)情況下是順序執(zhí)行的。第2種沖突的概率比較大，因為操作數(shù)的隨機性比程序要大。第3和第4種沖突，解決起來有一定困難，需要專門的控制電路。4.7多體交叉存儲器604.7多體交叉存儲器

數(shù)據(jù)寄存器

MBR存儲體地址寄存器

MAR多路選擇器MBR……存儲體MAR……一般存儲器并行訪問存儲器4.7多體交叉存儲器數(shù)據(jù)寄存器

MBR存儲體地址寄存器614.7多體交叉存儲器3.地址訪問方式高位交叉訪問存儲器主要目的：擴大存儲器容量實現(xiàn)方法：用地址碼的高位區(qū)分存儲體號4.7多體交叉存儲器624.7多體交叉存儲器4.7多體交叉存儲器634.7多體交叉存儲器低位交叉訪問存儲器主要目的：提高存儲器訪問速度實現(xiàn)方法：用地址碼的低位區(qū)分存儲體號4.7多體交叉存儲器644.7多體交叉存儲器演示104.7多體交叉存儲器演示10654.7多體交叉存儲器四、存儲器的模塊化組織一個由若干個模塊組成的主存儲器是線性編址的。這些地址在各模塊有兩種安排方式：一種是順序方式，一種是交叉方式。

順序方式：某個模塊進行存取時，其他模塊不工作，某一模塊出現(xiàn)故障時，其他模塊可以照常工作，通過增添模塊來擴充存儲器容量比較方便。但各模塊串行工作，存儲器的帶寬受到了限制。交叉方式：地址碼的低位字段經(jīng)過譯碼選擇不同的模塊,而高位字段指向相應模塊內(nèi)的存儲字。連續(xù)地址分布在相鄰的不同模塊內(nèi)，同一個模塊內(nèi)的地址都是不連續(xù)的。對連續(xù)字的成塊傳送可實現(xiàn)多模塊流水式并行存取，大大提高存儲器的帶寬。4.7多體交叉存儲器664.9多體交叉存儲器4.9多體交叉存儲器674.9多體交叉存儲器4.9多體交叉存儲器68五、拓寬存儲器帶寬的方法并行主存系統(tǒng)可達到的最大頻寬Bm=W·m/TM,由這個式子可以看出：提高模m的值，是能提高主存系統(tǒng)的頻寬的，但主存頻寬并不是隨m值增大而線性提高，也就是說其實際效率并不像所希望的那么高。例如，CDC-6600、7600采用模32交叉實際頻寬只是理想頻寬的三分之一都不到，這是因為：五、拓寬存儲器帶寬的方法69(1)工程實現(xiàn)上由于模m越高，存儲器數(shù)據(jù)總線越長，總線上并聯(lián)的負載越重，有時還不得不增加門的級數(shù)，這些都會使傳輸延遲增加；(2)是系統(tǒng)效率問題。對模m交叉，如果都是順序的取指令，效率是可以提高到m倍的，但實際上程序中指令不總是順序執(zhí)行的，一旦出現(xiàn)轉移，效率就會下降，轉移的頻度越高，這種并行主存系統(tǒng)的效率下降就越大，而數(shù)據(jù)的順序性比指令差，實際的頻寬可能還要低一些。(1)工程實現(xiàn)上由于模m越高，存儲器數(shù)據(jù)總線越長，總線上并聯(lián)70圖3.10m個分體并行存取B=f(λ)曲線圖3.10m個分體并行存取B=f(λ)曲線71

從圖中不難看出，如果轉移概率λ>0.3時，m=4、8、16的B的差別不大，即在這種情況下，模m的取值再大，對系統(tǒng)效率也并沒有帶來多大的好處；而在λ<0.1時，m值的大小對B的改進則會有顯著的影響。為了降低轉移概率λ，就要求在程序中盡量少使用轉移指令。從圖中不難看出，如果轉移概率λ>0.3時，m=72

如果從最不利的情況考慮，假設讓所有的申請（包括指令和數(shù)據(jù)）都是完全隨機性的，Hellerman用單服務、先來先服務排隊論模型進行模擬，估算出B=m0.56≈√m,即得出隨m的提高，主存頻寬只是以近似平方根的關系得到改善。因為程序的轉移概率不會很低，數(shù)據(jù)分布的離散性較大，所以單純靠增大m來提高并行主存系統(tǒng)的帶寬是有限的，而且性能價格比還會隨m的增大而下降。如果從最不利的情況考慮，假設讓所有的申請（包括73某半導體存儲器容量為14KB，其中0000H～1FFFH為ROM區(qū)，2000H～37FFH為RAM區(qū)，地址總線A15～A0，雙向數(shù)據(jù)線D7～D0，讀/寫控制線R/W?？蛇x用的存儲芯片有EPROM4KB/片，RAM2K×4/片。（1）畫出該存儲芯片級邏輯圖，包括地址線、數(shù)據(jù)線、片選信號線（低電平有效）及讀/寫信號線的連接；（2）說明加到各芯片的地址范圍；某半導體存儲器容量為14KB，其中0000H～1FFFH為R74第4章主存儲器第四章主存儲器

本章將著重介紹主存貯器的各種存貯元件存貯信息的基本原理和主存貯器的結構特點。第4章主存儲器第四章主存儲器本章將75知識點：知識點：76難重點：

1．了解計算機系統(tǒng)中使用的主要幾種存儲器的性能參數(shù)，工作原理和優(yōu)缺點。2．學會存儲器的位擴展、字擴展和位/字擴展方法。能夠按照題目要求設計各種容量和字長的存儲器。3．如何使用并行存儲器來提高存儲器的訪問速度？

難重點：

1．了解計算機系統(tǒng)中使用的主要幾種存儲器的性能參數(shù)77存儲器的主要性能參數(shù)人們最關心的存儲器的性能參數(shù)主要有3個：容量、速度和價格。計算機的使用者希望存儲器的容量要大，速度要快，價格要便宜。存儲器的主要性能參數(shù)781．存儲容量由于一般存儲器都采用一維線性編址，存儲器中的每個能夠存放數(shù)據(jù)的單元都被賦予一個地址，因此，簡單地說，存儲容量是指存儲器中所具有的存儲單元的個數(shù)，或所具有的地址個數(shù)。表示存儲器容量的單位主要有字節(jié)（Byte），簡寫為B；位（bit），簡寫為b；字（Word），簡寫為W。其中，最常用的單位是字節(jié)B，一個字節(jié)由8位組成，即1B＝8b。對于32位計算機系統(tǒng)，一個字有32位，即1W＝32b＝4B。因為存儲器的容量一般都很大，因此，要用KB、MB、GB、TB等單位來表示。1．存儲容量792．工作速度

衡量存儲器工作速度的常用參數(shù)有如下4個：(1)讀出時間Tr：從向存儲器發(fā)出讀操作命令到數(shù)據(jù)從存儲器中讀出所經(jīng)歷的時間。(2)訪問時間Ta：從啟動一次訪問存儲器操作到完成該操作所經(jīng)歷的時間，這里所說的訪問存儲器操作包括讀操作、寫操作、交換操作等。2．工作速度

衡量存儲器工作速度的常用參數(shù)有如下4個：802．工作速度

(3)訪問周期Tc：連續(xù)啟動兩次獨立的訪問存儲器操作所需要的最小時間間隔。訪問周期又稱為存取周期、讀寫周期等。(4)頻帶寬度Bm：單位時間內(nèi)能夠訪問到的數(shù)據(jù)個數(shù)。在以上4個參數(shù)中，訪問時間是最重要的參數(shù)，它能夠全面反映存儲器的工作速度。在對存儲器系統(tǒng)進行流量分析時，也經(jīng)常用到頻帶寬度這個參數(shù)。頻帶寬度與訪問時間實際上是倒數(shù)關系。2．工作速度

(3)訪問周期Tc：連續(xù)啟動兩次獨立的訪81

由以下幾個原因可能造成訪問周期與讀出時間、訪問時間不相同：(1)有許多存儲器是破壞性讀出存儲器，當數(shù)據(jù)從存儲器中讀出之后，存儲器中原來存放的數(shù)據(jù)就消失了。為了能夠在以后再次訪問這個存儲單元時還能夠讀出相同的數(shù)據(jù)，必須把剛剛讀出的數(shù)據(jù)重新寫入這個存儲單元，這一過程稱為重寫。

由以下幾個原因可能造成訪問周期與讀出時間、訪問時間82(2)動態(tài)存儲器是依靠寄生電容存儲數(shù)據(jù)的，在寄生電容上存儲有電荷為保留，沒有存儲電荷為保存。由于存在有漏電阻，存儲在寄生電容上的電荷很快就會消失，只有定時對寄生電容充電，動態(tài)存儲器才能長時間保存數(shù)據(jù)，這種定時充電的過程稱為刷新，刷新需要占用時間。(3)對于破壞性讀出的存儲器，寫操作要在讀操作完成之后進行，因此，寫入時間通常要比讀出時間長很多。(4)電路的穩(wěn)定和恢復需要時間。(2)動態(tài)存儲器是依靠寄生電容存儲數(shù)據(jù)的，在寄生電容833．價格

存儲器的價格通常用每位的價格來表示，例如每位多少美分（$c/bit）。目前，靜態(tài)存儲器的價格大致為10-4$c/bit，動態(tài)存儲器的價格大致為10-7$c/bit，磁表面存儲器的價格大致為10-10$c/bit。

衡量存儲器的性能還可以有其他一些參數(shù)，例如，功耗、可靠性等。

目前，功耗已經(jīng)成為提高存儲器性能的一個重大障礙。大家知道，芯片集成度提高得很快，于是，芯片的散熱就成了大問題。因此，降低存儲器芯片的功耗是當前一個重大得研究課題。

可靠性也是存儲器的一個性能參數(shù)。與評價整個計算機系統(tǒng)性能一樣，可以用平均無故障時間MTBF（MeanTimeBetweanFailures）來衡量。3．價格

存儲器的價格通常用每位的價格來表示，844.1主存儲器處于全機中心地位一、當前計算機正在執(zhí)行的程序和數(shù)據(jù)均存放在存儲器中。二、DMA(直接存儲器存取)技術和輸入/輸出通道技術，在存儲器與輸入/輸出系統(tǒng)之間直接傳送數(shù)據(jù)。三、共享存儲器的多處理機，利用存儲器存放共享數(shù)據(jù)，并實現(xiàn)處理機之間的通信。4.1主存儲器處于全機中心地位854.2主存儲器的分類一、隨機存儲器RAM能夠按照給定的地址訪問任意一個存儲元，而且訪問每個存儲單元的時間都相同，與這個存儲單元所處的位置無關。（一）靜態(tài)隨機存儲器(SRAM)：雙穩(wěn)定電路來存放信息，具有揮發(fā)性，讀出是非破壞性的。（二）動態(tài)隨機存儲器(DRAM)：給電容存儲信息，刷新（再生）集成度高，讀出是破壞性的。4.2主存儲器的分類86二、只讀存儲器ROM中存儲的內(nèi)容是固定的，通常不能改變。因此，ROM只能隨機地讀出信息而不能寫入信息。ROM的另外一個重要特點是：斷電之后，所存儲數(shù)據(jù)仍然能夠保存，不會丟失。（一）掩膜只讀存儲器(ROM)：用戶不能寫入，廠家寫入，成本低，工作穩(wěn)定，不靈活。（二）可編程只讀存儲器(PROM)：只允許用戶寫一次。（三）紫外線擦除只讀存儲器(EPROM)：反復寫入、靈活、脫機擦除。（四）電擦除只讀存儲器(E2PROM)：擦除不脫機。二、只讀存儲器874.3主存儲器的基本操作WRITEREAD

主存儲器是計算機中存儲正處在運行中的程序和數(shù)據(jù)(或一部分)的部件，通過地址、數(shù)據(jù)、控制三類總線與其它部件連通；CPUMainMemoryABK位（給出地址）DBn位（傳送數(shù)據(jù)）READY地址總線AB的位數(shù)決定了可尋址的最大內(nèi)存空間，數(shù)據(jù)總線DB的位數(shù)與工作頻率的乘積正比于最高數(shù)據(jù)入出量，控制總線CB指出總線周期的類型和本次入出操作完成的時刻。4.3主存儲器的基本操作WRITEREAD884.3主存儲器的基本操作一、存儲器和CPU的信息通路AR：存儲器地址寄存器DR：存儲器數(shù)據(jù)寄存器AB：地址總線DB：數(shù)據(jù)總線CB：控制總線RD/WR：讀/寫，站在CPU角度。注意：只有DB是雙向。RD/WR4.3主存儲器的基本操作AR：存儲器地址寄存器RD/WR89二、存儲器的寫操作DATA→DR→DB→M←WR地址信號→AR→AB例如：DB=20HAB=3000HWR=0把20H寫入3000H單元讀/寫Readynk地址總線數(shù)據(jù)總線控制總線CPUARDR主存儲器二、存儲器的寫操作DATA→DR→DB→M←WR90二、存儲器的寫操作

二、存儲器的寫操作91三、存儲器的讀操作地址信號→AR→AB→M←RDALU←DR←DB讀/寫Readynk地址總線數(shù)據(jù)總線控制總線CPUARDR主存儲器三、存儲器的讀操作讀/寫Readynk地址總線數(shù)據(jù)總線92三、存儲器的讀操作

三、存儲器的讀操作934.4讀/寫存儲器（隨機存儲器RAM）一、靜態(tài)RAM（一）靜態(tài)RAM記憶單元電路基本存儲元是組成存儲器的基礎和核心,它用來存儲一位二進制信息0或1。字選擇線位線位線D’D1.單元電路：T1T2雙穩(wěn)定觸發(fā)器T3T4負載、相當于電阻T5T6控制門演示14.4讀/寫存儲器（隨機存儲器RAM）字選擇線位線942.工作過程：1）存數(shù)：寫“1”：在D’線上輸入高電位，在D線上輸入低電位，開啟T5,T6兩個晶體管把高、低電位分別加在A，B點，使T1管截止，使T2管導通，將“1”寫入存儲元。寫“0”：在D’線上輸入低電位，在D線上輸入高電位，打開T5,T6兩個晶體管把低、高電位分別加在A，B點，使T1管導通，T2管截止，將“0”信息寫入了存儲元。2）取數(shù)：若某個存儲元被選中，則該存儲元的T5，T6管均導通，A，B兩點與位線D’與D相連存儲元的信息被發(fā)送。演示22.工作過程：演示2953.等效邏輯框圖：D’DW3.等效邏輯框圖：D’DW96（二）靜態(tài)RAM的組成1.字片式RAM（M×N）M：單元個數(shù)；N：每個單元能存放二進制數(shù)的位數(shù)。W0W1W3W2D0D1D3D2A1A04×4當A1A0=00BW0=1W1=W2=W3=0讀出：W0=1D3D2D1D0→信息當A1A0=11BW3=10101B→D3D2D1D0寫入:D3D2D1D0=0101B→3號單元（二）靜態(tài)RAM的組成W0W1W3W2D0D1D3D2A1A972.位片式RAM（16×1）A3A2A1A0X0X1X2X30123456789ABFEDC地址譯碼器X地址譯碼器Y取數(shù)：0號單元：A3A2A1A0=0000BX0=1Y0=11號單元：A3A2A1A0=0001BX0=1Y1=14號單元：A3A2A1A0=0100BX1=1Y0=1Y3Y2Y1Y0D2.位片式RAM（16×1）A3A2A1A0X0X1X2X98二、動態(tài)RAM---DRAM（一）動態(tài)RAM的單元電路1.電路：二、動態(tài)RAM---DRAM99二、動態(tài)RAM---DRAM（一）動態(tài)RAM的單元電路1.電路：2.工作過程：1）寫入“1”G→1開通若D=0且Cs無電荷→T→Cs充電2）取數(shù)：G→1開通Cs放電演示3二、動態(tài)RAM---DRAM2.工作過程：演示3100（二）DRAM的特點1）集成度高；2）功耗小、溫升小、性能穩(wěn)定、抗干擾性好；3）讀出是破壞性的；4）所有的DRAM都得刷新（無論是否讀出，都需刷新）2ms重新寫一次。（二）DRAM的特點101（三）DRAM刷新（再生）動態(tài)MOS存儲器采用“讀出”方式進行刷新。從上一次對整個存儲器刷新結束到下一次對整個存儲器全部刷新一遍為止，這一段時間間隔叫刷新周期。常用的刷新方式有三種，一種是集中式，另一種是分散式，第三種是異步式。

集中式刷新：在整個刷新間隔內(nèi)，前一段時間重復進行讀/寫周期或維持周期，等到需要進行刷新操作時，便暫停讀/寫或維持周期，而逐行刷新整個存儲器，它適用于高速存儲器。（三）DRAM刷新（再生）102分散式刷新：把一個存儲系統(tǒng)周期tc分為兩半，周期前半段時間tm用來讀/寫操作或維持信息，周期后半段時間tr作為刷新操作時間。這樣，每經(jīng)過128個系統(tǒng)周期時間，整個存儲器便全部刷新一遍。異步式刷新方式是前兩種方式的結合。分散式刷新：把一個存儲系統(tǒng)周期tc分為兩半，周期前半段時間t103（四）DRAM的發(fā)展1、SDRAM（SynchronousDRAM，同步動態(tài)隨機存取存儲器）

從技術角度上講，SDRAM是在現(xiàn)有的標準動態(tài)存儲器中加入同步控制邏輯(一個狀態(tài)機)，利用一個單一的系統(tǒng)時鐘同步所有的地址數(shù)據(jù)和控制信號。使用SDRAM不但能提高系統(tǒng)表現(xiàn)，還能簡化設計、提供高速的數(shù)據(jù)傳輸。在功能上，它類似常規(guī)的DRAM，且也需時鐘進行刷新?？梢哉f，SDRAM是一種改善了結構的增強型DRAM。（四）DRAM的發(fā)展104（四）DRAM的發(fā)展2、DDRSDRAM（DoubleDataRate二倍速率同步動態(tài)隨機存取存儲器）

作為SDRAM的換代產(chǎn)品，它具有兩大特點：其一，速度比SDRAM有一倍的提高；其二，采用了DLL（DelayLockedLoop：延時鎖定回路）提供一個數(shù)據(jù)濾波信號。SDRAM在一個時鐘周期內(nèi)只傳輸一次數(shù)據(jù)，它是在時鐘的上升期進行數(shù)據(jù)傳輸；而DDR內(nèi)存則是一個時鐘周期內(nèi)傳輸兩次數(shù)據(jù)，它能夠在時鐘的上升期和下降期各傳輸一次數(shù)據(jù)，因此稱為雙倍速率同步動態(tài)隨機存儲器。DDR內(nèi)存可以在與SDRAM相同的總線頻率下達到更高的數(shù)據(jù)傳輸率。（四）DRAM的發(fā)展105（四）DRAM的發(fā)展（四）DRAM的發(fā)展106（四）DRAM的發(fā)展3、DDR2(DoubleDataRateSynchronousDRAM，第二代同步雙倍速率動態(tài)隨機存取存儲器)它與上一代DDR內(nèi)存技術標準最大的不同就是，雖然同是采用了在時鐘的上升/下降延同時進行數(shù)據(jù)傳輸?shù)幕痉绞?，但DDR2內(nèi)存卻擁有兩倍于上一代DDR內(nèi)存預讀取能力（即：4bit數(shù)據(jù)讀預?。?。換句話說，DDR2內(nèi)存每個時鐘能夠以4倍外部的速度讀/寫數(shù)據(jù)，并且能夠以內(nèi)部控制總線4倍的速度運行。

（四）DRAM的發(fā)展107（四）DRAM的發(fā)展4、DDR31）8bit預取設計，而DDR2為4bit預取，這樣DRAM內(nèi)核的頻率只有接口頻率的1/8，DDR3-800的核心工作頻率只有100MHz。

2）采用點對點的拓樸架構，以減輕地址/命令與控制總線的負擔。

3）采用100nm以下的生產(chǎn)工藝，將工作電壓從1.8V降至1.5V，增加異步重置（Reset）與ZQ校準功能。重置是DDR3新增的一項重要功能，并為此專門準備了一個引腳。這一引腳將使DDR3的初始化處理變得簡單。當Reset命令有效時，DDR3內(nèi)存將停止所有操作，并切換至最少量活動狀態(tài)，以節(jié)約電力。

ZQ也是一個新增的引腳，在這個引腳上接有一個240歐姆的低公差參考電阻。這個引腳通過一個命令集，通過片上校準引擎來自動校驗數(shù)據(jù)輸出驅動器導通電阻與ODT的終結電阻值。當系統(tǒng)發(fā)出這一指令后，將用相應的時鐘周期對導通電阻和ODT電阻進行重新校準。

（四）DRAM的發(fā)展1084.5非易失性半導體存儲器一、掩膜只讀存儲器ROM

簡稱為MROM（maskprogrammableROM）用戶不能寫入、廠家寫入、工作最穩(wěn)定、經(jīng)濟、不靈活。演示44.5非易失性半導體存儲器演示41094.5非易失性半導體存儲器二、可編程只讀存儲器PROMW0號單元存1010B只允許編程一次4.5非易失性半導體存儲器110三、紫外線擦除只讀存儲器EPROM（ErasablePROM）EPROM不僅可以由用戶寫入程序或數(shù)據(jù)，而且允許擦除已經(jīng)寫入的內(nèi)容。靈活性好，停電信息不丟失，脫機擦除。如下圖所示，在源極S與漏極N之間有一個浮柵，當浮柵上充滿負電荷時，源極S與漏極N之間導通，存儲數(shù)據(jù)“0”，否則不導通，存儲數(shù)據(jù)“1”。EPROM的寫入方法是：在專用的EPROM編程器上，在需要寫"0"的位置，在源極與漏極之間加上高電壓，把電荷加到浮柵上，于是，S極與N極之間就能夠導通。三、紫外線擦除只讀存儲器EPROM（ErasablePR111四、電擦除只讀存儲器E2PROM（ElectricityErasablePROM）E2PROM的價格通常要比EPROM貴，使用起來實際上比EPROM方便，它可以按單個字節(jié)擦除。如果把編程和擦除電路都做在機器內(nèi)，就不需要象EPROM那樣反復插拔芯片了。

EEPROM能夠通過電信號直接實現(xiàn)讀或寫，而且斷電之后能夠保存數(shù)據(jù)，那么它能否代替RAM呢？答案是否定的。主要原因有兩個：一是E2PROM的寫入速度特別慢，通常要比SRAM或DRAM慢1000倍左右；第二個原因是E2PROM的擦除次數(shù)是有限的，一般在幾萬次。靈活、信息不丟，不脫機擦除，造價高。四、電擦除只讀存儲器E2PROM（ElectricityE112五、快擦除讀寫存儲器FlashMemory是在EPROM與E2PROM基礎上發(fā)展起來的，它與EPROM一樣，用單管來存儲一位信息，它與E2PROM相同之處是用電來擦除。與E2PROM相比，F(xiàn)lashMemory具有存儲容量大，價格便宜，功耗低等優(yōu)點，但是，它只能以塊為單位擦除。

目前，F(xiàn)lashMemory被大量用做存儲卡和硅盤等，在不久的將來，很有可能代替磁盤存儲器。五、快擦除讀寫存儲器FlashMemory113六、幾種存儲器的主要應用存儲器應用SRAMDRAMROMPROMEPROME2PROMFlashMemory高速緩沖存儲器cache計算機主存儲器固定程序、微程序控制存儲器用戶字編程序。用于工業(yè)控制機或電器中用戶編寫可修改程序或產(chǎn)品試制階段程序IC卡上存儲信息固態(tài)盤，IC卡六、幾種存儲器的主要應用存儲器應用S1144.6半導體存儲器的組織與控制半導體存儲器的讀寫時間一般在十幾至幾百毫微秒之間，其芯片集成度高，體積小，片內(nèi)還包含有譯碼器和寄存器等電路。演示54.6半導體存儲器的組織與控制演示51154.6半導體存儲器的組織與控制一、存儲器容量擴展一個存儲器的芯片的容量是有限的，它在字數(shù)或字長方面與實際存儲器的要求都有很大差距。所以需要在字向和位向進行擴充才能滿足需要。為了減少存儲器芯片的引腿數(shù)，一般大容量存儲器芯片的數(shù)據(jù)寬度只有1位或很少幾位，而主存儲器的數(shù)據(jù)寬度通常為32位、64位等，因此需要進行位擴展（擴展存儲器的字長）。另外，當需要加大存儲器容量時，需要進行字擴展（擴展存儲器的字數(shù)）。當然，也可能字、位兩個方向都需要進行擴展。4.6半導體存儲器的組織與控制一、存儲器容量擴展116（一）典型SRAM芯片1.SRAM2114芯片1）邏輯引腳圖：SRAM2114(18)D3D2D1D0CSWE………A9A0VccGND2）引腳功能①A0～A9地址線CPU→2114容量=2n=1K②D0～D3數(shù)據(jù)線、雙向、字寬4位③電源線：Vcc+5VGND地線④控制線：片選信號CS=0該片工作接地址譯碼器WE讀寫控制：“0”寫入“1”讀出（一）典型SRAM芯片D3D2D1D0CSWE………A91172.SRAM6264芯片1）邏輯引腳圖：GNDSRAM6264(28)D0～D7CE1OEWE………A12A0VccCE2Nc2）引腳功能①A0～A12地址線容量=213=8K②D0～D7數(shù)據(jù)線、雙向、字寬8位③電源線：Vcc+5VGND地線④控制線：CE1CE2片選信號01該片被選中Nc無用WE寫控制：為“0”時寫入OE讀控制：為“0”時讀出2.SRAM6264芯片GNDD0CE1OEWE………118（二）存儲器的位擴展位擴展指的是用多個存儲器器件對字長進行擴充。位擴展的連接方式是將多片存儲器的地址、片選、讀寫控制端相應并聯(lián)，數(shù)據(jù)端分別引出。例如：使用2114芯片和8位CPU組成的存儲系統(tǒng)。CPUD7D0A9……A02114D7……D4A9……A02114D3……D0CSCSA0～A9演示6（二）存儲器的位擴展A9……A0A9……A0CS119（三）字擴展：是指增加存儲器中字的數(shù)量，靜態(tài)存儲器進行字擴展時，將各芯片的地址線、數(shù)據(jù)線、讀寫控制線相應并聯(lián)，由片選信號來區(qū)分各芯片的地址范圍。例如：使用6264芯片和8位CPU組成一個24k×8系統(tǒng)。1.列地址表2.分析地址表每片地址從A12～A0完全對應的，各片A12～A0和CPU的A12～A0一一對應連接。A15、A14、A13接到地址譯碼器上。3.連接演示7（三）字擴展：是指增加存儲器中字的數(shù)量，靜態(tài)存儲器進行字擴展120地址表：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A06264①0000H0001H……1FFFH000000……00000000000000000000000000001……11111111111116264②2000H2001H……3FFFH001001……00100000000000000000000000001……11111111111116264③2000H2001H……3FFFH010010……01000000000000000000000000001……1111111111111地址表：A15A14A13A12A11A10A9121A15A14A13A12～A0CPUD7～D0RDWRA12～A06264①D7～D0OECE1CE2A12～A06264②D7～D0CE1CE2A12～A06264③D7～D0CE1CE2G1G2AG2BC74LSB138AVccY0Y1Y2WEWEWEA12～A0OECE1CE2A12～A0CE1CE2A12～122例如：使用2114芯片和4位CPU組成一個3k×4系統(tǒng)。1.列地址表2.分析地址表每片地址從A9～A0完全對應的，各片A9～A0和CPU的A9～A0一一對應連接。A15～A10接到地址譯碼器上。3.連接計算機組成與結構主存儲器課件123地址表：A15A14A13

A12A11A10A9A8A7A6A5A4A3A2A1A02114①0000H0001H……03FFH000000000000……00000000000000000000000001……11111111112114②0400H0401H……07FFH000001000001……00000100000000000000000001……11111111112114③0800H0801H……0BFFH000010000010……00001000000000000000000001……1111111111地址表：A15A14A13A12A11A10A9124A15A14A13A12A11A10A9～A0CPUD3～D0RDWRA9～A02114①D3～D0CSA9～A02114②D3～D0CSA9～A02114③D3～D0CSG1G2AG2BC74LSB138AY0Y1Y2WEWEWEA15A9～A0CSA9～A0CSA9～A0CSG1125（四）存儲器位/字擴展

在有些情況下，存儲器的字、位兩個方向上都需要進行擴展，這時，必須把上述存儲器位擴展和存儲器字擴展兩種方法同時使用。假設，用4M字×4位的存儲芯片