2021年桂林信息科技學(xué)院軟件工程專業(yè)《計算機組成原理》科目期末試卷B（有答案）一、選擇題1368KB32量為（）。A.1MB B.4MB C.8MB D.32MB2、下列關(guān)于虛擬存儲器的說法，錯誤的是（）。虛擬存儲器利用了局部性原理次數(shù)減少，可以提升操作速度換頁次數(shù)增加，降低操作速度道程序共享3、常用的（n，k）海明碼中，冗余位的位數(shù)為（）。A.n+k B.n-k C.n D.k4、在補碼加減交替除法中，參加操作的數(shù)和商符分別是（）。A.絕對值的補碼在形成商值的過程中自動形成B.補碼在形成商值的過程中自動形成C.補碼由兩數(shù)符號位“異或”形成D.“”5、計算機中表示地址時，采用（）。A.原碼B.補碼C.移碼D.無符號數(shù)6100MHz32/數(shù)據(jù)線復(fù)用，每傳輸一個地址或數(shù)據(jù)占用一個時鐘周期。若該總線支持突發(fā)（猝發(fā)）“”128位數(shù)據(jù)所需要的時間至少是（）。A.20ns B.40nsC.50ns D.80ns7、在異步通信方式中，一個總線傳輸周期的過程是（）。A.先傳送數(shù)據(jù)，再傳送地址B.先傳送地址，再傳送數(shù)據(jù)C.只傳輸數(shù)據(jù)D.無法確定8、指令寄存器的位數(shù)取決（）。A.存儲器的容量B.指令字長C.機器字長人D.存儲字長9、假定編譯器對高級語言的某條語句可以編譯生成兩種不同的指令序列，A、B和C三類指令的CPl和執(zhí)行兩種不同序列所含的三類指令條數(shù)見下表。則以下結(jié)論錯誤的是（）。I.序列一比序列二少l條指令Ⅱ.序列一比序列二的執(zhí)行速度快Ⅲ.序列一的總時鐘周期數(shù)比序列二多1個Ⅳ.序列一的CPI比序列二的CPI大A.I、ll B.1、Ⅲ C.ll、1V D.Ⅱ10、某計算機采用微程序控制器，共有32條指令，公共的取指令微程序包含2條微指令，各指令對應(yīng)的微程序平均由4條微指令組成，采用斷定法（下地址字，段法）確定下條微指令地址，則微指令中下地址字段的位數(shù)至少是（）。A.5 B.6 C.8 D.911、微指令大體可分為兩類：水平型微指令和垂直型微指令。下列幾項中，不符合水平型微指令特點的是（）。A.執(zhí)行速度快B.并行度較低C.更多地體現(xiàn)了控制器的硬件細節(jié)D.微指令長度較長12、下列不屬于程序控制指令的是（）。A.B.條件轉(zhuǎn)移指令C.中斷隱指令D.循環(huán)指令13、下列關(guān)于一地址指令的說法正確的是（）。只有一個操作數(shù)一定有兩個操作數(shù)，其中一個是隱含的，完成功能C.如果有兩個操作數(shù)，則兩個操作數(shù)相同，完成功能D.可能有兩個操作數(shù)，也可能只有一個操作數(shù)14、下列關(guān)于多重中斷系統(tǒng)的敘述中，錯誤的是（）在一條指令執(zhí)行結(jié)束時響應(yīng)中斷CPU處于關(guān)中斷狀態(tài)中斷請求的產(chǎn)生與當(dāng)前指令的執(zhí)行無關(guān)D.CPU15、下列關(guān)于中斷I/O方式和DMA方式比較的敘述中，錯誤的是（）I/OCPU處理時間，DMA方式請求的是總線使用權(quán)C.I/O方式下數(shù)據(jù)傳送由硬件完成D.中斷I/O方式適用于所有外部設(shè)備，DMA方式僅適用于快速外部設(shè)備二、填空題16、CPU能直接訪和 ，但不能直接訪問磁盤和光盤。17、主存儲器容量通常以KB表示，其中K= ；硬盤容量通常以GB表示，其中G= 18、PCI總線采仲裁方式，每一個PCI設(shè)備都有獨立的總線請求和總線授權(quán)兩信號線與 相連。19、中斷處理過程可以嵌套進行的設(shè)備可以中的中斷服務(wù)程序。20、移碼表示法主要用于表示浮點數(shù)碼，以利于比較兩數(shù)的大小和行操作。21、主存儲器容量通常以MB表示，其中M= ，B= 硬盤容量通常以GB表示其中G= .22、當(dāng)今的CPU芯片除了包括定點運算器和控制器外，還包、 運算器和 管理等部件。23、計算機軟件一般分為兩大類：一類，另一類操作系統(tǒng)屬于 類。24、微程序設(shè)計技術(shù)是利方法設(shè)計 的一門技術(shù)。25、漢字、 、 是計算機用于漢字輸入、內(nèi)部處理、輸出三種同用途的編碼。三、名詞解釋題、檢錯碼：27、向量地址：28、助記符：29、微操作：四、簡答題30、敘述帶有Cache存儲器的計算機，其CPU讀內(nèi)存一次的工作過程。31、基本的DMA控制器的主要部件有哪些？32、說明總線結(jié)構(gòu)對計算機系統(tǒng)性能的影響。33、外圍設(shè)備的I/0控制方式分哪幾類？各具什么特點？五、計算題34、設(shè)有一個64K×8位的RAM芯片，試問該芯片共有多少個基本單元電路（簡稱存儲基元）？欲設(shè)計一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。35、某計算機采用5級指令流水線，如果每級執(zhí)行時間是2ns，求理想情況下該流水線的加速比和吞吐率。36、假定硬盤傳輸數(shù)據(jù)以32位的字為單位，傳輸速率為IMB/s。CPU的時鐘頻率為50MHz采用程序查詢的輸入/輸出方式，假設(shè)查詢操作需要100CPUI/O查詢所花費的時間比率，假定進行足夠的查詢以避免數(shù)據(jù)丟失。采用中斷方法進行控制，每次傳輸?shù)拈_銷（包括中斷處理）為100求CPU為傳輸硬盤數(shù)據(jù)花費的時間比重。采用DMA控制器進行輸入/輸出操作，假定DMA的啟動操作需要1000個時鐘周期，DMA完成時處理中斷需要500個時鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長度為4KB，問在硬盤工作時處理器將用多少時間比重進行輸入/輸出操作，忽略DMA申請使用總線的影響。六、綜合題37、某計算機采用頁式虛擬存儲管理方式，按字節(jié)編址，虛擬地址為32位，物理地址為24位，頁大小為8KB:TLB采用全相聯(lián)映射；Cache數(shù)據(jù)區(qū)大小為64KB，按2路組相聯(lián)方式組織，主存塊大小為64B。存儲訪問過程的示意圖如圖所示。請回答下列問題。圖中字段A~G的位數(shù)各是多少？TLB標(biāo)記字段B中存放的是什么信息？將塊號為4099CacheCache組號是多少？對應(yīng)的H字段內(nèi)容是什么？Cache缺失處理的時間開銷大還是缺頁處理的時間開銷大？為什么？為什么Cache可以采用直寫（WriteThrough）策略，而修改頁面內(nèi)容時總是采用回寫（WriteBack）策略？38、設(shè)某機有4個中斷源A、B、C、D.其硬件排隊優(yōu)先順序為A>B>C>D，現(xiàn)要求將中斷處理順序改為D>A>C>B。寫出每個中斷源對應(yīng)的屏蔽字。按圖所示的時間軸給出的4個中斷源的請求時刻，畫出CPU跡。設(shè)每個中斷源的中斷服務(wù)程序時間均為20s。39、1）指令中一般含有哪些字段？分別有什么作用？如何確定這些字段的位數(shù)？某機器字長、指令字長和存儲字長均為16位，指令系統(tǒng)共能完成50用相對尋址、間接尋址、直接尋址。試問：①指令格式如何確定？各種尋址方式的有效地址如何形成？②在①中設(shè)計的指令格式，能否增加其他尋址方式？試說明理由。參考答案一、選擇題1、D、B、B、B、D、C、B、B9、D、C、B、C、D14、B，15、D二、填空題16、cache 主存17、210 23018、集中式中央仲裁器19、優(yōu)先級高優(yōu)先級低20、階碼指對階21、220 8位（1個字節(jié)）22、cache浮點存儲23、系統(tǒng)軟件應(yīng)用軟件系統(tǒng)軟件24、軟件操作控制器25、輸入編碼內(nèi)碼字模碼三、名詞解釋題26、檢錯碼：能夠發(fā)現(xiàn)某些錯誤或具有自動糾錯能力的數(shù)據(jù)編碼。27、向量地址：向量地址是存放服務(wù)程序入口地址的存儲單元地址，它由硬件形成3.雙重分組跳躍進位：n位全加器分成若干大組，大組內(nèi)又分成若干小組，大組中小組的最高進位同時產(chǎn)生，大組與大組間的進位串行傳送。、助記符：29、微操作：在微程序控制器中，執(zhí)行部件接受微指令后所進行的操作。四、簡答題30、解析：CPU將內(nèi)存地址加載到地址總線，并發(fā)出讀信號。Cache從地址總線截取內(nèi)存地址，解析出該地址所在的內(nèi)存塊號。查閱主存Cache地址映射變換機構(gòu)，若該主存塊已調(diào)入Cache，則為命中，進入4），否則，轉(zhuǎn)入6）。將對應(yīng)的CacheCache地址，訪問Cache存儲體，同時阻斷主存的讀。由Cache讀出的數(shù)據(jù)經(jīng)數(shù)據(jù)總線送往CPU。CPU。同時查閱Cache9）。啟動CacheCache塊位置?！按蛲ā敝苯诱{(diào)度通路，將該主存塊調(diào)入Cache，并修改標(biāo)記。31、答：邏輯結(jié)構(gòu)包括時序和控制邏輯；內(nèi)部計數(shù)器、寄存器組、程序命令控制邏輯；優(yōu)先級編碼邏輯；地址、數(shù)據(jù)緩沖器組等部分。32、答：（1）最大存儲容量單總線系統(tǒng)中，最大內(nèi)存容量必須小于由計算機字長所決定的可能的地址總線。雙總線系統(tǒng)中，存儲容量不會受到外圍設(shè)備數(shù)量的影響指令系統(tǒng)雙總線系統(tǒng)，必須有專門的I/0指令系統(tǒng)單總線系統(tǒng)，訪問內(nèi)存和I/0使用相同指令33I/0設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡單程序中斷方式：一般適用于隨機出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立即進行，節(jié)省了CPU的時間，但硬件結(jié)構(gòu)相對復(fù)雜一些。（3）直接內(nèi)存訪問（DMA）方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內(nèi)存訪問時間的限制。需更多硬件，適用于內(nèi)存和高速外設(shè)之間大批交換數(shù)據(jù)的場合。（4）通道方式：可以實現(xiàn)對外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，大大提高了CPU的工作效率。（5）外圍處理機方式：通道方式的進一步發(fā)展，基本上獨立于主機工作，結(jié)果更接近一般處理機。五、計算題34、解析：存儲基元總數(shù)=64K×8位=512K位=219位。思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲元安排在字向，因為地址位數(shù)和字?jǐn)?shù)成2的冪的關(guān)系，可較好地壓縮線數(shù)。設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為2a×b=219；b=219-a。若a=19，b=l，總和=19+1=20；若a=18，b=2，總和=18+2=20；若a=17，b=4，總和=17+4=21；若a=16，b=8，總和=16+8=24；由上可看出，片字?jǐn)?shù)越少，片字長越長，引腳數(shù)越多。片字?jǐn)?shù)、片位數(shù)均按2的冪變化。通過證明也是能得出結(jié)論的，我們要最小化a+b=a+219-4。令F（a）=a+b=a+219-4，對a求導(dǎo)后，得到1-ln2×a×29。在1≤a≤l8時，F(xiàn)是單調(diào)遞減函數(shù)，所以在這個區(qū)間最小值為F（18）=20，剩下F（19）=20。所以得出結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線=19根，數(shù)據(jù)線=1根；地址線=18根，數(shù)據(jù)線=2根。35、44.解析：流水線的加速比指采用流水線技術(shù)時指令的執(zhí)行速度與等效的不采用流水線技術(shù)的指令執(zhí)行速度之比，理想情況加速比等于流水線的級數(shù)。吞吐率指每秒鐘能處理的指令數(shù)量。本題中計算機采用5級指令流水線，所以理想情況下加速比等于52ns，則最大吞吐率等于。36、解析：本題考查計算機的性能指標(biāo)和I/O方式。先計算每次傳輸過程的平均時間，然后根據(jù)程序查詢、中斷和DMA方式的特點計算外設(shè)I/O的時間占整個CPU時間的百分比。1）采用程序查詢的輸入/輸出方式，硬盤查詢的速率為1MB/4B=250k（每秒查詢次數(shù)）。查詢的時鐘周期數(shù)為250k×100=25000k.占用的CPU時間比率為25000k/50M=50%。2）采用中斷方法進行控制，每傳送一個字需要的時問為（32bit/8）÷1MB/s=4??s.CPU時鐘周期為1/50MHz=0.02μs.得到時間比重為100×0.02/4=50%。3）采用DMA控制器進行輸入/輸出操作，平均傳輸?shù)臄?shù)據(jù)長度為4KB.傳送的時間為4KB÷1MB/s=4ms在DMA傳輸?shù)倪^程中，CPU不需要進行操作，所以CPU為傳輸硬盤數(shù)據(jù)花費的時間比重為0.02×1500/（4000+0.02×1500）=0.74%.六、綜合題37、解析：1）頁大小為8KB，頁內(nèi)偏移地址為13位，故A=B=32-l3=19；D=13；C=24-13=l1：主存塊大小為64B，故G=6。2路組相聯(lián)，每組數(shù)據(jù)區(qū)容量有64B×2=128B，共有64KB/128B=512組，故F=9：E=24-G-F=24-6-9=9。因而A=19，B=19，C=11，D=l3，E=9，F(xiàn)=9，G=6。TLB中標(biāo)記字段B的內(nèi)容是虛頁號，表示該TLB項對應(yīng)哪個虛頁的頁表項。2）塊號4099=000001000000000011B，因此所映射的Cache組號是000000011B=3，對應(yīng)的H字段內(nèi)容為000001000B。Cache而Cache缺失只訪問主存。慢得多，所以，在Cache——主存層次，Cache——外存（磁盤）層次，修改頁面內(nèi)容時總是采用寫回策略。38、解析：在中斷處理順序改為D>A>C>B后，每個中斷源新的屏蔽字如圖所示。根據(jù)新的處理順序，CPU執(zhí)行程序的軌跡如圖所示。39、32.解析：指令字中一般有3種字段：操作碼字段、尋址特征字段和地址碼