3.6組合電路中的競爭冒險(xiǎn)1、產(chǎn)生競爭冒險(xiǎn)的原因在組合電路中，當(dāng)輸入信號的狀態(tài)改變時(shí)，輸出端可能會出現(xiàn)不正常的干擾信號，使電路產(chǎn)生錯(cuò)誤的輸出，這種現(xiàn)象稱為競爭冒險(xiǎn)。產(chǎn)生競爭冒險(xiǎn)的原因：主要是門電路的延遲時(shí)間產(chǎn)生的。干擾信號3.6組合電路中的競爭冒險(xiǎn)1、產(chǎn)生競爭冒險(xiǎn)的原因在組合電路1（1）

競爭-冒險(xiǎn)現(xiàn)象及成因一、什么是“競爭”兩個(gè)輸入“同時(shí)向相反的邏輯電平變化”，稱存在“競爭”

二、因“競爭”而可能在輸 生尖峰脈沖的現(xiàn)象 “競爭-冒險(xiǎn)”。（1）競爭-冒險(xiǎn)現(xiàn)象及成因2三、2線—4線譯碼器中的競爭-冒險(xiǎn)現(xiàn)象

三、2線—4線譯碼器中的競爭-冒險(xiǎn)現(xiàn)象3（2）消除競爭冒險(xiǎn)的方法1）引入封鎖脈沖：

在輸入信號轉(zhuǎn)換時(shí)間內(nèi)，引入一個(gè)封鎖脈沖，把可能產(chǎn)生干擾的門封住。

封鎖脈沖在輸入信號的轉(zhuǎn)換前到來，等信號轉(zhuǎn)換完畢后消失。2）引入選通脈沖：在可能產(chǎn)生干擾的門電路上加入一個(gè)選通脈沖，當(dāng)電路出現(xiàn)穩(wěn)定狀態(tài)后，引入選通脈沖，輸出有效。三態(tài)門電路（2）消除競爭冒險(xiǎn)的方法1）引入封鎖脈沖：2）引入選通脈沖：4G3，當(dāng)A=1，B=0，AB=0，電平改變后，A=0，B=1，輸出還是0.B已上升，A未下降，出現(xiàn)12）引入選通脈沖：在可能產(chǎn)生干擾的門電路上加入一個(gè)選通脈沖，當(dāng)電路出現(xiàn)穩(wěn)定狀態(tài)后，引入選通脈沖，輸出有效。三態(tài)門電路G3，當(dāng)A=1，B=0，AB=0，電平改變后，A=0，B=153）接入濾波電容：

在輸出端并接一個(gè)不大的濾波電容，消除干擾脈沖。干擾脈沖很窄，由于電容的充放電過程，使得電容兩端電壓不能突變。4）采用可靠性編碼（格雷碼）

使得輸入變量不會有兩個(gè)或兩個(gè)以上同時(shí)發(fā)生變化。3）接入濾波電容：6有圈相切，則有競爭冒險(xiǎn)但是在電平轉(zhuǎn)換的過程中，當(dāng)B由1變?yōu)?，B’應(yīng)該由0變?yōu)?，由于非門的存在，這個(gè)電平轉(zhuǎn)換延遲，出現(xiàn)BB’同時(shí)為0，輸出為0（2）消除競爭冒險(xiǎn)的方法有圈相切，則有競爭冒險(xiǎn)但是在電平轉(zhuǎn)換的過程中，當(dāng)B由1變?yōu)?7增加冗余項(xiàng)，消除競爭冒險(xiǎn)添加冗余項(xiàng)AC后，當(dāng)A=1，C=1時(shí)，輸出必恒為1.增加冗余項(xiàng)，添加冗余項(xiàng)AC后，當(dāng)A=1，C=1時(shí)，輸出必恒為824.(6分)由全加器構(gòu)成的電路如圖所示，試寫出Y1與D1，D0的最簡與或表達(dá)式。（2002）24.(6分)由全加器構(gòu)成的電路如圖所示，試寫出Y1與D1928.分析題28圖所示邏輯電路的邏輯功能。圖中74LS138為集成3線—8線譯碼器。要求寫出輸出邏輯式、列寫真值表、說明其邏輯功能。（2004）28.分析題28圖所示邏輯電路的邏輯功能。圖中74LS131028.分析題28圖所示邏輯電路的邏輯功能。圖中74LS138為集成3線—8線譯碼器。要求寫出輸出邏輯式、列寫真值表、說明其邏輯功能。（2005）35.設(shè)計(jì)將三位二進(jìn)制代碼ABC轉(zhuǎn)換為三位循環(huán)碼XYZ的組合邏輯電路。要求列出真值表、寫出最簡輸出邏輯式，并畫出用異或門實(shí)現(xiàn)的邏輯圖。28.分析題28圖所示邏輯電路的邏輯功能。圖中74LS131138.設(shè)ABCD表示8421BCD碼的四位，若此碼表示的十進(jìn)制數(shù)X滿足5≤X≤9時(shí)輸出函數(shù)F為1，否則F為0。試用最少的與非門和反相器實(shí)現(xiàn)該邏輯電路。要求列出真值表，寫出最簡輸出邏輯式并畫出邏輯圖。（2006）（2007）35.設(shè)ABC表示三位二進(jìn)制數(shù)N，若N為奇數(shù)且大于2時(shí)輸出F為“1”，否則F為“0”。試用最少的與非門實(shí)現(xiàn)該邏輯電路。要求列出真值表、寫出最簡輸出邏輯式并畫邏輯圖。38.設(shè)ABCD表示8421BCD碼的四位，若此碼表示的十1228.題28圖中74LS138為集成3線—8線譯碼器。（1）寫出邏輯函數(shù)F的與或表達(dá)式；（2）若S1端接低電平，譯碼器處于何種狀態(tài)？F=？（2008）題28圖28.題28圖中74LS138為集成3線—8線譯碼器。（21328.題28圖中74LS138為集成3線—8線譯碼器。（1）寫出F的表達(dá)式；（2）填寫F的卡諾圖，并寫出F的最簡與或式。（2009）題28圖28.題28圖中74LS138為集成3線—8線譯碼器。（214本章小結(jié)

本章重點(diǎn)介紹了組合邏輯電路的分析、設(shè)計(jì)與應(yīng)用，在此基礎(chǔ)上給出常用中規(guī)模集成組合邏輯電路芯片，如加法器、比較器、編碼器、譯碼器、數(shù)據(jù)選擇器等。組合邏輯電路可以由門電路構(gòu)成，也可以由集成芯片構(gòu)成，在分析和設(shè)計(jì)時(shí)，要求能熟練掌握。在分析時(shí)，通過分析電路、寫出輸出邏輯式及真值表，能判斷常用組合邏輯電路的功能。在設(shè)計(jì)時(shí)，由所給的邏輯要求寫出真值表和邏輯式，由所給門電路或器件得出實(shí)現(xiàn)的電路。本章小結(jié)本章重點(diǎn)介紹了組合邏輯電路的分析、15作業(yè)

3-13-33-43-53-83-113-123-163-19作業(yè)3-13-33-43-5163.6組合電路中的競爭冒險(xiǎn)1、產(chǎn)生競爭冒險(xiǎn)的原因在組合電路中，當(dāng)輸入信號的狀態(tài)改變時(shí)，輸出端可能會出現(xiàn)不正常的干擾信號，使電路產(chǎn)生錯(cuò)誤的輸出，這種現(xiàn)象稱為競爭冒險(xiǎn)。產(chǎn)生競爭冒險(xiǎn)的原因：主要是門電路的延遲時(shí)間產(chǎn)生的。干擾信號3.6組合電路中的競爭冒險(xiǎn)1、產(chǎn)生競爭冒險(xiǎn)的原因在組合電路17（1）

競爭-冒險(xiǎn)現(xiàn)象及成因一、什么是“競爭”兩個(gè)輸入“同時(shí)向相反的邏輯電平變化”，稱存在“競爭”

二、因“競爭”而可能在輸 生尖峰脈沖的現(xiàn)象 “競爭-冒險(xiǎn)”。（1）競爭-冒險(xiǎn)現(xiàn)象及成因18三、2線—4線譯碼器中的競爭-冒險(xiǎn)現(xiàn)象

三、2線—4線譯碼器中的競爭-冒險(xiǎn)現(xiàn)象19（2）消除競爭冒險(xiǎn)的方法1）引入封鎖脈沖：

在輸入信號轉(zhuǎn)換時(shí)間內(nèi)，引入一個(gè)封鎖脈沖，把可能產(chǎn)生干擾的門封住。

封鎖脈沖在輸入信號的轉(zhuǎn)換前到來，等信號轉(zhuǎn)換完畢后消失。2）引入選通脈沖：在可能產(chǎn)生干擾的門電路上加入一個(gè)選通脈沖，當(dāng)電路出現(xiàn)穩(wěn)定狀態(tài)后，引入選通脈沖，輸出有效。三態(tài)門電路（2）消除競爭冒險(xiǎn)的方法1）引入封鎖脈沖：2）引入選通脈沖：20G3，當(dāng)A=1，B=0，AB=0，電平改變后，A=0，B=1，輸出還是0.B已上升，A未下降，出現(xiàn)12）引入選通脈沖：在可能產(chǎn)生干擾的門電路上加入一個(gè)選通脈沖，當(dāng)電路出現(xiàn)穩(wěn)定狀態(tài)后，引入選通脈沖，輸出有效。三態(tài)門電路G3，當(dāng)A=1，B=0，AB=0，電平改變后，A=0，B=1213）接入濾波電容：

在輸出端并接一個(gè)不大的濾波電容，消除干擾脈沖。干擾脈沖很窄，由于電容的充放電過程，使得電容兩端電壓不能突變。4）采用可靠性編碼（格雷碼）

使得輸入變量不會有兩個(gè)或兩個(gè)以上同時(shí)發(fā)生變化。3）接入濾波電容：22有圈相切，則有競爭冒險(xiǎn)但是在電平轉(zhuǎn)換的過程中，當(dāng)B由1變?yōu)?，B’應(yīng)該由0變?yōu)?，由于非門的存在，這個(gè)電平轉(zhuǎn)換延遲，出現(xiàn)BB’同時(shí)為0，輸出為0（2）消除競爭冒險(xiǎn)的方法有圈相切，則有競爭冒險(xiǎn)但是在電平轉(zhuǎn)換的過程中，當(dāng)B由1變?yōu)?23增加冗余項(xiàng)，消除競爭冒險(xiǎn)添加冗余項(xiàng)AC后，當(dāng)A=1，C=1時(shí)，輸出必恒為1.增加冗余項(xiàng)，添加冗余項(xiàng)AC后，當(dāng)A=1，C=1時(shí)，輸出必恒為2424.(6分)由全加器構(gòu)成的電路如圖所示，試寫出Y1與D1，D0的最簡與或表達(dá)式。（2002）24.(6分)由全加器構(gòu)成的電路如圖所示，試寫出Y1與D12528.分析題28圖所示邏輯電路的邏輯功能。圖中74LS138為集成3線—8線譯碼器。要求寫出輸出邏輯式、列寫真值表、說明其邏輯功能。（2004）28.分析題28圖所示邏輯電路的邏輯功能。圖中74LS132628.分析題28圖所示邏輯電路的邏輯功能。圖中74LS138為集成3線—8線譯碼器。要求寫出輸出邏輯式、列寫真值表、說明其邏輯功能。（2005）35.設(shè)計(jì)將三位二進(jìn)制代碼ABC轉(zhuǎn)換為三位循環(huán)碼XYZ的組合邏輯電路。要求列出真值表、寫出最簡輸出邏輯式，并畫出用異或門實(shí)現(xiàn)的邏輯圖。28.分析題28圖所示邏輯電路的邏輯功能。圖中74LS132738.設(shè)ABCD表示8421BCD碼的四位，若此碼表示的十進(jìn)制數(shù)X滿足5≤X≤9時(shí)輸出函數(shù)F為1，否則F為0。試用最少的與非門和反相器實(shí)現(xiàn)該邏輯電路。要求列出真值表，寫出最簡輸出邏輯式并畫出邏輯圖。（2006）（2007）35.設(shè)ABC表示三位二進(jìn)制數(shù)N，若N為奇數(shù)且大于2時(shí)輸出F為“1”，否則F為“0”。試用最少的與非門實(shí)現(xiàn)該邏輯電路。要求列出真值表、寫出最簡輸出邏輯式并畫邏輯圖。38.設(shè)ABCD表示8421BCD碼的四位，若此碼表示的十2828.題28圖中74LS138為集成3線—8線譯碼器。（1）寫出邏輯函數(shù)F的與或表達(dá)式；（2）若S1端接低電平，譯碼器處于何種狀態(tài)？F=？（2008）題28圖28.題28圖中74LS138為集成3線—8線譯碼器。（22928.題28圖中74LS138為集成3線—8線譯碼器。（1）寫出F的表達(dá)式；（2）填寫F的卡諾圖，并寫出F的最簡與或式。（2009）題28圖28.題28圖中74LS138為集成3線—8線譯碼器。（230本章小結(jié)

本章重點(diǎn)介紹了組合邏輯電路的分析、設(shè)計(jì)與應(yīng)用，在此基礎(chǔ)上給出常用中規(guī)模集成組合邏輯電路芯片，如加法器、比較器、編碼器、譯碼器、數(shù)據(jù)選擇器等。組合邏輯電路可以由門電路構(gòu)成，也可