第六章時(shí)序邏輯電路6.1時(shí)序邏輯電路的特點(diǎn)和邏輯功能的描述一、時(shí)序邏輯電路的特點(diǎn)功能上：任一時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，還與電路原來的狀態(tài)有關(guān)。例：串行加法器，兩個(gè)多位數(shù)從低位到高位逐位相加

2.電路結(jié)構(gòu)上

①包含存儲(chǔ)電路和組合電路 ②存儲(chǔ)器狀態(tài)和輸入變量共同決定輸出二、時(shí)序電路的一般結(jié)構(gòu)形式與功能描述方法輸入信號(hào)輸出信號(hào)驅(qū)動(dòng)信號(hào)輸出狀態(tài)可以用三個(gè)方程組來描述：三、時(shí)序電路的分類1.同步時(shí)序電路與異步時(shí)序電路同步：所有觸發(fā)器都是在同一時(shí)鐘操作下,狀態(tài)轉(zhuǎn)換是同步發(fā)生的異步：不是所有的觸發(fā)器都使用同一個(gè)時(shí)鐘信號(hào),因而在電路轉(zhuǎn)換過程中觸發(fā)器的翻轉(zhuǎn)不是同步發(fā)生的2.Mealy型和Moore型Mealy型：Moore型：6.2時(shí)序電路的分析方法分析：找出給定時(shí)序電路的邏輯功能 即找出在輸入和CLK作用下，電路的次態(tài)和輸出。一般步驟：①根據(jù)給定的邏輯圖寫出存儲(chǔ)電路中每個(gè)觸發(fā)器輸入端的邏輯函數(shù)式，得到電路的驅(qū)動(dòng)方程。②將每個(gè)觸發(fā)器的驅(qū)動(dòng)方程代入它的特性方程，得到電路的狀態(tài)方程。③從邏輯圖寫出輸出方程。④為了能更加直觀地顯示電路的邏輯功能，還可以從方程式求出電路的狀態(tài)轉(zhuǎn)換表，畫出電路的狀態(tài)轉(zhuǎn)換圖或時(shí)序圖。例1：狀態(tài)轉(zhuǎn)換表的畫法若將任何一組輸入變量及電路初態(tài)的取值代入狀態(tài)方程和輸出方程，即可算出電路的次態(tài)和現(xiàn)態(tài)下的輸出值；以得到的次態(tài)作為新的初態(tài)，和這時(shí)的輸入變量取值一起再代入狀態(tài)方程和輸出方程進(jìn)行計(jì)算，又得到一組新的次態(tài)和輸出值。如此繼續(xù)下去，把計(jì)算結(jié)果列出真值表的形式，就得到了狀態(tài)轉(zhuǎn)換表。注意：最后還要檢查一次得到的狀態(tài)轉(zhuǎn)換表是否包含了電路所以可能出現(xiàn)的狀態(tài)。如果缺少，則將缺少的狀態(tài)直接代入狀態(tài)方程和輸出方程以得到完整的狀態(tài)轉(zhuǎn)換表。列狀態(tài)轉(zhuǎn)換表YAQ2Q12*Q1*Q

00000101001110010111011101101001101010101100000000011100A=0YAQ2Q12*Q1*Q

000001010011100101110111101010100110100100100001A010001/10110/01011/01100/011/000/001/010/1電路狀態(tài)轉(zhuǎn)換圖的畫法大圓圈內(nèi)表示電路各個(gè)狀態(tài)，以箭頭根部表示初態(tài)，箭頭指向表示次態(tài)。同時(shí)箭頭旁注明了狀態(tài)轉(zhuǎn)換前的輸入變量取值和輸出值。輸入變量取值寫在斜線以上，輸出值寫在斜線以下。Q2Q1A/Y

00

01

10

110/10/00/00/01/01/11/01/0Q2Q1A/Y畫狀態(tài)轉(zhuǎn)換圖：00011100A=0畫時(shí)序圖（波形）：CLK12345678A000010001011100111101110邏輯功能：同步4進(jìn)制可逆計(jì)數(shù)器;Y為進(jìn)位/借位輸出端。YAQ2Q12*Q1*Q

000001010011100101110111101010100110100100100001例2分析圖示時(shí)序電路的邏輯功能。解：（1）寫驅(qū)動(dòng)方程：（2）將驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程得狀態(tài)方程（3）寫出輸出方程（4）列出狀態(tài)表，畫出狀態(tài)圖或時(shí)序圖。TTL電路11.列狀態(tài)轉(zhuǎn)換表YQ3Q2Q13*Q2*Q1*Q

000001010011100101110111101010101110000011100000110000002.畫狀態(tài)轉(zhuǎn)換圖：YQ3Q2Q13*Q2*Q1*Q

00000101001110010111011110101010111000001110000011000000Q3Q2Q1/Y000001/0010/0011/0100/0101/0/1110111/0/13.畫時(shí)序圖（波形圖）：YQ3Q2Q13*Q2*Q1*Q

00000101001110010111011110101010111000001110000011000000Q1Q2Q3000100010110001101000Y4.邏輯功能：同步6進(jìn)制加法計(jì)數(shù)器；Y為進(jìn)位輸出端。異步時(shí)序電路的分析例3分析圖示時(shí)序電路的邏輯功能。解：（1）寫出各觸發(fā)器的時(shí)鐘方程：

CLK1=CLK3=CLK↓CLK2=Q1↓（2）寫出驅(qū)動(dòng)方程：1111（3）將驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程得狀態(tài)方程*QK′Q′JQ+=（4）寫出輸出方程（5）列出狀態(tài)表，畫出狀態(tài)圖或時(shí)序圖。1.列狀態(tài)轉(zhuǎn)換表

000001010011100101110111CLK1CLK2

CLK3Q3Q2Q13*Q12*Q1*QY↓↓↓↓↓↓↓↓10100000↓↓↓↓↓↓↓↓1000

000001100110↓↓↓↓000011112.畫狀態(tài)轉(zhuǎn)換圖：Q3Q2Q1/Y000001/0010/0011/0100/0101/1/1110/1111/1

000001010011100101110111CLK1CLK2

CLK3Q3Q2Q13*Q12*Q1*QY↓↓↓↓↓↓↓↓10100000↓↓↓↓↓↓↓↓1000

000001100110↓↓↓↓000011113.畫時(shí)序圖（波形）：4.邏輯功能：異步5進(jìn)制加法計(jì)數(shù)器;Y為進(jìn)位輸出端。CLK123456786.3常用的時(shí)序邏輯電路6.3.1寄存器①用于存儲(chǔ)二值信息代碼，由N個(gè)觸發(fā)器組成的寄存器能存儲(chǔ)一組N位的二值代碼。②只要求其中每個(gè)觸發(fā)器可置1，置0。例1：

74LS1756.3.2移位寄存器（代碼在寄存器中左/右移動(dòng)）具有存儲(chǔ)+移位功能器件實(shí)例：74LS194A，左/右移，并行輸入，保持，異步置零等功能并行輸入并行輸出RD′S1S0工作狀態(tài)0XX置零100保持101右移110左移111并行輸入

0Q3QQ2Q11000

0100

0010

0001移位寄存器構(gòu)成的移位型計(jì)數(shù)器（1）環(huán)形計(jì)數(shù)器環(huán)形計(jì)數(shù)器的特點(diǎn)：

電路簡(jiǎn)單，N位移位寄存器可以計(jì)N個(gè)數(shù)，實(shí)現(xiàn)模N計(jì)數(shù)器。狀態(tài)為1的輸出端的序號(hào)等于計(jì)數(shù)脈沖的個(gè)數(shù)，通常不需要譯碼電路。0Q1QS3D2D1D0D2Q3Q74194SRDCP∧DILIRD01111000START（2）扭環(huán)形計(jì)數(shù)器

為了增加有效計(jì)數(shù)狀態(tài)，擴(kuò)大計(jì)數(shù)器的模，可用扭環(huán)形計(jì)數(shù)器。一般來說，N位移位寄存器可以組成模2N的扭環(huán)形計(jì)數(shù)器，只需將末級(jí)輸出反相后，接到串行輸入端。1000000100000011Q2QQ031Q1100011111101111QD1IR013SQ∧QSILD74194DRDDCPQ02D1D32010清零6.3.3計(jì)數(shù)器用于計(jì)數(shù)、分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖等分類：按時(shí)鐘分，同步、異步按計(jì)數(shù)過程中數(shù)字增減分，加、減

…… 1.異步計(jì)數(shù)器異步二進(jìn)制加法計(jì)數(shù)器在末位+1時(shí)，從低位到高位逐位進(jìn)位方式工作。原則：每1位從“1”變“0”時(shí)，向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)。電路的狀態(tài)按照狀態(tài)轉(zhuǎn)換圖循環(huán)工作。CLK12345678000001010011100101110111000思考1：如觸發(fā)器是下降沿觸發(fā)方式，時(shí)鐘端的連接還相同嗎？思考2：如要構(gòu)成異步二進(jìn)制減法計(jì)數(shù)器，應(yīng)如何連接觸發(fā)器的時(shí)鐘端？CLK12345678111110101100011010001000000異步二進(jìn)制減法計(jì)數(shù)器在末位-1時(shí)，從低位到高位逐位借位方式工作。原則：每1位從“0”變“1”時(shí)，向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)。異步二進(jìn)制計(jì)數(shù)器級(jí)間連接規(guī)律功能規(guī)律加法計(jì)數(shù)減法計(jì)數(shù)CLK0=CLK↓CLK0=CLK↑Ji=Ki=1,Ti=1,Di=Qi′

(0≤i≤n-1)CLKi=Qi-1(i≥1)CLKi=Qi-1(i≥1)CLKi=Qi-1′

(i≥1)CLKi=Qi-1′

(i≥1)2．同步二進(jìn)制計(jì)數(shù)器由于該計(jì)數(shù)器的翻轉(zhuǎn)規(guī)律性較強(qiáng)，只需用“觀察法”就可設(shè)計(jì)出電路。計(jì)數(shù)脈沖序號(hào)電路狀態(tài)等效十進(jìn)制數(shù)Q3Q2Q1Q00123456789101112131415160000000100100011010001010110011110001001101010111100110111101111000001234567891011121314150由此得出規(guī)律，若用T觸發(fā)器構(gòu)成計(jì)數(shù)器，則第i位觸發(fā)器輸入端Ti的邏輯式應(yīng)為：選用JK觸發(fā)器時(shí)如何實(shí)現(xiàn)該計(jì)數(shù)器？①同步二進(jìn)制加法計(jì)數(shù)器T0始終等于1由時(shí)序圖可以看出，Q0、Ql、Q2、Q3的周期分別是計(jì)數(shù)脈沖(CP)周期的2倍、4倍、8倍、16倍，因而計(jì)數(shù)器也可作為分頻器。器件實(shí)例：SN74163同步置0工作模式0XXX置零(同步)10XX預(yù)置數(shù)(同步)X1101保持X11X0保持（C=0）1111計(jì)數(shù)表示只有CLK上升沿達(dá)到時(shí)的信號(hào)才起作用若用T觸發(fā)器構(gòu)成計(jì)數(shù)器，則第i位觸發(fā)器輸入端Ti的邏輯式應(yīng)為：②同步二進(jìn)制減法計(jì)數(shù)器計(jì)數(shù)脈沖序號(hào)電路狀態(tài)等效十進(jìn)制數(shù)Q3Q2Q1Q00123456789101112131415160000111111101101110010111010100110000111011001010100001100100001000001514131211109876543210(2)同步十進(jìn)制計(jì)數(shù)器①加法計(jì)數(shù)器

基本原理：在同步十六進(jìn)制計(jì)數(shù)器基礎(chǔ)上修改，當(dāng)計(jì)到1001時(shí)，則下一個(gè)CLK電路狀態(tài)回到0000。能自啟動(dòng)器件實(shí)例：74SN160異步置0工作模式X0XXX置0(異步)10XX預(yù)置數(shù)(同步)X1101保持X11X0保持（C=0）1111計(jì)數(shù)（3）任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法

用已有的N進(jìn)制芯片，組成M進(jìn)制計(jì)數(shù)器，是常用的方法。N進(jìn)制M進(jìn)制器件實(shí)例：SN74163四位二進(jìn)制同步加法計(jì)數(shù)器工作模式0XXX置零(同步)10XX預(yù)置數(shù)(同步)X1101保持X11X0保持（C=0）1111計(jì)數(shù)表示只有CLK上升沿達(dá)到時(shí)的信號(hào)才起作用器件實(shí)例：74SN160同步十進(jìn)制加法計(jì)數(shù)器工作模式X0XXX置0(異步)10XX預(yù)置數(shù)(同步)X1101保持X11X0保持（C=0）1111計(jì)數(shù)器件實(shí)例：SN74161四位二進(jìn)制同步加法計(jì)數(shù)器工作模式X0XXX置零(異步)10XX預(yù)置數(shù)(同步)X1101保持X11X0保持（C=0）1111計(jì)數(shù)N>M原理：計(jì)數(shù)循環(huán)過程中設(shè)法跳過N－M個(gè)狀態(tài)。具體方法：置零法置數(shù)法例1：用集成計(jì)數(shù)器74161和與非門組成的9進(jìn)制計(jì)數(shù)器。0000000101110110010100110010010010001001用集成計(jì)數(shù)器組成任意進(jìn)制計(jì)數(shù)器（1）異步清零法——適用于具有異步清零（置零）端的集成計(jì)數(shù)器1101ETEP1CLKD0D1D2D3CLD74161例2：用集成計(jì)數(shù)器74160和與非門組成的6進(jìn)制計(jì)數(shù)器。結(jié)論：用異步清零方法組成M進(jìn)制計(jì)數(shù)器時(shí)，用M對(duì)應(yīng)的二進(jìn)制數(shù)通過一個(gè)與非門產(chǎn)生清零信號(hào)。例3.試用74161的異步清零功能設(shè)計(jì)任意進(jìn)制計(jì)數(shù)器。

M=61ETEP1CLKD0D1D2D3CLD741611ETEP1CLKD0D1D2D3CLD74161

M=71ETEP1CLKD0D1D2D3CLD74161

M=12

（2）同步清零法同步清零法適用于具有同步清零端的集成計(jì)數(shù)器。（74163是同步4位二進(jìn)制加法計(jì)數(shù)器，同步清零方式，其他功能同74161.）1ETEP1CLKD0D1D2D3CLD74163

M=70000000101100101001100100100110結(jié)論：用同步清零方法組成M進(jìn)制計(jì)數(shù)器時(shí)，用M-1對(duì)應(yīng)的二進(jìn)制數(shù)通過一個(gè)與非門產(chǎn)生清零信號(hào)。1ETEP1CLKD0D1D2D3CLD741631ETEP1CLKD0D1D2D3CLD74163

M=8

M=101ETEP1CLKD0D1D2D3CLD74163

（3）同步置數(shù)法（1）00000001011101100101001100100100100010101001M=1110

ETEP1CLKD0D1D2D3CLD74163M=6M=71

ETEP1CLKD0D1D2D3CLD741631

ETEP1CLKD0D1D2D3CLD741631

ETEP1CLKD0D1D2D3CLD74163M=8

ETEP1CLKD0D1D2D3CLD74163M=14

三、同步置數(shù)法（2）

ETEP1CLKD0D1D2D3CLD74161101010110110010111010100001111001110111111110M=111001010101M=61010M=71001

ETEP1CLKD0D1D2D3CLD741611

ETEP1CLKD0D1D2D3CLD741611M=100110M=120100

ETEP1CLKD0D1D2D3CLD741611

ETEP1CLKD0D1D2D3CLD741611

N<M①M(fèi)=N1×N2先用前面的方法分別接成N1和N2兩個(gè)計(jì)數(shù)器。N1和N2間的連接有兩種方式：a.并行進(jìn)位方式：用同一個(gè)CLK，低位片的進(jìn)位輸出作為高位片的計(jì)數(shù)控制信號(hào)（如74160的EP和ET）b.串行進(jìn)位方式：低位片的進(jìn)位輸出作為高位片的CLK，兩片始終同時(shí)處于計(jì)數(shù)狀態(tài)

1

ET

EP

1

D0

D1

D2D3CLD74161

CLK

1

ET

EP

D0

D1

D2D3CLD74161

11例：用兩片4位二進(jìn)制加法計(jì)數(shù)器74161采用級(jí)聯(lián)方式構(gòu)成8位二進(jìn)制加法計(jì)數(shù)器。模為16×16=256。

1

ET

EP

1

D0

D1

D2D3CLD74161

CLK

1

ET

EP

D0

D1

D2D3CLD74161

111并行進(jìn)位法串行進(jìn)位法②M不可分解采用整體置零和整體置數(shù)法：先用兩片接成M’>M的計(jì)數(shù)器然后再采用置零或置數(shù)的方法例

用74160組成48進(jìn)制計(jì)數(shù)器。先將兩芯片采用同步級(jí)聯(lián)方式連接成100進(jìn)制計(jì)數(shù)器，然后再用異步清零法組成了48進(jìn)制計(jì)數(shù)器。解：因?yàn)镹＝48，而74160為模10計(jì)數(shù)器，所以要用兩片74160構(gòu)成。3Q2QETCLK0D1D2D3DRCO1Q0Q74160(1)∧EPRDDLD13DD3DCLKQQ0∧0RCO74160(2)L21ETQDQR2DEP1計(jì)數(shù)脈沖11408例

用74160組成23進(jìn)制計(jì)數(shù)器。整體置零法整體置數(shù)法例：用74160接成二十九進(jìn)制整體置零（異步）整體置數(shù)（同步）6.4同步時(shí)序電路設(shè)計(jì)設(shè)計(jì)方法給定邏輯功能畫原始狀態(tài)圖原始狀態(tài)表狀態(tài)化簡(jiǎn)狀態(tài)編碼選觸發(fā)器類型，求驅(qū)動(dòng)方程、輸出方程畫邏輯電路圖畫出全狀態(tài)圖，檢查設(shè)計(jì)，如不符合要求，重新設(shè)計(jì)X/ZS0

S1

S2S30/00/01/01/10/01/00/01/11/10/0S2S30/01/0S0

S1

0/01/00/01/1S0

0/0S1

S21/00/01/01/10/0狀態(tài)化簡(jiǎn)例1：設(shè)計(jì)一序列脈沖檢測(cè)器，每當(dāng)連續(xù)輸入110時(shí)，該電路輸出為1，否則輸出為0。解：（1）由給定的邏輯功能確定電路應(yīng)包含的狀態(tài)，并畫出原始狀態(tài)圖。S0

S1

S2S3X/Z0/00/01/01/00/1（2）狀態(tài)化簡(jiǎn)。0/01/01/0S0

0/0S1

S21/00/01/01/00/1000/001111/00/01/01/00/1（3）狀態(tài)編碼及畫出編碼形式的狀態(tài)圖和狀態(tài)表。Q1*Q0*/Z

Q1

Q0X0100011100/000/000/101/011/011/0（4）選擇觸發(fā)器。2個(gè)JK觸發(fā)器。（5）確定各觸發(fā)器的驅(qū)動(dòng)方程及電路的輸出方程。Q1*Q0*/Z

Q1

Q0X0100011100/000/000/101/011/011/0XQ1

Q0Q1*Q0*Z

000

001

010

011

100

101

110

111

00

0

00

0╳

╳

╳

00

1

01

0

1