第5章時序邏輯電路5.1時序邏輯電路的基本概念

5.2時序邏輯電路的分析

5.3計數(shù)器及其應用

5.4寄存器和移位寄存器

5.5序列信號發(fā)生器

5.6同步時序邏輯電路設計

5.1時序邏輯電路的基本概念5.1.1時序邏輯電路的結構和特點

5.1.2時序邏輯電路的一般表示方法

5.1.3時序邏輯電路的分類

5.1.1時序邏輯電路的結構和特點圖5-1累加器結構示意圖5.1.1時序邏輯電路的結構和特點圖5-2時序邏輯電路的結構模型5.1.2時序邏輯電路的一般表示方法1.方程組描述法

2.狀態(tài)圖描述法

3.狀態(tài)表描述法

4.時序圖描述法1.方程組描述法（5-1）1.方程組描述法2.狀態(tài)圖描述法圖5-3狀態(tài)圖示例3.狀態(tài)表描述法表5-1狀態(tài)表示例4.時序圖描述法圖5-4時序圖示例5.1.3時序邏輯電路的分類1.同步時序邏輯電路和異步時序邏輯電路

2.米勒型電路和摩爾型電路1.同步時序邏輯電路和異步時序邏輯電路根據(jù)各觸發(fā)器接入的時鐘信號源的情況，時序邏輯電路可以分為同步時序邏輯電路和異步時序邏輯電路。如果所有的觸發(fā)器共用一個時鐘源，則稱為同步時序邏輯電路，電路中所有觸發(fā)器的狀態(tài)會在同一時刻滿足變化條件，這個變化也與時鐘脈沖的變化同步。因此，同步時序邏輯電路的狀態(tài)是每隔一個固定的時間才會變化一次，而這個固定時間即是時鐘脈沖的周期。

2.米勒型電路和摩爾型電路時序邏輯電路還可以根據(jù)輸出信號的特點分為米勒(Mealy)型和摩爾(Moore)型兩種。在米勒型電路中，輸出信號不僅取決于存儲電路的狀態(tài)，而且還取決于輸入信號；在摩爾型電路中，輸出信號僅僅取決于存儲電路的狀態(tài)。可見，摩爾型電路只不過是米勒型電路的一種特例而已。

5.2時序邏輯電路的分析5.2.1同步時序邏輯電路的分析

5.2.2異步時序邏輯電路的分析

5.2.1同步時序邏輯電路的分析1.同步時序邏輯電路的分析方法

2.同步時序邏輯電路分析舉例1.同步時序邏輯電路的分析方法1)分析電路組成，尋找輸入和輸出變量以及觸發(fā)器的個數(shù)和類型。

2)列出電路的輸出方程。

3)列出觸發(fā)器的驅(qū)動方程。

4)將驅(qū)動方程代入觸發(fā)器的狀態(tài)方程，得到電路的狀態(tài)方程。

5)根據(jù)電路的狀態(tài)方程和輸出方程，可以求出所有現(xiàn)態(tài)對應的次態(tài)和輸出值，由此得到狀態(tài)表。

6)由狀態(tài)表畫出狀態(tài)圖。

7)根據(jù)實際情況，必要時畫出時序圖。

8)根據(jù)狀態(tài)表、狀態(tài)圖和時序圖，分析電路狀態(tài)的變化規(guī)律以及輸出與輸入的邏輯關系，找出電路的邏輯功能。1.同步時序邏輯電路的分析方法圖5-5同步時序邏輯電路的分析步驟2.同步時序邏輯電路分析舉例【例5-1】分析圖5-6所示時序電路的邏輯功能。解：(1)分析電路。該時序電路由兩個下降沿觸發(fā)的JK觸發(fā)器構成，兩個觸發(fā)器共用一個時鐘CP，沒有外部輸入信號(時鐘信號不屬于外部輸入信號)，所以該電路是摩爾型的同步時序邏輯電路。

2.同步時序邏輯電路分析舉例圖5-6例5-1的電路圖(2)輸出方程

(3)驅(qū)動方程(4)次態(tài)方程(狀態(tài)方程)。(5)狀態(tài)表。表5-2例5-1的狀態(tài)表(6)狀態(tài)圖。

圖5-7例5-1的狀態(tài)圖(7)時序圖。圖5-8例5-1的時序圖(8)分析邏輯功能。由狀態(tài)圖和時序圖可以看出，當時鐘脈沖下降沿到來，觸發(fā)器的狀態(tài)發(fā)生改變，Q1Q0變化的順序是“00”→“01”→“10”→“00”。也就是說在時鐘信號的作用下，電路在三個狀態(tài)“00”、“01”、“10”之間循環(huán)。第四個狀態(tài)“11”的次態(tài)是“00”，即“11”經(jīng)過一個時鐘周期后也可以到達該循環(huán)狀態(tài)之中。如果從Q1Q0=“00”時加入時鐘信號，則Q1Q0的數(shù)值可以表示輸入的時鐘脈沖數(shù)目，所以該電路可以看成是一個三進制的加法計數(shù)器，Y為進位信號。在此補充幾個概念：1)有效循環(huán)(主循環(huán))和無效循環(huán)(死循環(huán))：如果一個時序邏輯電路的所有狀態(tài)構成不止一個循環(huán)，則把其中有用的一個循環(huán)(或者指定其中的一個循環(huán))稱為有效循環(huán)，或稱主循環(huán)；其他循環(huán)稱為無效循環(huán)或者死循環(huán)。

2)有效狀態(tài)和無效狀態(tài)：在有效循環(huán)中的工作狀態(tài)稱為有效狀態(tài)，其他游離在循環(huán)外或者在無效循環(huán)中的狀態(tài)則稱為無效狀態(tài)。3)自啟動能力：如果電路所有的無效狀態(tài)在經(jīng)過若干個時鐘周期后都能到達有效循環(huán)中，則稱該電路具有自啟動能力?！纠?-2】分析圖5-9所示電路的邏輯功能。圖5-9例5-2的電路圖(2)輸出方程(3)驅(qū)動方程(4)狀態(tài)方程。(5)狀態(tài)表。表5-3例5-2電路的狀態(tài)表(6)狀態(tài)圖。圖5-10例5-2的狀態(tài)圖(7)時序圖。(7)時序圖。圖5-11例5-2的時序圖(8)邏輯功能。從狀態(tài)圖(見圖5-10)和時序圖(見圖5-11)可以看出，該電路是一個可逆計數(shù)器。當X=0時，是一個加法計數(shù)器，在時鐘信號的連續(xù)作用下，Q1Q0變化的順序是“00”→“01”→“10”→“11”，呈遞增趨勢，Y為進位信號；當X=1時，是一個減法計數(shù)器，在時鐘信號的連續(xù)作用下，Q1Q0的變化順序是“11”→“10”→“01”→“00”，呈遞減趨勢，Y為借位信號。5.2.2異步時序邏輯電路的分析與同步時序邏輯電路相比，異步時序邏輯電路沒有統(tǒng)一的時鐘源，電路狀態(tài)的變化可能和外部時鐘不一致。所以在分析異步時序邏輯電路時，首先要分析各觸發(fā)器的時鐘信號，再根據(jù)觸發(fā)器的驅(qū)動方程和狀態(tài)方程，分析電路狀態(tài)在何時發(fā)生改變。同步時序邏輯電路各觸發(fā)器狀態(tài)的變化與時鐘信號同步，所以電路分析比較規(guī)律和簡單。但是異步時序邏輯電路各觸發(fā)器狀態(tài)的變化與各自的時鐘同步，因此，異步時序邏輯電路的分析比較復雜。下面結合具體的實例講解分析異步時序邏輯電路的步驟?！纠?-3】分析圖5-12的電路，說明電路的功能。解：(1)分析電路。電路由三個下降沿觸發(fā)的T觸發(fā)器構成，前一個觸發(fā)器的Q′作為后一個觸發(fā)器的時鐘，沒有外部輸入信號，所以該電路是摩爾型的異步時序邏輯電路。

圖5-12例5-3的電路圖(2)時序圖和狀態(tài)圖。

圖5-13例5-3的時序圖和狀態(tài)圖

a)時序圖b)狀態(tài)圖(3)邏輯功能。從時序圖和狀態(tài)圖中可以看出該時序邏輯電路是異步八進制減計數(shù)器?！纠?-4】分析圖5-14的電路，說明電路的功能。圖5-14例5-4的電路圖解：(1)分析電路。該電路由四個下降沿觸發(fā)的JK觸發(fā)器組成，沒有統(tǒng)一的時鐘信號,沒有外部輸入信號，所以該電路是摩爾型的異步時序邏輯電路。(2)時鐘信號分析

(3)驅(qū)動方程(4)狀態(tài)方程。(5)狀態(tài)表。表5-4例5-4的狀態(tài)表(5)狀態(tài)表。圖5-15例5-4的時序圖(6)狀態(tài)圖。圖5-16例5-4的狀態(tài)圖(7)邏輯功能。從狀態(tài)圖(見圖5-16)可以看出，有效循環(huán)中有十個狀態(tài)，從“0000”遞增到“1001”，所以該循環(huán)構成十進制加法計數(shù)器。另外有六個無效狀態(tài)經(jīng)過一個或者兩個時鐘脈沖后也能到達有效循環(huán)中。因此，該時序電路是具有自啟動能力的十進制加法計數(shù)器。從上面的例子可以看出，異步時序邏輯電路觸發(fā)器的狀態(tài)翻轉(zhuǎn)不是同步的，分析異步時序邏輯電路的關鍵是分析各觸發(fā)器的時鐘情況，觸發(fā)器的狀態(tài)轉(zhuǎn)移一定要在其本身的時鐘信號的作用下才會發(fā)生。5.3計數(shù)器及其應用5.3.1計數(shù)器概述5.3.2集成同步二進制加法計數(shù)器5.3.3集成同步十進制加法計數(shù)器5.3.4集成異步十進制加法計數(shù)器5.3.5集成可逆計數(shù)器5.3.1計數(shù)器概述所謂計數(shù)就是統(tǒng)計時鐘脈沖的個數(shù)，計數(shù)器是對時鐘脈沖計數(shù)的一種電路。計數(shù)器是數(shù)字系統(tǒng)中使用最多的時序邏輯電路之一，除了可以用于對時鐘脈沖計數(shù)，還可以用于分頻、定時、產(chǎn)生節(jié)拍脈沖和序列脈沖以及進行數(shù)字運算等。在結構上，計數(shù)器由觸發(fā)器構成，它是利用觸發(fā)器的記憶能力完成計數(shù)器的計數(shù)功能。5.3.2集成同步二進制加法計數(shù)器1.4位同步二進制加法計數(shù)器(74161)

2.74161同步二進制計數(shù)器的應用舉例1.4位同步二進制加法計數(shù)器(74161)(1)邏輯電路和邏輯圖形符號

(2)邏輯功能和功能表(1)邏輯電路和邏輯圖形符號圖5-1774161的邏輯電路和邏輯圖形符號

a)邏輯電路b)邏輯圖形符號(2)邏輯功能和功能表1）清零功能2）置數(shù)功能3）保持功能4）計數(shù)功能1)清零功能：從圖5-17a可以看出，當R=0時，所有觸發(fā)器同時被置零，而且置零操作不受其他輸入狀態(tài)的影響。2)置數(shù)功能：當R=1，即電路不處于清零狀態(tài)時，如果置數(shù)信號LD′=0，則門G1～G4的輸出始終是1，所以FF0～FF3的輸出由D0～D3的狀態(tài)決定。3)保持功能：當R=LD′=1，而EP=0、ET=1時，由于門G1～G4的輸出始終是0，所以所有觸發(fā)器的輸入J=K=0，那么Q*=Q，即當CP信號到達時觸發(fā)器保持原來的狀態(tài)不變，同時輸出C的狀態(tài)也得到保持。4)計數(shù)功能：當R=LD′=EP=ET=1，電路工作在計數(shù)狀態(tài)。圖5-1874161的狀態(tài)圖表5-54位同步二進制加法計數(shù)器74161的功能表2.74161同步二進制計數(shù)器的應用舉例(1)位數(shù)擴展

(2)構成任意進制計數(shù)器

(2)芯片級聯(lián)。

(3)選擇實現(xiàn)方法。

(4)實現(xiàn)365進制計數(shù)器。(1)位數(shù)擴展1)并行進位擴展(同步擴展)：圖5-19所示的是由兩片74161連接成的8位二進制計數(shù)器的邏輯電路，采用的是并行進位擴展方法。

2)串行進位擴展(異步擴展)：圖5-20所示的是串行進位擴展方法。圖5-1974161的并行進位擴展方法表5-68位并行進位二進制計數(shù)器的狀態(tài)簡表2)串行進位擴展(異步擴展)：圖5-20所示的是串行進位擴展方法。圖5-2074161的串行進位擴展方法表5-78位串行進位二進制計數(shù)器的狀態(tài)簡表(2)構成任意進制計數(shù)器1)反饋清零法：圖5-21a所示電路是利用清零端構成的六進制計數(shù)器。

2)反饋置數(shù)法：一般集成計數(shù)器都具有置數(shù)功能，利用置數(shù)端可以靈活地實現(xiàn)任意進制計數(shù)器。1)反饋清零法：圖5-21a所示電路是利用清零端構成的六進制計數(shù)器。圖5-21用反饋清零法構成的六進制計數(shù)器及狀態(tài)圖

a)邏輯電路b)狀態(tài)圖c)簡化的狀態(tài)圖圖5-22反饋清零法的改進電路2)反饋置數(shù)法：一般集成計數(shù)器都具有置數(shù)功能，利用置數(shù)端可以靈活地實現(xiàn)任意進制計數(shù)器。圖5-23反饋置數(shù)法構成六進制計數(shù)器

a)邏輯電路b)狀態(tài)圖圖5-24利用進位輸出端置數(shù)實現(xiàn)的六進制計數(shù)器

a)邏輯電路b)狀態(tài)圖例5-5】試用74161集成計數(shù)器構成365進制計數(shù)器，畫出邏輯電路，可以添加必要的門電路。解：(1)分析芯片數(shù)量。74161是4位同步二進制計數(shù)器，一片實現(xiàn)16(=24)進制計數(shù)，兩片級聯(lián)實現(xiàn)256(=28)進制計數(shù)，三片級聯(lián)則可以實現(xiàn)4096(=212)進制計數(shù)。因為256＜365＜4096，所以要構成365進制計數(shù)器要選用三片74161。(2)芯片級聯(lián)。把三片74161連接在一起，可以選擇同步級聯(lián)方式，也可以選擇異步級聯(lián)方式。本例選擇同步級聯(lián)方法，即并行擴展方式。如圖5-25所示，三片76161的時鐘輸入端連在一起，74161(1)的進位端C與74161(2)的計數(shù)使能端相連接，74161(1)、74161(2)的進位端C與后與74161(3)計數(shù)使能端相連接。(3)選擇實現(xiàn)方法。實現(xiàn)365進制計數(shù)器可以選擇反饋清零方式，也可以選擇反饋置數(shù)方式。本例選擇異步清零方式實現(xiàn)365進制計數(shù)，有效狀態(tài)為0～364，365時清零，365是瞬態(tài)。(4)實現(xiàn)365進制計數(shù)器。圖5-25365進制計數(shù)器5.3.3集成同步十進制加法計數(shù)器1.集成同步十進制加法計數(shù)器(74160)

2.74160同步十進制計數(shù)器的應用舉例1.集成同步十進制加法計數(shù)器(74160)(1)邏輯電路和邏輯圖形符號

(2)74160的邏輯功能(1)邏輯電路和邏輯圖形符號圖5-2674160的邏輯電路(2)74160的邏輯功能（5-18）（5-19）表5-874160十進制加法計數(shù)器的功能表圖5-2774160的狀態(tài)圖2.74160同步十進制計數(shù)器的應用舉例(1)可控進制計數(shù)器

(2)順序脈沖發(fā)生器

(2)選擇級聯(lián)方式。

(3)實現(xiàn)可控計數(shù)器。(1)可控進制計數(shù)器1)在相同的輸出狀態(tài)下置不同的數(shù)：在相同的輸出狀態(tài)下置不同的數(shù)，是指在計數(shù)器的某一個狀態(tài)時，使置數(shù)控制LD′=0，電路進入置數(shù)狀態(tài)，如果此時D0～D3輸入不同的預置數(shù)，則電路就可以實現(xiàn)不同進制計數(shù)。

2)在不同的輸出狀態(tài)下置相同的數(shù)：這種方法是指數(shù)據(jù)輸入端的預置數(shù)相同，為了實現(xiàn)不同進制計數(shù)，則必須在計數(shù)器的不同狀態(tài)下使置數(shù)控制端為低電平，實現(xiàn)置數(shù)。1)在相同的輸出狀態(tài)下置不同的數(shù)圖5-28一種可控進制計數(shù)器

a)邏輯電路b)狀態(tài)圖2)在不同的輸出狀態(tài)下置相同的數(shù)圖5-29另一種可控計數(shù)器

a)邏輯電路b)狀態(tài)圖(2)順序脈沖發(fā)生器

在一些數(shù)字系統(tǒng)中，有時需要系統(tǒng)按照事先規(guī)定的順序進行一系列的操作。這就要求系統(tǒng)的控制部分能給出一組在時間上有先后順序的脈沖信號，再用這組脈沖形成所需要的各種控制信號。順序脈沖發(fā)生器就是用來產(chǎn)生這樣一組順序脈沖的電路。圖5-30順序脈沖發(fā)生器

a)邏輯電路b)時序圖【例5-6】設計一個可控計數(shù)器，當控制信號M=0時實現(xiàn)十二進制計數(shù)，M=1時實現(xiàn)二十四進制計數(shù)，用74160實現(xiàn)，可以附加必要的門電路。解：(1)分析計數(shù)器74160數(shù)量。74160是同步十進制計數(shù)器，一片實現(xiàn)十進制計數(shù)，兩片級聯(lián)可以實現(xiàn)100進制計數(shù)。因為10＜24(12)＜100，所以選用兩片74160即可。(2)選擇級聯(lián)方式。同步計數(shù)器的級聯(lián)方式可以用同步級聯(lián)或者異步級聯(lián)的方式。本例選擇同步級聯(lián)的方式，即把兩片的時鐘輸入端連接在一起，74160(1)的進位端C和74160(2)計數(shù)使能端EP、ET相連接。74160(1)的輸出為Q3、Q2、Q1、Q0，74160(2)的輸出為Q7、Q6、Q5、Q4。(3)實現(xiàn)可控計數(shù)器。圖5-31例5-6的第一種方法的邏輯電路(3)實現(xiàn)可控計數(shù)器。圖5-32例5-6的第二種方法的邏輯電路5.3.4集成異步十進制加法計數(shù)器1.異步十進制加計數(shù)器(74LS290)

2.74LS290的應用舉例1.異步十進制加計數(shù)器(74LS290)(1)74LS290的邏輯電路和邏輯圖形符號

(2)74LS290的邏輯功能(1)74LS290的邏輯電路和邏輯圖形符號圖5-3374LS290的邏輯電路和邏輯圖形符號

a)邏輯電路b)邏輯圖形符號(2)74LS290的邏輯功能1)清零功能：分析電路(見圖5-33a)可知，只要當觸發(fā)器的清零端R接上清零信號后，觸發(fā)器立刻清零，所以該計數(shù)器清零功能是異步實現(xiàn)的，和時鐘信號無關。

2)置9功能：利用觸發(fā)器的異步置1端和異步清零端，實現(xiàn)置9功能。

3)計數(shù)功能：當計數(shù)器不在清零和置9狀態(tài)時，計數(shù)器處于計數(shù)狀態(tài)。1)清零功能分析電路(見圖5-33a)可知，只要當觸發(fā)器的清零端R接上清零信號后，觸發(fā)器立刻清零，所以該計數(shù)器清零功能是異步實現(xiàn)的，和時鐘信號無關。2)置9功能

圖5-34的時序圖3)計數(shù)功能圖5-35狀態(tài)圖和時序圖

a)狀態(tài)圖b)時序圖圖5-3674LS290的結構示意圖表5-974LS290的功能表2.74LS290的應用舉例(1)構成十進制計數(shù)器

(2)位數(shù)擴展

(3)構成任意進制計數(shù)器

(2)選擇反饋清零方式實現(xiàn)365進制。

(3)邏輯電路如圖5-42所示。表5-1074LS290和74LS160的比較(1)構成十進制計數(shù)器1)構成8421十進制計數(shù)：圖5-37a是用74LS290構成的8421十進制計數(shù)器。

2)構成5421十進制計數(shù)：圖5-38a是用74LS290構成的5421十進制計數(shù)器。圖5-3774LS290構成8421十進制計數(shù)器

a)邏輯電路b)時序圖c)狀態(tài)圖圖5-3874LS290構成5421十進制計數(shù)器

a)邏輯電路b)時序圖c)狀態(tài)圖(2)位數(shù)擴展圖5-3974LS290的擴展方法(3)構成任意進制計數(shù)器1)利用清零端實現(xiàn)任意進制計數(shù)：圖5-40a是利用74LS290的異步清零端實現(xiàn)的六進制計數(shù)器，圖5-40b是其狀態(tài)圖。

2)利用置9端實現(xiàn)任意進制計數(shù)：圖5-41a是利用74LS290的異步置9端實現(xiàn)的六進制計數(shù)器，圖5-41b是其狀態(tài)圖。1)利用清零端實現(xiàn)任意進制計數(shù)圖5-40異步清零法實現(xiàn)六進制計數(shù)

a)邏輯電路b)狀態(tài)圖2)利用置9端實現(xiàn)任意進制計數(shù)圖5-41異步置9法實現(xiàn)六進制計數(shù)

a)邏輯電路b)狀態(tài)圖5.3.5集成可逆計數(shù)器1.單時鐘4位同步二進制可逆計數(shù)器(74LS191)

2.74LS191應用舉例

3.其他類型的可逆計數(shù)器介紹1.單時鐘4位同步二進制可逆計數(shù)器(74LS191)(1)工作原理

(2)邏輯功能表和邏輯圖形符號(1)工作原理圖5-4374LS191的邏輯電路(1)工作原理（5-26）圖5-4474LS191的減計數(shù)時的狀態(tài)圖(2)邏輯功能表和邏輯圖形符號圖5-4574LS191的時序圖表5-1174LS191的功能表圖5-4674LS191的邏輯圖形符號2.74LS191應用舉例(1)位數(shù)擴展

(2)構成任意進制減計數(shù)(1)位數(shù)擴展1)異步(串行)級聯(lián)：圖5-47所示的是94LS191串行進位的級聯(lián)方法，所有芯片的加/減控制端連在一起，計數(shù)脈沖加在最低位，低位片的串行時鐘輸出端CPE和相鄰的高位片的時鐘相連。

2)同步(并行)級聯(lián)：圖5-48是94LS191的同步級聯(lián)方式，所有芯片的時鐘輸入端連在一起，加/減控制端連在一起，低位片的串行時鐘輸出CPE端和相鄰的高位片的計數(shù)使能相連。1)異步(串行)級聯(lián)

圖5-4774LS191的異步(串行)級聯(lián)方法2)同步(并行)級聯(lián)圖5-4874LS191的同步(并行)級聯(lián)方法(2)構成任意進制減計數(shù)圖5-49十二進制減計數(shù)器3.其他類型的可逆計數(shù)器介紹(1)單時鐘十進制可逆計數(shù)器(74LS190)

(2)雙時鐘4位二進制可逆計數(shù)器(74LS193)

(3)雙時鐘十進制可逆計數(shù)器(74LS192)(1)單時鐘十進制可逆計數(shù)器(74LS190)74LS190的邏輯圖形符號與功能表和74LS191完全一致，兩者之間的區(qū)別在于進制的不同。74LS190是十進制加或者十進制減計數(shù)器，不存在“1010”～“1111”六個狀態(tài)。(2)雙時鐘4位二進制可逆計數(shù)器(74LS193)圖5-5074LS193的邏輯圖形符號表5-1274LS193的功能表(3)雙時鐘十進制可逆計數(shù)器(74LS192)74LS192的邏輯圖形符號與功能表和74LS193完全一致，兩者之間的區(qū)別也僅在于進制的不同。5.4寄存器和移位寄存器5.4.1寄存器

5.4.2移位寄存器

5.4.1寄存器圖5-5174LS75的邏輯電路圖5-5274LS175的邏輯電路5.4.2移位寄存器1.單向移位寄存器

2.雙向移位寄存器

3.移位寄存器應用舉例1.單向移位寄存器圖5-534位右移移位寄存器表5-13右移移位寄存器中數(shù)碼的移動情況圖5-54右移移位寄存器

的輸出電壓時序圖2.雙向移位寄存器圖5-5574LS194雙向移位寄存器邏輯電路2.雙向移位寄存器（5-29）（5-30）（5-31）（5-32）（5-33）（5-34）2.雙向移位寄存器表5-14雙向移位寄存器74LS194的功能表圖5-5674LS194的邏輯圖形符號3.移位寄存器應用舉例(1)位數(shù)擴展

(2)移存型計數(shù)器

(3)順序脈沖發(fā)生器(1)位數(shù)擴展圖5-57用兩片74LS194接成8位雙向移位寄存器(2)移存型計數(shù)器1)環(huán)形計數(shù)器：將移位寄存器的最后一級輸出送回到第一級的輸入稱為環(huán)形移位器，用它可以實現(xiàn)環(huán)形計數(shù)，所以又稱為環(huán)形計數(shù)器。

2)扭環(huán)型計數(shù)器：扭環(huán)型計數(shù)器又叫約翰遜計數(shù)器(Johnson

Counter)，它是將移位寄存器中最后一級的輸出取反后與第一級的輸入端相連而構成的。1)環(huán)形計數(shù)器

圖5-58環(huán)形計數(shù)器表5-15環(huán)形計數(shù)器計數(shù)順序1)環(huán)形計數(shù)器圖5-59環(huán)形計數(shù)器狀態(tài)圖2)扭環(huán)型計數(shù)器圖5-60扭環(huán)型計數(shù)器圖5-61扭環(huán)型計數(shù)器的狀態(tài)圖(3)順序脈沖發(fā)生器5.3.3節(jié)中已經(jīng)介紹過用計數(shù)器和譯碼器構成的順序脈沖發(fā)生器。用移位寄存器同樣可以構成順序脈沖發(fā)生器，而且不需要加譯碼器，不會產(chǎn)生競爭-冒險現(xiàn)象。圖5-62用移位寄存器構成的順序脈沖發(fā)生器

a)邏輯電路b)狀態(tài)圖c)時序圖5.5序列信號發(fā)生器5.5.1計數(shù)型序列信號發(fā)生器

5.5.2移存型序列信號發(fā)生器

5.5.1計數(shù)型序列信號發(fā)生器圖5-63用計數(shù)器和數(shù)據(jù)選擇器構成的

序列信號發(fā)生器表5-16圖5-63的狀態(tài)轉(zhuǎn)移表5.5.2移存型序列信號發(fā)生器圖5-64用計數(shù)器和譯碼器構成的序列信號發(fā)生器5.5.2移存型序列信號發(fā)生器圖5-65移位寄存器和數(shù)據(jù)選擇器構成的序列信號發(fā)生器表5-17圖5-66的狀態(tài)表【例5-8】設計一個移存型序列信號發(fā)生器，要求產(chǎn)生的序列信號是“000111”，“000111”，…。解：(1)計算觸發(fā)器個數(shù)。因為要求產(chǎn)生的序列信號的長度是6，所以選擇三個觸發(fā)器構成移位寄存器。

(2)選擇移位方式，列出狀態(tài)表。B5M18.TIF(3)選擇移位寄存器，設計右移數(shù)據(jù)輸入信號DIR。表5-19的真值表(4)選擇實現(xiàn)DIR的方法。圖5-66例5-8的邏輯電路5.6同步時序邏輯電路設計5.6.1同步時序邏輯電路的設計方法

5.6.2同步時序邏輯電路設計舉例

5.6.1同步時序邏輯電路的設計方法1)邏輯抽象，確定原始狀態(tài)表(圖)：分析給定的邏輯問題，確定輸入變量、輸出變量以及電路的狀態(tài)數(shù)，初步畫出狀態(tài)圖和狀態(tài)表。

2)狀態(tài)化簡：若兩個電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到同樣一個次態(tài)，則稱這兩個狀態(tài)為等價狀態(tài)。

3)狀態(tài)分配：狀態(tài)分配又稱狀態(tài)編碼。

4)觸發(fā)器選型，并求出電路的驅(qū)動方程和輸出方程：因為不同邏輯功能的觸發(fā)器的驅(qū)動方式不同，所以用不同類型觸發(fā)器設計出的電路也不一樣。

5)畫出邏輯電路：根據(jù)驅(qū)動方程和輸出方程，畫出邏輯電路。5.6.1同步時序邏輯電路的設計方法6)檢查設計的電路是否自啟動：有些設計需要檢查電路是否自啟動，如果電路不能自啟動，則需要采取措施加以解決。圖5-67同步時序邏輯電路的設計過程5.6.2同步時序邏輯電路設計舉例【例5-9】試設計一個帶有借位輸出端的十二進制減計數(shù)器(1)確定觸發(fā)器個數(shù)，列出狀態(tài)編碼表。因為計數(shù)器是在時鐘信號的作用下自動地依次從一個狀態(tài)轉(zhuǎn)移到下一個狀態(tài)，所以它沒有輸入變量，但有輸出信號，因此該計數(shù)器是屬于摩爾型的一種簡單時序邏輯電路。

表5-20例5-9的狀態(tài)編碼表(2)選擇觸發(fā)器。本例選擇下降沿觸發(fā)的JK觸發(fā)器。

(3)確定驅(qū)動方程和輸出方程。（5-37）1)利用JK觸發(fā)器的激勵表確定電路的驅(qū)動方程：JK觸發(fā)器的激勵表見表5-21。表5-21JK觸發(fā)器的激勵表表5-22例5-9的J、K驅(qū)動信號表（5-38）（5-39）（5-40）圖5