集成電路版圖設(shè)計(jì)第二章電路知識(shí)基礎(chǔ)引言如果給你一個(gè)電路圖，或者你已設(shè)計(jì)了一個(gè)電路圖，并準(zhǔn)備去進(jìn)行版圖設(shè)計(jì)。那么接下來(lái)該怎么辦？在這一章中，我們將學(xué)習(xí)電路圖的基本構(gòu)建模塊，以及實(shí)現(xiàn)版圖設(shè)計(jì)所需要準(zhǔn)備的基礎(chǔ)知識(shí)。首先介紹所有CMOS電路的基本構(gòu)建模塊—晶體管；然后說(shuō)明什么是典型電路示意圖，并以此為基礎(chǔ)介紹更深的知識(shí)。IC制造材料IC制造材料分類(lèi)材料電導(dǎo)率導(dǎo)體鋁、金、鎢、銅105s.cm-1半導(dǎo)體硅、鍺、砷化鎵、磷化銦10-9~102s.cm-1絕緣體SiO2、SiON、Si3N410-22~10-14s.cm-1IC制造材料硅鍺：由于硅鍺中的原子被分得更開(kāi)，位于硅鍺上層的硅中的硅原子就此做出反應(yīng)，努力伸展，以圖與硅鍺中的原子排列對(duì)齊。結(jié)果，硅被拉長(zhǎng)了，硅片變薄了，阻抗也減小，從而使電子運(yùn)動(dòng)速度提高了７０％。用這種以“拉長(zhǎng)硅”為基礎(chǔ)制造的芯片的處理速度可以提高３５％，而且還降低了能耗。IC制造材料砷化鎵：砷化鎵中電子的有效質(zhì)量是自由電子質(zhì)量的1/15，只有硅電子的1/3。用砷化鎵制成的晶體管的開(kāi)關(guān)速度，比硅晶體管快1～4倍，用這樣的晶體管可以制造出速度更快、功能更強(qiáng)的計(jì)算機(jī)。IC制造材料磷化銦：InP材料具有電子遷移率高、禁帶寬度大、能帶結(jié)構(gòu)是直接躍遷和呈現(xiàn)負(fù)阻效應(yīng)等硅、鍺材料不具備的特性；同時(shí),InP的高電場(chǎng)電子漂移速度比砷化鎵高,適合制造高速高頻器件電路結(jié)構(gòu)互補(bǔ)形電路-CMOS非門(mén)的電路圖ViVddVssVo電路結(jié)構(gòu)雙極型集成電路中等速度、驅(qū)動(dòng)能力強(qiáng)、模擬精度高、功耗比較大。CMOS集成電路低的靜態(tài)功耗、寬的電源電壓范圍、寬的輸出電壓幅度（無(wú)閾值損失），具有高速度、高密度潛力；可與TTL電路兼容。電流驅(qū)動(dòng)能力低。電路結(jié)構(gòu)雙極-CMOS集成電路(BiCMOS)：由雙極型門(mén)電路和互補(bǔ)金屬-氧化物半導(dǎo)體（CMOS）門(mén)電路構(gòu)成的集成電路。特點(diǎn)是將雙極（Bipolar）工藝和CMOS工藝兼容，在同一芯片上以一定的電路形式將雙極型電路和CMOS電路集成在一起，兼有高密度、低功耗和高速大驅(qū)動(dòng)能力等特點(diǎn)。主要應(yīng)用在高速靜態(tài)存儲(chǔ)器、高速門(mén)陣列以及其他高速數(shù)字電路中，還可以制造出性能優(yōu)良的模／數(shù)混合電路，用于系統(tǒng)集成。晶體管對(duì)于PMOS晶體管來(lái)說(shuō)，“基底”總是連接到邏輯“1”電平；而對(duì)NMOS晶體管來(lái)說(shuō)，“基底”總是連接到邏輯“0”電平。因此，大多數(shù)電路圖都不會(huì)給出基底連接晶體管PMOS晶體管和NMOS晶體管導(dǎo)通晶體管PMOS晶體管電阻模型和NMOS晶體管電阻模型晶體管標(biāo)注器件尺寸的MOS晶體管符號(hào)晶體管PMOS晶體管的寬度是5μm,而NMOS晶體管的寬度是10μm。寬度的值通常放在前面。在圖中，PMOS晶體管的長(zhǎng)度是0.5μm,而NMOS晶體管的長(zhǎng)度并沒(méi)有給出，因而就可以認(rèn)為其長(zhǎng)度是工藝的默認(rèn)值——0.25μm。當(dāng)晶體管的寬度增加或者長(zhǎng)度減小時(shí)，晶體管的電阻將會(huì)減小，而晶體管的電流驅(qū)動(dòng)將會(huì)增加。晶體管關(guān)于器件尺寸的一些知識(shí)，請(qǐng)參考《數(shù)字集成電路——設(shè)計(jì)透視》（清華大學(xué)出版社）《數(shù)字集成電路——電路、系統(tǒng)與設(shè)計(jì)》（電子工業(yè)出版社）邏輯門(mén)反相器邏輯門(mén)反相器反相器的工作原理反相器的尺寸邏輯門(mén)兩輸入與非門(mén)(NAND)邏輯門(mén)兩輸入與非門(mén)(NAND)邏輯門(mén)兩輸入或非門(mén)(NOR)邏輯門(mén)CMOS邏輯門(mén)的構(gòu)成：PMOS管：串——或；并——與NMOS管：串——與；并——或復(fù)雜邏輯門(mén)復(fù)雜邏輯門(mén)傳輸門(mén)由兩個(gè)增強(qiáng)型MOS管（一個(gè)P溝道，一個(gè)N溝道）組成。C=0，！C=1時(shí)，兩個(gè)管子都夾斷，傳輸門(mén)截止，不能傳輸數(shù)據(jù)。C=1，！C=0時(shí)，傳輸門(mén)導(dǎo)通。雙向傳輸門(mén)：數(shù)據(jù)可以從左邊傳輸?shù)接疫叄部梢詮挠疫厒鬏數(shù)阶筮?，因此是一個(gè)雙向傳輸門(mén)。傳輸門(mén)傳輸門(mén)通常PMOS晶體管連接成用來(lái)產(chǎn)生邏輯“1”電平，而NMOS晶體管用來(lái)產(chǎn)生邏輯“0”電平PMOS晶體管能夠傳輸“0”電平，但是它們有些不情愿，從而削弱了“0”電平。對(duì)于NMOS晶體管傳輸“1”電平的情況也是如此。除非做特殊考慮，在加強(qiáng)的邏輯設(shè)計(jì)中，通常要避免這些弱電平存在的情況。通常情況是，控制信號(hào)控制傳輸門(mén)不是完全“導(dǎo)通”就是完