數(shù)字實(shí)驗(yàn)一、門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)電子技術(shù)實(shí)驗(yàn)系列課程一、實(shí)驗(yàn)?zāi)康恼莆臻T電路符號、引腳排列及其使用方法。掌握門電路邏輯功能測試方法。學(xué)會分析組合邏輯電路功能的方法。掌握使用門電路設(shè)計(jì)組合邏輯電路的方法。數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)二、實(shí)驗(yàn)儀器與元器件（1）數(shù)電實(shí)驗(yàn)箱（2）數(shù)字萬用表（3）TTL門電路芯片74LS00、74LS86、74LS04、74LS08、

74LS32、74LS20或?qū)?yīng)的CMOS芯片數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)2輸入四與非門74LS002輸入四異或門74LS864輸入二與非門74LS202輸入四與門74LS082輸入四或門74LS326反相器74LS04數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)集成門電路的外部引腳識別：通過集成電路上的型號名稱和標(biāo)志來判斷正反方向，當(dāng)名稱為正對準(zhǔn)使用者和凹口朝左時(shí)，集成電路為正方向。注意器件型號后幾位數(shù)碼相同的LS與HC芯片引腳排列完全相同，如74LS00和74HC00。數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)當(dāng)集成電路正方向時(shí)，左下方的管腳或者黑色小標(biāo)志點(diǎn)為起始管腳1，然后沿逆時(shí)針方向數(shù)，最后回到左上方的管腳。一般右下角為電源地（GND），左上角為電源正（VCC）。圖4-1-1集成電路引腳排列（74LS00/74HC00）數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)TTL門電路的輸出幅度比較大，懸空腳為高電平，比較適于實(shí)驗(yàn)驗(yàn)證。TTL門電路的工作電源電壓范圍：5±10%V。74系列TTL門電路輸出電平高電平時(shí)大于2.4V，低電平時(shí)小于0.4V。CMOS門電路電源為5V時(shí)，輸出電平高電平時(shí)大于4.9V，低電平時(shí)小于0.1V。數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)輸入邏輯狀態(tài)：數(shù)據(jù)開關(guān)數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)輸出邏輯顯示：邏輯電平指示燈LED數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)1、門電路邏輯功能測試（1）將待測試的門電路芯片正確插入實(shí)驗(yàn)箱。（2）將芯片的VCC端接5V電源，GND端接地。（3）將芯片的輸入端接邏輯開關(guān)、輸出端接狀態(tài)指示燈（LED）。（4）改變輸入，觀察輸出結(jié)果并用數(shù)字萬用表直流電壓檔測輸出端的電平值，記錄數(shù)據(jù)到表4-1-1。三、實(shí)驗(yàn)內(nèi)容數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)三、實(shí)驗(yàn)內(nèi)容圖4-1-3TTL門電路實(shí)驗(yàn)接線圖74LS003121、門電路邏輯功能測試數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)表4-1-1門電路邏輯功能表輸入輸出B(K2)A(K1)

與非門

異或門

00

0

01

1

10

1

11

0

門電路的型號

輸出狀態(tài)0/1輸出端電壓值數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)2、設(shè)計(jì)全加器三、實(shí)驗(yàn)內(nèi)容表4-1-2全加器真值表輸出邏輯函數(shù)式數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)2、設(shè)計(jì)全加器三、實(shí)驗(yàn)內(nèi)容二輸入四異或門74LS86二輸入四與門74LS08二輸入四或門74LS32圖4-1-4全加器電路圖12345612345612374LS8674LS3274LS08數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)2、設(shè)計(jì)全加器三、實(shí)驗(yàn)內(nèi)容圖4-1-4全加器電路圖12345612345612374LS8674LS3274LS08對照驗(yàn)證表4-1-2全加器真值表數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)3、設(shè)計(jì)三人表決電路三、實(shí)驗(yàn)內(nèi)容表4-1-3三人表決器真值表輸出邏輯函數(shù)式輸出與非-與非式數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)3、設(shè)計(jì)三人表決電路三、實(shí)驗(yàn)內(nèi)容二輸入四與非門74LS00四輸入二與非門74LS20圖4-1-5三人表決器電路圖1234569108126474LS0074LS20數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)3、設(shè)計(jì)三人表決電路三、實(shí)驗(yàn)內(nèi)容圖4-1-5三人表決器電路圖1234569108126474LS0074LS20對照驗(yàn)證表4-1-3三人表決器真值表數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)4、設(shè)計(jì)全減器三、實(shí)驗(yàn)內(nèi)容輸出邏輯函數(shù)式表4-1-4全減器真值表數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)4、設(shè)計(jì)全減器三、實(shí)驗(yàn)內(nèi)容二輸入四異或門74LS86二輸入四與非門74LS00六反相器74LS04圖4-1-6全減器電路圖12345612345691081274LS0074LS8674LS04數(shù)字實(shí)驗(yàn)一：門電路邏輯功能測試及組合邏輯電路設(shè)計(jì)4、設(shè)計(jì)全減器三、實(shí)驗(yàn)內(nèi)容圖4-1-6