數(shù)字電路與系統(tǒng)設(shè)計第一頁，共七十八頁，2022年，8月28日目錄第1章數(shù)制與碼制第2章邏輯代數(shù)基礎(chǔ)第4章組合邏輯電路第5章觸發(fā)器第6章時序邏輯電路第9章半導(dǎo)體存儲器第10章可編程邏輯器件第11章硬件描述語言（VHDL）第12章數(shù)字系統(tǒng)設(shè)計基礎(chǔ)

返回封面第二頁，共七十八頁，2022年，8月28日第1章數(shù)制與碼制1.0緒論1.1數(shù)制1.2碼制第1章習(xí)題返回目錄第三頁，共七十八頁，2022年，8月28日1.0緒論一、數(shù)字電子技術(shù)的發(fā)展與應(yīng)用二、數(shù)字電子技術(shù)的優(yōu)點三、模擬信號和數(shù)字信號四、二進(jìn)制代碼“1”和“0”的波形表示五、本課程的研究內(nèi)容六、學(xué)習(xí)方法七、參考教材返回第1章目錄第四頁，共七十八頁，2022年，8月28日1.1數(shù)制一、十進(jìn)制（Decimal）二、二進(jìn)制（Binary）三、十六進(jìn)制（Hexadecimal）四、八進(jìn)制（Octal）五、數(shù)制轉(zhuǎn)換返回第1章目錄第五頁，共七十八頁，2022年，8月28日1.2碼制（編碼的制式）一、二進(jìn)制碼二、二—十進(jìn)制（BCD）碼三、字符、數(shù)字代碼返回第1章目錄第六頁，共七十八頁，2022年，8月28日第1章習(xí)題1.1(1)(2)(3)(4)1.3(1)(2)1.4(1)(2)(3)1.5(1)(2)(3)1.6(1)(2)(3)1.7(1)(2)(3)1.8(1)(2)(3)1.9(1)(2)1.10(1)(2)1.11(1)(2)(3)

(4)(5)(6)1.12返回第1章目錄第七頁，共七十八頁，2022年，8月28日第2章邏輯代數(shù)基礎(chǔ)

2.1概述2.2邏輯代數(shù)中的運算2.3邏輯代數(shù)的公式2.4邏輯代數(shù)的基本規(guī)則2.5邏輯函數(shù)的表達(dá)式2.6邏輯函數(shù)的化簡

第2章習(xí)題返回目錄第八頁，共七十八頁，2022年，8月28日2.1概述一、三種基本邏輯關(guān)系二、邏輯變量三、邏輯函數(shù)及其表示方法返回第2章目錄第九頁，共七十八頁，2022年，8月28日2.2邏輯代數(shù)中的運算一、三種基本邏輯二、復(fù)合邏輯運算返回第2章目錄第十頁，共七十八頁，2022年，8月28日2.3邏輯代數(shù)的公式一、基本公式二、異或、同或邏輯的公式三、常用公式返回第2章目錄第十一頁，共七十八頁，2022年，8月28日2.4邏輯代數(shù)的基本規(guī)則一、代入規(guī)則二、反演規(guī)則三、對偶規(guī)則返回第2章目錄第十二頁，共七十八頁，2022年，8月28日2.5邏輯函數(shù)的表達(dá)式一、常見表達(dá)式二、標(biāo)準(zhǔn)表達(dá)式1.最小項、最小項表達(dá)式2.最大項、最大項表達(dá)式3.最小項和最大項的性質(zhì)4.幾個關(guān)系式5.由一般表達(dá)式寫最小(大)項表達(dá)式的方法6.由真值表寫最?。ù螅╉棻磉_(dá)式的方法返回第2章目錄第十三頁，共七十八頁，2022年，8月28日2.6邏輯函數(shù)的化簡

一、化簡的意義和最簡的標(biāo)準(zhǔn)1.化簡的意義（目的）2.化簡的目標(biāo)3.最簡的標(biāo)準(zhǔn)

二、公式法1.與或式的化簡2.或與式的化簡返回第2章目錄第十四頁，共七十八頁，2022年，8月28日2.6邏輯函數(shù)的化簡三、卡諾圖化簡法1.邏輯函數(shù)的卡諾圖表示2.卡諾圖的運算3.卡諾圖化簡法四、非完全描述邏輯函數(shù)的化簡1.約束項、任意項、無關(guān)項及非完全描述邏輯函數(shù)2.非完全描述邏輯函數(shù)的化簡3.無關(guān)項的運算規(guī)則返回第2章目錄第十五頁，共七十八頁，2022年，8月28日2.6邏輯函數(shù)的化簡五、最簡與或式的轉(zhuǎn)換1.轉(zhuǎn)換成兩級與非式2.轉(zhuǎn)換成兩級或非式3.轉(zhuǎn)換成與或非式返回第2章目錄第十六頁，共七十八頁，2022年，8月28日第2章習(xí)題2.1(1)(2)(3)2.4(1)(2)(3)2.10(1)(2)2.11(1)(2)2.12(1)(3)(4)2.13(1)2.14返回第2章目錄第十七頁，共七十八頁，2022年，8月28日第4章組合邏輯電路4.1SSI構(gòu)成的組合邏輯電路的分析和設(shè)計4.2中規(guī)模集成組合邏輯電路4.3競爭和冒險第4章習(xí)題返回目錄第十八頁，共七十八頁，2022年，8月28日4.1SSI構(gòu)成的組合邏輯電路的分析和設(shè)計一、組合電路的分析1.分析目的2.分析步驟二、組合電路的設(shè)計1.設(shè)計目的2.設(shè)計步驟（雙軌輸入情況下）返回第4章目錄第十九頁，共七十八頁，2022年，8月28日4.2中規(guī)模集成組合邏輯電路一、編碼器1.二進(jìn)制編碼器2.二—十進(jìn)制優(yōu)先編碼器74147二、譯碼器

1.二進(jìn)制譯碼器2.二—十進(jìn)制譯碼器3.數(shù)字顯示譯碼器返回第4章目錄第二十頁，共七十八頁，2022年，8月28日4.2中規(guī)模集成組合邏輯電路三、數(shù)據(jù)選擇器

1.四選一數(shù)據(jù)選擇器2.八選一數(shù)據(jù)選擇器3.數(shù)據(jù)選擇器的擴展4.用數(shù)據(jù)選擇器設(shè)計組合邏輯電路四、數(shù)據(jù)比較器1.四位并行數(shù)據(jù)比較器74852.數(shù)據(jù)比較器的應(yīng)用舉例返回第4章目錄第二十一頁，共七十八頁，2022年，8月28日4.2中規(guī)模集成組合邏輯電路五、全加器1.四位串行進(jìn)位全加器2.四位超前進(jìn)位全加器3.全加器的應(yīng)用舉例返回第4章目錄第二十二頁，共七十八頁，2022年，8月28日4.3競爭和冒險一、競爭和冒險的概念

1.競爭

2.冒險二、冒險的判別方法1.邏輯冒險的判別

(1)代數(shù)法

(2)卡諾圖法2.功能冒險的判別三、冒險的消除方法

1.增加多余項，消除邏輯冒險2.加濾波電容3.加取樣脈沖返回第4章目錄第二十三頁，共七十八頁，2022年，8月28日

第4章習(xí)題4.2

4.4

4.7(3)

4.12

4.14(1)(4)

4.15(1)

4.18例1

4.20

4.21返回第4章目錄第二十四頁，共七十八頁，2022年，8月28日第5章觸發(fā)器（FlipFlop）5.1概述5.2基本SRFF(SDRDFF)5.3鐘控電位觸發(fā)器（鐘控觸發(fā)器）5.4常用觸發(fā)器5.5CMOSFF5.6觸發(fā)器邏輯功能的轉(zhuǎn)換第5章觸發(fā)器習(xí)題返回目錄第二十五頁，共七十八頁，2022年，8月28日5.1概述一、觸發(fā)器概念二、觸發(fā)器的分類1.按是否受控于時鐘脈沖(CPClockPulse)2.按實現(xiàn)的邏輯功能返回第5章目錄第二十六頁，共七十八頁，2022年，8月28日5.2基本SRFF(SDRDFF)一、與非門構(gòu)成的基本SRFF1.電路構(gòu)成2.邏輯功能3.邏輯功能的表示方法

二、或非門構(gòu)成的基本SRFF1.電路構(gòu)成2.邏輯功能的表示方法返回第5章目錄第二十七頁，共七十八頁，2022年，8月28日5.3鐘控電位觸發(fā)器（鐘控觸發(fā)器）一、鐘控SRFF(SR鎖存器)1.電路構(gòu)成2.鐘控原理3.邏輯功能二、鐘控DFF(D鎖存器)1.電路構(gòu)成2.邏輯功能返回第5章目錄第二十八頁，共七十八頁，2022年，8月28日5.3鐘控電位觸發(fā)器（鐘控觸發(fā)器）三、鐘控觸發(fā)器的觸發(fā)方式與空翻1.觸發(fā)方式（工作方式）2.空翻返回第5章目錄第二十九頁，共七十八頁，2022年，8月28日5.4常用觸發(fā)器一、維持阻塞型DFF1.電路結(jié)構(gòu)2.工作原理3.功能描述4.動態(tài)特性（脈沖工作特性）二、主從SREF1.電路結(jié)構(gòu)2.工作原理3.功能描述返回第5章目錄第三十頁，共七十八頁，2022年，8月28日5.4常用觸發(fā)器三、JKFF1.主從JKFF2.邊沿JKFF

四、TFF和TˊFF1.TFF2.T′FF返回第5章目錄第三十一頁，共七十八頁，2022年，8月28日5.5CMOSFF一、CMOSDFF1.電路結(jié)構(gòu)2.工作原理二、CMOSJKFF返回第5章目錄第三十二頁，共七十八頁，2022年，8月28日5.6觸發(fā)器邏輯功能的轉(zhuǎn)換一、轉(zhuǎn)換模型二、公式法三、列表圖解法返回第5章目錄第三十三頁，共七十八頁，2022年，8月28日第5章觸發(fā)器習(xí)題5.1

5.2

5.3

5.4

5.5

5.6

5.7

5.8

5.10

5.115.12

5.13

5.14

5.15

5.165.17

5.18

5.19

5.20

5.21返回第5章目錄第三十四頁，共七十八頁，2022年，8月28日第6章時序邏輯電路6.1概述6.2時序電路的分析6.3時序電路的設(shè)計6.4寄存器和移存器6.5計數(shù)器6.6序列碼發(fā)生器6.7順序脈沖發(fā)生器第6章習(xí)題

返回目錄第三十五頁，共七十八頁，2022年，8月28日6.1概述一、組合電路1.結(jié)構(gòu)特點2.功能特點二、時序電路1.結(jié)構(gòu)特點2.功能特點3.工作描述4.分類返回第6章目錄第三十六頁，共七十八頁，2022年，8月28日6.2時序電路的分析一、分析方法1.分析電路結(jié)構(gòu)2.寫出四組方程3.作狀態(tài)轉(zhuǎn)移表、狀態(tài)轉(zhuǎn)移圖或波形圖4.電路的邏輯功能描述二、分析舉例例6.2.1例6.2.2例6.2.3返回第6章目錄第三十七頁，共七十八頁，2022年，8月28日6.3時序電路的設(shè)計一、同步時序電路的設(shè)計1.設(shè)計步驟2.設(shè)計舉例(1)作原始狀態(tài)轉(zhuǎn)移表或原始狀態(tài)轉(zhuǎn)移圖；(2)化簡原始狀態(tài)轉(zhuǎn)移表；(3)狀態(tài)編碼（狀態(tài)分配）；(4)設(shè)計各觸發(fā)器的激勵函數(shù)和電路的輸出函數(shù)。返回第6章目錄第三十八頁，共七十八頁，2022年，8月28日6.4寄存器和移存器一、寄存器1.寄存單元（一位數(shù)碼寄存器）2.MSI寄存器74175二、移位寄存器1.概述2.MSI移位寄存器返回第6章目錄第三十九頁，共七十八頁，2022年，8月28日6.5計數(shù)器1.計數(shù)器的概念2.應(yīng)用3.基本結(jié)構(gòu)4.分類

一、二進(jìn)制計數(shù)器1.同步計數(shù)器（由SSI構(gòu)成）2.異步計數(shù)器（由SSI構(gòu)成）3.MSI二進(jìn)制計數(shù)器返回第6章目錄第四十頁，共七十八頁，2022年，8月28日6.5計數(shù)器二、十進(jìn)制計數(shù)器1.74LS902.74LS160

三、任意進(jìn)制計數(shù)器1.用觸發(fā)器和邏輯門設(shè)計任意進(jìn)制計數(shù)器2.用MSI二、十進(jìn)制計數(shù)器構(gòu)成任意進(jìn)制計數(shù)器3.MSI任意進(jìn)制計數(shù)器返回第6章目錄第四十一頁，共七十八頁，2022年，8月28日6.5計數(shù)器四、移存型計數(shù)器1.概述2.分析與設(shè)計3.典型電路返回第6章目錄第四十二頁，共七十八頁，2022年，8月28日6.6序列碼發(fā)生器一、概述1.概念2.作用3.序列碼發(fā)生器結(jié)構(gòu)類型二、計數(shù)型序列碼發(fā)生器的設(shè)計1.已知序列碼2.已知序列長度三、移存型序列碼發(fā)生器的設(shè)計1.已知序列碼2.已知序列長度返回第6章目錄第四十三頁，共七十八頁，2022年，8月28日6.7順序脈沖發(fā)生器一、概述1.順序脈沖概念2.順序脈沖發(fā)生器概念及分類3.順序脈沖發(fā)生器的設(shè)計二、舉例返回第6章目錄第四十四頁，共七十八頁，2022年，8月28日第6章習(xí)題6.8

6.2例1

6.3

例2

6.4

6.12(1)

6.17

6.22(b)

6.25(1)(2)6.35(1)

6.40返回第6章目錄第四十五頁，共七十八頁，2022年，8月28日第9章半導(dǎo)體存儲器9.0概述9.1只讀存儲器（ROM）9.2隨機存儲器(RAM)第9章習(xí)題返回目錄第四十六頁，共七十八頁，2022年，8月28日9.0概述一、半導(dǎo)體存儲器概念二、重要指標(biāo)1.存儲量2.存取速度三、分類1.按存取方式分類返回第9章目錄第四十七頁，共七十八頁，2022年，8月28日9.1只讀存儲器（ROM）一.ROM的分類1.按存儲內(nèi)容寫入方式來分2.按使用器件類型來分

二.ROM的結(jié)構(gòu)三.ROM的工作原理四、ROM的邏輯關(guān)系1.屬于組合邏輯電路2.陣列圖返回第9章目錄第四十八頁，共七十八頁，2022年，8月28日9.1只讀存儲器（ROM）五、ROM的應(yīng)用1.實現(xiàn)組合邏輯函數(shù)2.字符發(fā)生器

六、固定ROM(MROM)七、可編輯只讀存儲器(PROM)八、可改寫可編程只讀存儲器(EPROM)返回第9章目錄第四十九頁，共七十八頁，2022年，8月28日9.2隨機存儲器(RAM)一、靜態(tài)RAM(SRAM)二、存儲容量的擴展1.位擴展2.字?jǐn)U展

三、動態(tài)RAM(DRAM)返回第9章目錄第五十頁，共七十八頁，2022年，8月28日第9章習(xí)題9.29.7返回第9章目錄第五十一頁，共七十八頁，2022年，8月28日第10章可編程邏輯器件

10.1PLD概述10.2PLD的基本結(jié)構(gòu)10.3PLD的表示方法10.4PLD的分類10.5可編程邏輯陣列（PLA）10.6可編程陣列邏輯（PAL）10.7通用陣列邏輯（GAL）10.8現(xiàn)場可編程門陣列FPGA返回目錄第五十二頁，共七十八頁，2022年，8月28日10.1PLD概述一、概念二、開發(fā)環(huán)境三、開發(fā)過程返回第10章目錄第五十三頁，共七十八頁，2022年，8月28日10.2PLD的基本結(jié)構(gòu)一、PLD實現(xiàn)各種邏輯功能的依據(jù)二、基于與—或陣列結(jié)構(gòu)的PLD的總體結(jié)構(gòu)返回第10章目錄第五十四頁，共七十八頁，2022年，8月28日10.3PLD的表示方法一、緩沖電路二、與門、或門及連接表示三、多路選擇器返回第10章目錄第五十五頁，共七十八頁，2022年，8月28日10.4PLD的分類一、按集成度分類二、按編程方法分類返回第10章目錄第五十六頁，共七十八頁，2022年，8月28日10.5可編程邏輯陣列（PLA）一、PLA基本結(jié)構(gòu)二、PLA應(yīng)用舉例返回第10章目錄第五十七頁，共七十八頁，2022年，8月28日10.6可編程陣列邏輯（PAL）一、專用輸出結(jié)構(gòu)二、可編程輸入/輸出結(jié)構(gòu)三、寄存器輸出結(jié)構(gòu)四、異或輸出結(jié)構(gòu)返回第10章目錄第五十八頁，共七十八頁，2022年，8月28日10.7通用陣列邏輯（GAL）一、GAL16V8電路結(jié)構(gòu)二、GAL16V8的OLMC1.OLMC的結(jié)構(gòu)

2.GAL16V8的結(jié)構(gòu)控制字3.OLMC的配置三、GAL16V8的行地址結(jié)構(gòu)四、GAL應(yīng)用舉例返回第10章目錄第五十九頁，共七十八頁，2022年，8月28日10.8現(xiàn)場可編程門陣列FPGA

一、FPGA的基本結(jié)構(gòu)二、CLB和IOB1.XC2000系列的CLB2.XC2000系列的IOB三、IR1.金屬線2.開關(guān)矩陣3.可編程連接點返回第10章目錄第六十頁，共七十八頁，2022年，8月28日第十一章硬件描述語言VHDL11.1概述11.2VHDL基本結(jié)構(gòu)11.3VHDL語言元素11.4VHDL常用編程語句11.5基本邏輯電路設(shè)計返回目錄第六十一頁，共七十八頁，2022年，8月28日11.1概述一、硬件描述語言（HDL）二、VHDL的發(fā)展概況三、用VHDL設(shè)計硬件電路的過程返回第11章目錄第六十二頁，共七十八頁，2022年，8月28日11.2VHDL基本結(jié)構(gòu)一、元件（component)二、VHDL基本結(jié)構(gòu)11.2.1實體（ENTITY）11.2.2結(jié)構(gòu)體（ARCHITECTURE）11.2.3配置（CONFIGURATION）11.2.4庫（LIBRARY）

11.2.5包（PACKAGE）返回第11章目錄第六十三頁，共七十八頁，2022年，8月28日11.3VHDL語言元素11.3.1VHDL詞法規(guī)則與標(biāo)識符11.3.2數(shù)據(jù)對象和數(shù)據(jù)類型11.3.3運算符(operator)返回第11章目錄第六十四頁，共七十八頁，2022年，8月28日11.4VHDL常用編程語句11.4.1順序（SEQUENTIAL）描述語句一、條件語句（if）二、開關(guān)語句（case）11.4.2并發(fā)（CONCURENT）描述語句一、進(jìn)程語句二、信號賦值語句三、whenelse語句四、withselect語句五、元件說明語句、元件例化語句返回第11章目錄第六十五頁，共七十八頁，2022年，8月28日11.5基本邏輯電路設(shè)計11.5.1組合邏輯電路設(shè)計11.5.2時序邏輯電路設(shè)計返回第11章目錄第六十六頁，共七十八頁，2022年，8月28日第12章數(shù)字系統(tǒng)設(shè)計基礎(chǔ)12.0數(shù)字系統(tǒng)概念及設(shè)計方法12.1概述12.2寄存器傳輸語言(RTL)12.3數(shù)字系統(tǒng)設(shè)計的其他描述工具12.4數(shù)字系統(tǒng)設(shè)計舉例12.5PLD在數(shù)字系統(tǒng)設(shè)計中的應(yīng)用12.6VHDL實現(xiàn)數(shù)字系統(tǒng)舉例返回目錄第六十七頁，共七十八頁，2022年，8月28日12.0數(shù)字系統(tǒng)概念及設(shè)計方法一、數(shù)字系統(tǒng)概念二、數(shù)字系統(tǒng)設(shè)計的任務(wù)三、數(shù)字系統(tǒng)的設(shè)計方法1.自底向上法（Bottom-up）2.自頂向下法（Top-Down）3.以自頂向下法為主導(dǎo)，并結(jié)合使用自底向上法（TD&BUCombined）返回第12章目錄第六十八頁，共七十八頁，2022年，8月28日12.1概述一、數(shù)字系統(tǒng)的基本模型1.基本模型2.數(shù)據(jù)處理器3.控制器二、數(shù)字系統(tǒng)時序約定1.同步數(shù)字系統(tǒng)2.最小時鐘周期3.異步輸入信號轉(zhuǎn)換成同步輸入信號返回第12章目錄第六十九頁，共七十八頁，2022年，8月28日12.1概述三、數(shù)字系統(tǒng)的設(shè)計步驟1.系統(tǒng)設(shè)計2.邏輯設(shè)計3.電路設(shè)計4.物理設(shè)計返回第12章目錄第七十頁，共七十八頁，2022年，8月28日12.2寄存器傳輸語言(RTL)1.寄存器傳輸操作2.寄存器傳輸語言3.寄存器的表示方法一、傳輸操作