數(shù)字邏輯第八講編碼器和譯碼器第一頁(yè)，共三十三頁(yè)，2022年，8月28日編碼器編碼：用代碼表示特定對(duì)象的過(guò)程。編碼器：實(shí)現(xiàn)編碼的邏輯電路。二進(jìn)制編碼的原則：用n位二進(jìn)制代碼可以表示2n個(gè)信號(hào),對(duì)N個(gè)信號(hào)編碼時(shí)，應(yīng)由2n≥N來(lái)確定編碼位數(shù)n。1.二進(jìn)制編碼器：用n位二進(jìn)制代碼對(duì)2n個(gè)信號(hào)進(jìn)行編碼的電路。8-3編碼器電路：8個(gè)輸入信號(hào)互斥，且高電平有效。第二頁(yè)，共三十三頁(yè)，2022年，8月28日3位二進(jìn)制編碼器真值表輸入8個(gè)互斥的信號(hào)輸出3位二進(jìn)制代碼第三頁(yè)，共三十三頁(yè)，2022年，8月28日第四頁(yè)，共三十三頁(yè)，2022年，8月28日2.二—十進(jìn)制編碼器將0~9十個(gè)十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制代碼的電路。下圖為8421BCD編碼器。輸入10個(gè)互斥的數(shù)碼輸出4位二進(jìn)制代碼第五頁(yè)，共三十三頁(yè)，2022年，8月28日當(dāng)編碼器某一輸入信號(hào)為1且其它輸入信號(hào)為0時(shí),有一組數(shù)碼輸出。如I7=1時(shí)Y3Y2Y1Y0=0111。輸出數(shù)碼各位的權(quán)從高位到低位分別為8,4,2,1，因此是一個(gè)8421BCD碼編碼器。從編碼表可以看出，該編碼器輸入信號(hào)I0~I9也是互斥的。第六頁(yè)，共三十三頁(yè)，2022年，8月28日3.優(yōu)先編碼器允許同時(shí)輸入幾個(gè)編碼信號(hào)，而電路只對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼。下圖為8-3優(yōu)先編碼器74LS148的邏輯圖。第七頁(yè)，共三十三頁(yè)，2022年，8月28日第八頁(yè)，共三十三頁(yè)，2022年，8月28日集成3位二進(jìn)制優(yōu)先編碼器74LS148第九頁(yè)，共三十三頁(yè)，2022年，8月28日集成3位二進(jìn)制優(yōu)先編碼器74LS148的級(jí)聯(lián)16線-4線優(yōu)先編碼器第十頁(yè)，共三十三頁(yè)，2022年，8月28日8421BCD碼優(yōu)先編碼器真值表第十一頁(yè)，共三十三頁(yè)，2022年，8月28日邏輯表達(dá)式第十二頁(yè)，共三十三頁(yè)，2022年，8月28日邏輯圖第十三頁(yè)，共三十三頁(yè)，2022年，8月28日集成10線-4線優(yōu)先編碼器第十四頁(yè)，共三十三頁(yè)，2022年，8月28日譯碼器譯碼是編碼的逆過(guò)程，是組合邏輯電路的一個(gè)重要器件。譯碼：將表示特定意義信息的二進(jìn)制代碼翻譯出來(lái)。譯碼器：實(shí)現(xiàn)譯碼功能的邏輯電路；二進(jìn)制譯碼原則：用n位二進(jìn)制代碼可以表示2n個(gè)信號(hào)，所以對(duì)n位代碼譯碼時(shí)，應(yīng)由2n≥N來(lái)確定譯碼信號(hào)位數(shù)N。譯碼器按用途可分為下列三類(lèi)：⑴變量譯碼器：編碼器的逆過(guò)程，用來(lái)表示輸入變量的狀態(tài)。一般是以較少的輸入變?yōu)檩^多輸出的器件，通常包含2n譯碼和842BCD碼譯碼兩類(lèi)。⑵碼制變換譯碼器：用于實(shí)現(xiàn)各種編碼之間的轉(zhuǎn)換，如BCD碼之間的轉(zhuǎn)換，8421碼轉(zhuǎn)換為余3碼等。⑶數(shù)字顯示譯碼器：主要解決將二進(jìn)制數(shù)顯示成對(duì)應(yīng)的十進(jìn)制或十六進(jìn)制數(shù)的問(wèn)題，一般可分為L(zhǎng)ED譯碼驅(qū)動(dòng)器和LCD譯碼驅(qū)動(dòng)器兩類(lèi)。第十五頁(yè)，共三十三頁(yè)，2022年，8月28日1.二進(jìn)制譯碼器將輸入二進(jìn)制代碼譯成相應(yīng)輸出信號(hào)的電路。譯碼器有輸出高電平有效和輸出低電平有效兩中類(lèi)型。輸出高電平有效時(shí)，每個(gè)輸出對(duì)應(yīng)輸入的一個(gè)最小項(xiàng)；輸出低電平有效時(shí)，每個(gè)輸出對(duì)應(yīng)輸入的一個(gè)最小項(xiàng)的非。設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（或?yàn)?）。二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱(chēng)為變量譯碼器。第十六頁(yè)，共三十三頁(yè)，2022年，8月28日3位二進(jìn)制譯碼器輸入：3位二進(jìn)制代碼輸出：8個(gè)互斥的信號(hào)真值表第十七頁(yè)，共三十三頁(yè)，2022年，8月28日邏輯表達(dá)式邏輯圖電路特點(diǎn)：與門(mén)組成的陣列第十八頁(yè)，共三十三頁(yè)，2022年，8月28日集成二進(jìn)制譯碼器74LS138第十九頁(yè)，共三十三頁(yè)，2022年，8月28日第二十頁(yè)，共三十三頁(yè)，2022年，8月28日功能擴(kuò)展：2片74LS138組成4-16線譯碼器當(dāng)E=1時(shí)，兩個(gè)譯碼器均不工作，輸出都為高電平。當(dāng)E=0時(shí)，譯碼器工作。當(dāng)A3=0時(shí)，1號(hào)片工作,輸出由輸入二進(jìn)制代碼A2A1A0決定。當(dāng)A3=1時(shí)，1號(hào)片不工作,輸出全為高電平1。2號(hào)片工作，輸出由輸入二進(jìn)制代碼A2A1A0決定。第二十一頁(yè)，共三十三頁(yè)，2022年，8月28日2.二-十進(jìn)制譯碼器將4位BCD碼的十組代碼翻譯成0~9十個(gè)對(duì)應(yīng)輸出信號(hào)的電路。有4個(gè)輸入端、10個(gè)輸出端，所以又稱(chēng)為4-10線譯碼器。真值表第二十二頁(yè)，共三十三頁(yè)，2022年，8月28日邏輯表達(dá)式第二十三頁(yè)，共三十三頁(yè)，2022年，8月28日將與門(mén)換成與非門(mén)，則輸出為反變量，即為低電平有效。第二十四頁(yè)，共三十三頁(yè)，2022年，8月28日集成8421BCD碼譯碼器74LS42第二十五頁(yè)，共三十三頁(yè)，2022年，8月28日第二十六頁(yè)，共三十三頁(yè)，2022年，8月28日第二十七頁(yè)，共三十三頁(yè)，2022年，8月28日第二十八頁(yè)，共三十三頁(yè)，2022年，8月28日第