現(xiàn)代電子系統(tǒng)設(shè)計(jì)第1頁(yè)，共102頁(yè)，2023年，2月20日，星期一第二章1.電子系統(tǒng)的基本組成及各部分之間的關(guān)系第2頁(yè)，共102頁(yè)，2023年，2月20日，星期一2.十字路口交通燈設(shè)計(jì)之受控器電路第3頁(yè)，共102頁(yè)，2023年，2月20日，星期一3.由MDS圖設(shè)計(jì)控制器（狀態(tài)編碼方式）例2.2-5：某數(shù)字系統(tǒng)的MDS圖如圖所示，R、A為輸入信號(hào)，Ci(i=0…3)為輸出信號(hào)，設(shè)計(jì)它的控制器電路。

第4頁(yè)，共102頁(yè)，2023年，2月20日，星期一

五個(gè)狀態(tài)，用三個(gè)D觸發(fā)器，采用二進(jìn)制編碼方式狀態(tài)轉(zhuǎn)換表：第5頁(yè)，共102頁(yè)，2023年，2月20日，星期一畫(huà)出激勵(lì)函數(shù)的卡諾圖：寫(xiě)出函數(shù)表達(dá)式：第6頁(yè)，共102頁(yè)，2023年，2月20日，星期一畫(huà)出控制器電原理圖：第7頁(yè)，共102頁(yè)，2023年，2月20日，星期一4.控制子系統(tǒng)的微程序設(shè)計(jì)

概念

：把控制子系統(tǒng)中每一個(gè)狀態(tài)要輸出的控制信號(hào)及該狀態(tài)的轉(zhuǎn)移去向按一定格式編寫(xiě)成條文，保存在ROM中。運(yùn)行時(shí)，逐條取出這些微指令，實(shí)現(xiàn)控制過(guò)程。

第8頁(yè)，共102頁(yè)，2023年，2月20日，星期一只把狀態(tài)變量作為地址變量，而把決定狀態(tài)轉(zhuǎn)移的測(cè)試變量作為指令的內(nèi)容寫(xiě)入ROM，稱(chēng)為測(cè)試變量段。后續(xù)地址段分為兩部分，分別為測(cè)試變量為1和0時(shí)的轉(zhuǎn)移去向。對(duì)于N個(gè)測(cè)試變量，由于只與其中的一個(gè)有關(guān)，可對(duì)測(cè)試變量進(jìn)行編碼，外部電路用N選一選擇器，選擇相應(yīng)的測(cè)試變量；其次要決定現(xiàn)態(tài)轉(zhuǎn)向后續(xù)地址的哪一個(gè)，再用多個(gè)（取決于后續(xù)地址位數(shù)）二選一數(shù)據(jù)選擇器，根據(jù)測(cè)試變量X（i）是0還是1，選出兩個(gè)后續(xù)地址中的一個(gè)。a.單測(cè)試雙地址法第9頁(yè)，共102頁(yè)，2023年，2月20日，星期一例2.3-3：設(shè)計(jì)MDS圖如圖所示的微程序控制器。

1、狀態(tài)編碼：用兩個(gè)D觸發(fā)器；2、確定ROM容量：4×9；3、填寫(xiě)ROM的內(nèi)容；4、硬件電路。微指令表第10頁(yè)，共102頁(yè)，2023年，2月20日，星期一電路圖第11頁(yè)，共102頁(yè)，2023年，2月20日，星期一

現(xiàn)態(tài)的兩個(gè)分支設(shè)置成：一個(gè)為現(xiàn)狀態(tài)編碼加1，另一個(gè)任意，在微指令的后續(xù)地址中，只要注明“任意的一個(gè)”即可，現(xiàn)態(tài)加1就不必標(biāo)注。標(biāo)志位：說(shuō)明測(cè)試變量為1時(shí)還是為0時(shí)現(xiàn)狀態(tài)加1。

表2.3-5單測(cè)試單地址微指令格式

輸出變量 測(cè)試變量標(biāo)志位 轉(zhuǎn)移地址用計(jì)數(shù)器取代D觸發(fā)器b.單測(cè)試單地址法第12頁(yè)，共102頁(yè)，2023年，2月20日，星期一

例2.3-4：用單測(cè)試單地址法實(shí)現(xiàn)MDS圖如圖所示的微程序控制器。1、狀態(tài)編碼：現(xiàn)態(tài)的兩個(gè)轉(zhuǎn)移狀態(tài)一個(gè)必須為現(xiàn)態(tài)加1；2、確定ROM的容量：4×9；測(cè)試變量為X、Z、W三個(gè)加無(wú)條件轉(zhuǎn)移共4個(gè)。注意此處無(wú)條件轉(zhuǎn)移不能像單測(cè)試雙地址那樣把測(cè)試變量表示為Φ，因?yàn)檫@里需要相應(yīng)的硬件電路保證。測(cè)試變量段為2位，L2L1=00為無(wú)條件；L2L1=01為X；L2L1=10Z；L2L1=11為W。標(biāo)志位YNBIT為1位，輸出為4位，轉(zhuǎn)移地址兩位，ROM容量共4×9=36。第13頁(yè)，共102頁(yè)，2023年，2月20日，星期一3、填寫(xiě)微指令：

在填寫(xiě)單測(cè)試單地址的微指令時(shí)最需要注意的是標(biāo)志位填寫(xiě)，而標(biāo)志位填寫(xiě)與硬件電路有關(guān)。如果用標(biāo)志位YNBIT=1，表示測(cè)試變量X（i）為1時(shí)計(jì)數(shù)器計(jì)數(shù)，測(cè)試變量X（i）為0時(shí)計(jì)數(shù)器置數(shù)；而用標(biāo)志位YNBIT=0，表示測(cè)試變量X（i）為0時(shí)計(jì)數(shù)器計(jì)數(shù)，測(cè)試變量X（i）為1時(shí)計(jì)數(shù)器置數(shù)，同時(shí)根據(jù)一般計(jì)數(shù)器的置數(shù)信號(hào)均是低電平有效，則有第14頁(yè)，共102頁(yè)，2023年，2月20日，星期一微指令表ROM內(nèi)容：硬件電路：第15頁(yè)，共102頁(yè)，2023年，2月20日，星期一

還可用另一種方法來(lái)實(shí)現(xiàn)單測(cè)試單地址法。由于每個(gè)狀態(tài)只與一個(gè)測(cè)試變量有關(guān)，則可以采用一個(gè)數(shù)據(jù)選擇器，用現(xiàn)態(tài)作為其控制信號(hào)，選出決定轉(zhuǎn)移的那個(gè)測(cè)試變量，然后由現(xiàn)態(tài)和測(cè)試變量共同作為ROM的地址變量，這樣對(duì)于一個(gè)狀態(tài)只需要兩個(gè)字就可以實(shí)現(xiàn)它的兩個(gè)轉(zhuǎn)移，也可以大大縮減ROM的容量第16頁(yè)，共102頁(yè)，2023年，2月20日，星期一例2.3-5：用單測(cè)試單地址法實(shí)現(xiàn)如圖所示的MDS圖的微程序控制器。微指令表第17頁(yè)，共102頁(yè)，2023年，2月20日，星期一硬件電路：第18頁(yè)，共102頁(yè)，2023年，2月20日，星期一第三章1、FPGA結(jié)構(gòu)第19頁(yè)，共102頁(yè)，2023年，2月20日，星期一2、CPLD結(jié)構(gòu)第20頁(yè)，共102頁(yè)，2023年，2月20日，星期一第四章1.VHDL語(yǔ)言程序的基本結(jié)構(gòu)

第21頁(yè)，共102頁(yè)，2023年，2月20日，星期一庫(kù)和程序包第22頁(yè)，共102頁(yè)，2023年，2月20日，星期一格式如下：端口定義：PORT(端口名1：端口模式數(shù)據(jù)類(lèi)型；……端口名n－1

，端口名N：端口模式數(shù)據(jù)類(lèi)型）；實(shí)體第23頁(yè)，共102頁(yè)，2023年，2月20日，星期一端口信號(hào)名端口模式端口類(lèi)型如：第24頁(yè)，共102頁(yè)，2023年，2月20日，星期一

——端口模式(MODE)：端口模式有以下幾種類(lèi)型：■IN：信號(hào)進(jìn)入實(shí)體但并不輸出；■

OUT：信號(hào)離開(kāi)實(shí)體但并不輸入，并且不會(huì)在內(nèi)部反饋使用；■

INOUT：信號(hào)是雙向的(既可以進(jìn)入實(shí)體，也可以離開(kāi)實(shí)體)■BUFFER：信號(hào)輸出到實(shí)體外部，但同時(shí)也在實(shí)體內(nèi)部反饋。

BUFFER(緩沖)是INOUT(雙向)的子集，但不是由外部驅(qū)動(dòng)第25頁(yè)，共102頁(yè)，2023年，2月20日，星期一一般格式：構(gòu)造體——說(shuō)明語(yǔ)句（可選）：聲明構(gòu)造體所用的內(nèi)部信號(hào)、數(shù)據(jù)類(lèi)型、常數(shù)、函數(shù)等；——構(gòu)造體中，處于BEGIN和END之間是并行處理語(yǔ)句，描述了構(gòu)造體的行為及連接關(guān)系，包括：并行語(yǔ)句、進(jìn)程、子程序和元件例化等。第26頁(yè)，共102頁(yè)，2023年，2月20日，星期一2.VHDL語(yǔ)言要素VHDL語(yǔ)言操作符

a.邏輯運(yùn)算符

NOT：取反；AND：與；OR：或；NAND：與非；NOR：或非；XOR：異或；XNOR：同或可以對(duì)STD_LOGIC和BIT等邏輯型數(shù)據(jù)、STD_LOGIC_VECTOR等邏輯型數(shù)組及布爾數(shù)據(jù)操作。左右無(wú)優(yōu)先級(jí)之分。全為“AND”“OR”“XOR”時(shí)可以不要括號(hào)。

例：A<=BANDCANDD;A<=((BNANDC)NANDD)NANDE;第27頁(yè)，共102頁(yè)，2023年，2月20日，星期一

b.關(guān)系運(yùn)算符

＝（等于）；/=（不等于）；適用于所有類(lèi)型的數(shù)據(jù)；

<（小于）；<＝（小于等于）；

>（大于）；>=（大于等于）；

可用于整數(shù)、實(shí)數(shù)、位和位矢量等類(lèi)型。

注意!!

進(jìn)行關(guān)系運(yùn)算時(shí)，左右兩邊的數(shù)據(jù)類(lèi)型必須相同，但位長(zhǎng)度不一定相等c.連接運(yùn)算符

”&”：用于位的連接。第28頁(yè)，共102頁(yè)，2023年，2月20日，星期一d.算術(shù)運(yùn)算符慎重，會(huì)大大增加邏輯門(mén)數(shù)注意：Std_logic類(lèi)型數(shù)據(jù)不能進(jìn)行算術(shù)運(yùn)算Std_logic_vector可以第29頁(yè)，共102頁(yè)，2023年，2月20日，星期一數(shù)據(jù)對(duì)象

在邏輯綜合中，VHDL語(yǔ)言常用的數(shù)據(jù)對(duì)象為：

——信號(hào)

——變量

——常量第30頁(yè)，共102頁(yè)，2023年，2月20日，星期一

a.常量(CONSTANT)

——常量是全局量。

——常量的定義和設(shè)置是為了設(shè)計(jì)更容易閱讀和修改。如利用它可設(shè)計(jì)不同模值的計(jì)數(shù)器，模值存于一常量中，對(duì)不同的設(shè)計(jì)，改變模值僅需改變此常量值即可。CONSTANTZero_4：STD_LOGIC_VECTOR(3DOWNTO0):=“0000”；第31頁(yè)，共102頁(yè)，2023年，2月20日，星期一

b.變量(VARIABLE)

——變量是局部量，只能在進(jìn)程和子程序中定義和使用；

——變量的賦值符號(hào)為“：=”；變量定義格式：第32頁(yè)，共102頁(yè)，2023年，2月20日，星期一

c.信號(hào)(SIGNAL)

信號(hào)定義格式：第33頁(yè)，共102頁(yè)，2023年，2月20日，星期一

——信號(hào)是全局量。用于進(jìn)程間通信，或用于并行模塊間的信息交流。

——信號(hào)用于聲明內(nèi)部信號(hào)，而非外部信號(hào)(外部信號(hào)對(duì)應(yīng)為IN，OUT，INOUT，BUFFER)，其在元件之間起互聯(lián)作用（類(lèi)似于連線）;可以賦值給外部信號(hào)。

——信號(hào)的賦值符號(hào)為“<=”；

——信號(hào)使用和定義的范圍只能是實(shí)體、結(jié)構(gòu)體和程序包，在進(jìn)程和子程序中不允許定義信號(hào)，但可以使用信號(hào)。

——同一個(gè)信號(hào)只能在一個(gè)進(jìn)程中被賦值，不能在多個(gè)進(jìn)程被賦值，但同一個(gè)信號(hào)可以在多個(gè)進(jìn)程中使用。

第34頁(yè)，共102頁(yè)，2023年，2月20日，星期一d.信號(hào)與變量的比較

——信號(hào)可以促發(fā)進(jìn)程，同一個(gè)信號(hào)可以在多個(gè)進(jìn)程中使用；

——信號(hào)與變量聲明的形式與位置不同：信號(hào)聲明為SIGNAL…，變量聲明為VARIABLE…

信號(hào)聲明在子程序、進(jìn)程等外部，而變量聲明在子程序、進(jìn)程等內(nèi)部。

——信號(hào)與變量的賦值不同：在進(jìn)程中，信號(hào)賦值在進(jìn)程結(jié)束時(shí)起作用，而變量賦值立即起作用?！绻谝粋€(gè)進(jìn)程中多次為一個(gè)信號(hào)賦值時(shí)，只有最后一個(gè)值會(huì)起作用；——為變量賦值時(shí)，變量值的改變立即發(fā)生。第35頁(yè)，共102頁(yè)，2023年，2月20日，星期一數(shù)據(jù)類(lèi)型

最常見(jiàn)的標(biāo)準(zhǔn)定義數(shù)據(jù)類(lèi)型:

——INTEGER：可用作循環(huán)的指針或常數(shù)，通常不用于I/O信號(hào)；Signaltypei:INTEGERrange0to15;——BIT：可取值‘0’或‘1’；

——BIT_VECTOR：用雙引號(hào)括起來(lái)的一組位數(shù)據(jù)，如“010101”；

——STD_LOGIC：工業(yè)標(biāo)準(zhǔn)的邏輯類(lèi)型，可取值'0'，'1'，'Z'等；

——STD_LOGIC_VECTOR：std_logic的組合，工業(yè)標(biāo)準(zhǔn)的邏輯類(lèi)型。定義枚舉類(lèi)型

語(yǔ)法：Type類(lèi)型名稱(chēng)Is（元素1，元素2，……）；例：typestateis(s0,s1,s2,s3);signals:state;第36頁(yè)，共102頁(yè)，2023年，2月20日，星期一VHDL屬性(Attribute)

函數(shù)類(lèi)屬性

’event

，值為布爾型，如果該屬性所附著的信號(hào)有變化，則其取值為T(mén)rue，否則為False。第37頁(yè)，共102頁(yè)，2023年，2月20日，星期一3.VHDL語(yǔ)句及基本描述方法順序語(yǔ)句并行語(yǔ)句VHDL基本描述方法第38頁(yè)，共102頁(yè)，2023年，2月20日，星期一◆賦值語(yǔ)句

◆流程控制語(yǔ)句

◆等待語(yǔ)句◆空操作語(yǔ)句

順序語(yǔ)句第39頁(yè)，共102頁(yè)，2023年，2月20日，星期一——賦值語(yǔ)句包括信號(hào)賦值語(yǔ)句和變量賦值語(yǔ)句；

——賦值源和目標(biāo)數(shù)據(jù)類(lèi)型必須相同；

——在進(jìn)程中，信號(hào)賦值在進(jìn)程結(jié)束時(shí)起作用，變量賦值立即起作用；

——信號(hào)具有全局特征，變量具有局部特征；

——信號(hào)賦值語(yǔ)句可以以順序語(yǔ)句形式出現(xiàn)，此時(shí)在進(jìn)程內(nèi)使用；信號(hào)賦值語(yǔ)句也可以以并行語(yǔ)句形式出現(xiàn)，此時(shí)在進(jìn)程外使用。變量賦值目標(biāo)：=賦值源；信勻賦值目標(biāo)<=賦值源；賦值語(yǔ)句第40頁(yè)，共102頁(yè)，2023年，2月20日，星期一IF_THEN_ELSE語(yǔ)句流程控制語(yǔ)句第41頁(yè)，共102頁(yè)，2023年，2月20日，星期一--注意，此處是ELSIF，而--不是ELSEIF??！IF語(yǔ)句只能在進(jìn)程中使用第42頁(yè)，共102頁(yè)，2023年，2月20日，星期一例：設(shè)計(jì)一個(gè)二輸入與門(mén)無(wú)ELSE語(yǔ)句,因此綜合器綜合時(shí)默認(rèn)為：ELSEc<=c;第43頁(yè)，共102頁(yè)，2023年，2月20日，星期一CASE_WHEN語(yǔ)句case表達(dá)式iswhen

選擇值=>順序語(yǔ)句；when

選擇值=>順序語(yǔ)句；when選擇值=>順序語(yǔ)句；┅ endcase；第44頁(yè)，共102頁(yè)，2023年，2月20日，星期一例：四選一選擇器：“=>”相當(dāng)于THEN的作用；條件句的順序是不重要的；WHENOTHERS列出其他可能取值；第45頁(yè)，共102頁(yè)，2023年，2月20日，星期一LOOP語(yǔ)句

常用的是FOR_LOOP語(yǔ)句，語(yǔ)法格式如下：臨時(shí)變量，屬LOOP語(yǔ)句的局部變量，不必事先定義。起始值Downto結(jié)束值起始值To結(jié)束值第46頁(yè)，共102頁(yè)，2023年，2月20日，星期一例：奇偶校驗(yàn)電路

奇數(shù)個(gè)1標(biāo)志位偶數(shù)個(gè)1標(biāo)志位第47頁(yè)，共102頁(yè)，2023年，2月20日，星期一等待(WAIT)語(yǔ)句

語(yǔ)句格式：WAIT[ON敏感信號(hào)表][UNTIL條件表達(dá)式][FOR時(shí)間表達(dá)式]；注：已列出敏感量的進(jìn)程中不能使用任何形式的WAIT語(yǔ)句。第48頁(yè)，共102頁(yè)，2023年，2月20日，星期一例：四選一選擇器NULL語(yǔ)句第49頁(yè)，共102頁(yè)，2023年，2月20日，星期一并行語(yǔ)句

VHDL的幾種主要并行語(yǔ)句：◆進(jìn)程語(yǔ)句PROCESS語(yǔ)句◆塊語(yǔ)句BLOCK語(yǔ)句◆并行信號(hào)賦值語(yǔ)句◆元件例化語(yǔ)句◆生成語(yǔ)句GENERATE語(yǔ)句第50頁(yè)，共102頁(yè)，2023年，2月20日，星期一進(jìn)程語(yǔ)句(PROCESS)

——進(jìn)程語(yǔ)句是個(gè)復(fù)合語(yǔ)句，由一段程序構(gòu)成。

——各個(gè)進(jìn)程是并發(fā)執(zhí)行的，但進(jìn)程內(nèi)部的所有語(yǔ)句卻都是順序執(zhí)行的。

——一個(gè)構(gòu)造體可以包括多個(gè)進(jìn)程語(yǔ)句，多進(jìn)程間的通信依靠信號(hào)(SIGNAL)來(lái)傳遞。第51頁(yè)，共102頁(yè)，2023年，2月20日，星期一例:計(jì)數(shù)器進(jìn)程部分：--進(jìn)程（敏感表）--順序語(yǔ)句，異步清零第52頁(yè)，共102頁(yè)，2023年，2月20日，星期一若改為同步清零，則進(jìn)程如下：--同步清零第53頁(yè)，共102頁(yè)，2023年，2月20日，星期一若沒(méi)有敏感表，利用WAITUNTIL語(yǔ)句,進(jìn)程如下：第54頁(yè)，共102頁(yè)，2023年，2月20日，星期一塊語(yǔ)句（BLOCK）

——塊語(yǔ)句是將結(jié)構(gòu)體中的并行語(yǔ)句組合在一起，其主要目的是改善并行語(yǔ)句及其結(jié)構(gòu)的可讀性，一般用于較復(fù)雜的VHDL程序中。

——只是形式上的劃分，而非功能上的改變。塊語(yǔ)句的語(yǔ)法描述：--塊名必須有。第55頁(yè)，共102頁(yè)，2023年，2月20日，星期一例：比較器

第56頁(yè)，共102頁(yè)，2023年，2月20日，星期一并行信號(hào)賦值語(yǔ)句

并行信號(hào)賦值語(yǔ)句實(shí)際上是一個(gè)進(jìn)程的縮寫(xiě)。如下面兩個(gè)構(gòu)造體是等效的：第57頁(yè)，共102頁(yè)，2023年，2月20日，星期一并行信號(hào)賦值語(yǔ)句有三種形式：

◆簡(jiǎn)單信號(hào)賦值語(yǔ)句

◆條件信號(hào)賦值語(yǔ)句

◆選擇信號(hào)賦值語(yǔ)句第58頁(yè)，共102頁(yè)，2023年，2月20日，星期一簡(jiǎn)單信號(hào)賦值語(yǔ)句例：第59頁(yè)，共102頁(yè)，2023年，2月20日，星期一條件信號(hào)賦值語(yǔ)句WHEN_ELSE語(yǔ)句描述的四選一選擇器：第60頁(yè)，共102頁(yè)，2023年，2月20日，星期一選擇信號(hào)賦值語(yǔ)句WITH_SELECT語(yǔ)句描述的四選一選擇器：第61頁(yè)，共102頁(yè)，2023年，2月20日，星期一元件例化語(yǔ)句--注意:沒(méi)有IS--同該元件定義時(shí)的PORT部分例化名：實(shí)體名（即元件名）PORTMAP（端口名連接關(guān)系）；例：一個(gè)模為10的計(jì)數(shù)器和一個(gè)七段譯碼器的連接。第62頁(yè)，共102頁(yè)，2023年，2月20日，星期一模10計(jì)數(shù)器的VHDL描述第63頁(yè)，共102頁(yè)，2023年，2月20日，星期一BCD碼到七段的VHDL描述第64頁(yè)，共102頁(yè)，2023年，2月20日，星期一利用元件例化構(gòu)成本例（cntvh10）：第65頁(yè)，共102頁(yè)，2023年，2月20日，星期一幾點(diǎn)說(shuō)明：

——元件例化時(shí)的端口列表可采用位置關(guān)聯(lián)方法，如u1；

——元件例化時(shí)的端口列表也可采用名稱(chēng)關(guān)聯(lián)方法映射實(shí)參和形參，如u2；格式為(形參1=>實(shí)參1,形參2=>實(shí)參2,…)

——元件聲明時(shí)，一定要用原元件定義時(shí)的端口名，不能變動(dòng)。若用到庫(kù)中的元件，如OR2，在不知原端口名稱(chēng)的情況下，建議重編寫(xiě)OR2_NEW。但必須另起文件名。第66頁(yè)，共102頁(yè)，2023年，2月20日，星期一VHDL基本描述方法結(jié)構(gòu)描述（Structural）：也稱(chēng)為網(wǎng)表（Netlist）描述。它反映了一個(gè)設(shè)計(jì)中硬件方面特征，表達(dá)了內(nèi)部元件間連接關(guān)系。使用元件例化來(lái)描述。

數(shù)據(jù)流描述（Dataflow）：也稱(chēng)為方程（Equation）描述。它反映了一個(gè)設(shè)計(jì)中輸入到輸出的流向。使用并發(fā)語(yǔ)句來(lái)描述。

行為描述（Bhavior）：它反映了一個(gè)設(shè)計(jì)中的功能算法。一般使用進(jìn)程PROCESS，用順序語(yǔ)句來(lái)描述。第67頁(yè)，共102頁(yè)，2023年，2月20日，星期一例：兩位相等比較器。邏輯表達(dá)式：第68頁(yè)，共102頁(yè)，2023年，2月20日，星期一構(gòu)造體一：用元件例化來(lái)實(shí)現(xiàn)，即結(jié)構(gòu)描述：第69頁(yè)，共102頁(yè)，2023年，2月20日，星期一構(gòu)造體二：用布爾方程來(lái)實(shí)現(xiàn)，即數(shù)據(jù)流描述：構(gòu)造體三：用行為描述來(lái)實(shí)現(xiàn)，采用并行語(yǔ)句：第70頁(yè)，共102頁(yè)，2023年，2月20日，星期一構(gòu)造體四：用行為描述來(lái)實(shí)現(xiàn)，采用順序語(yǔ)句：第71頁(yè)，共102頁(yè)，2023年，2月20日，星期一4.常用電路描述組合邏輯電路時(shí)鐘邊沿描述基本觸發(fā)器電路時(shí)序電路第72頁(yè)，共102頁(yè)，2023年，2月20日，星期一1、加法器（13位全加器、BCD碼加法器）

--13位全加器第73頁(yè)，共102頁(yè)，2023年，2月20日，星期一--BCD碼加法器--保存兩數(shù)二進(jìn)制相加之和--進(jìn)行加6校正第74頁(yè)，共102頁(yè)，2023年，2月20日，星期一2、譯碼器

--BCD——7段--可表示為（OTHERS=>’0’)

第75頁(yè)，共102頁(yè)，2023年，2月20日，星期一--3—8譯碼器第76頁(yè)，共102頁(yè)，2023年，2月20日，星期一--4位二進(jìn)制比較器3、比較器

第77頁(yè)，共102頁(yè)，2023年，2月20日，星期一--16路四選一4、數(shù)據(jù)選擇器第78頁(yè)，共102頁(yè)，2023年，2月20日，星期一（1）時(shí)鐘上升沿描述clk’EVENTandclk=‘1’RISING_EDGE(clk)第79頁(yè)，共102頁(yè)，2023年，2月20日，星期一（2）時(shí)鐘下降沿描述clk’EVENTandclk=‘0’FALLING_EDGE(clk)第80頁(yè)，共102頁(yè)，2023年，2月20日，星期一1、異步復(fù)位置位（低有效）D觸發(fā)器第81頁(yè)，共102頁(yè)，2023年，2月20日，星期一2、同步復(fù)位置位（低有效）負(fù)跳變D觸發(fā)器第82頁(yè)，共102頁(yè)，2023年，2月20日，星期一3、異步復(fù)位同步置位（低有效）D觸發(fā)器第83頁(yè)，共102頁(yè)，2023年，2月20日，星期一1、移位寄存器--可左移、右移、同步置數(shù)、同步清零第84頁(yè)，共102頁(yè)，2023年，2月20日，星期一2、M=60計(jì)數(shù)器異步清零，同步置數(shù)，使能，8421BCD碼計(jì)數(shù)器，模為60。第85頁(yè)，共102頁(yè)，2023年，2月20日，星期一第86頁(yè)，共102頁(yè)，2023年，2月20日，星期一第87頁(yè)，共102頁(yè)，2023年，2月20日，星期一5.有限狀態(tài)機(jī)狀態(tài)機(jī)的概念

狀態(tài)在有限的范圍內(nèi)轉(zhuǎn)換

1．Moore狀態(tài)機(jī)２.Mealy型狀態(tài)機(jī)第88頁(yè)，共102頁(yè)，2023年，2月20日，星期一Moore型狀態(tài)機(jī)第89頁(yè)，共102頁(yè)，2023年，2月20日，星期一第90頁(yè)，共102頁(yè)，2023年，2月20日，星期一第91頁(yè)，共102頁(yè)，2023年，2月20日，星期一Mealy型狀態(tài)機(jī)第92頁(yè)，共102頁(yè)，2023年，2月20日，星期一第93頁(yè)，共102頁(yè)，2023年，2月20日，星期一第94頁(yè)，共102頁(yè)，2023年，2月20日，星期一第95頁(yè)，共102頁(yè)，2023年，2月20日，星期一習(xí)題一、單項(xiàng)選擇題1、Quartu